JP2020035848A

JP2020035848A - プリント配線板及びソルダーレジストの形成方法

Info

Publication number: JP2020035848A
Application number: JP2018160159A
Authority: JP
Inventors: 齋藤　賢一; Kenichi Saito; 賢一齋藤; 久志齋藤; Hisashi Saito; 敦北井; Atsushi Kitai; 正裕沖野; Masahiro Okino
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2018-08-29
Filing date: 2018-08-29
Publication date: 2020-03-05

Abstract

【目的】電子部品の接合不良を生じさせることなく、ソルダーレジストの多層化による耐湿性及び絶縁性の向上を図ることが可能なプリント配線板及びソルダーレジストの形成方法を提供することを目的とする。【構成】本発明においては、基板表面における複数の部品パッド各々の形成領域を除く領域を覆うようにソルダーレジストを形成するにあたり、複数の部品パッドのうちで単一の電子部品の２つの外部接続端子との接合用に設けられている、互いに隣接する２つの部品パッド間に形成されているソルダーレジストの膜厚を、当該部品パッド間以外の領域に形成されているソルダーレジストの膜厚よりも薄くする。【選択図】図２

Description

本発明は、電子部品が実装されるプリント配線板、特にソルダーレジストが形成されたプリント配線板、及びソルダーレジストの形成方法に関するものである。

プリント配線板の表面には、半田付けが不要となる領域、例えば電子部品が半田付けされる部品パッドを除く領域にソルダーレジストが塗布されている。

また、近年、ソルダーレジストを２度塗りしてソルダーレジストの膜を２層化したプリント配線板が提案されている（例えば、特許文献１参照）。このプリント配線板では、２度塗りにより、２つのソルダーレジスト膜の各々に形成されるピンホール同士がずれることを利用して、耐湿性及び絶縁性を高めている。

特開平３−２３０５９４号公報

ところで、上記したようなソルダーレジストの２度塗りによると、形成後のソルダーレジストの膜厚が部品パッドの高さよりも厚くなる場合がある。

図１Ａは、ソルダーレジストが２度塗りされた従来のプリント配線板の一部を示す断面図である。

図１Ａにおいて、基板１１の表面には、電子部品の配線を担う配線パターンとしての銅パターン１２、及び電子部品の外部接続端子が接合される部品パッド１３ａ及び１３ｂが形成されている。尚、部品パッド１３ａ及び１３ｂは、１つの電子部品に設けられている２つの外部接続端子に夫々接合されるパッドである。

更に、基板１１の表面上において、部品パッド１３ａ及び１３ｂを夫々囲む領域ＡＲａ及びＡＲｂを除く領域を覆うように、第１のソルダーレジスト膜１４が形成されており、第１のソルダーレジスト膜１４上に第２のソルダーレジスト膜１５が積層されている。

尚、図１Ａに示すように、ソルダーレジスト膜１４及び１５からなるソルダーレジストの膜厚ｈ０は、部品パッド１３ａ及び１３ｂにおける基板１１の表面からの高さｈ１よりも厚い。よって、部品パッド１３ａ及び１３ｂに接合される電子部品が、例えばチップ部品、或いはパッケージ底面に外部接続端子が形成されている半導体ＩＣである場合には、以下のような問題が生じる。例えば、図１Ｂに示すように、部品パッド１３ａ及び１３ｂにチップ部品２０を接合する場合、その外部接続端子Ｔａが部品パッド１３ａに半田付けされ、外部接続端子Ｔｂが部品パッド１３ｂに半田付けされる。

すなわち、先ず、部品パッド１３ａ及び１３ｂの上面に、クリーム半田をソルダーレジスト膜１５の上面より高い位置まで塗布する。次に、部品パッド１３ａ及び１３ｂの上方からチップ部品２０を基板１１の方向に向けて押し込む。この際、部品パッド１３ａ及び１３ｂ間には、当該部品パッド１３ａ及び１３ｂの高さよりも膜厚が厚いソルダーレジスト膜１５が存在する。よって、チップ部品２０はソルダーレジスト膜１５の上面の位置で留まる。そして、クリーム半田を熔解することで、図１Ｂに示すように、熔解した半田ＳＤによって部品パッド１３ａ（１３ｂ）と外部接続端子Ｔａ（Ｔｂ）とが接合される。

ところで、ソルダーレジスト膜１５の膜厚ｈ０は、部品パッド１３ａ（１３ｂ）の高さｈ１に比べて厚い。よって、チップ部品２０の外部接続端子Ｔａ（Ｔｂ）と部品パッド１３ａ（１３ｂ）との間には、図１Ｂに示すように（ｈ０−ｈ１）の隙間ＧＡができる。この隙間ＧＡにより、外部接続端子Ｔａ（Ｔｂ）及び部品パッド１３ａ（１３ｂ）間には、良好な接合性が保証される適正な膜厚よりも厚いクリーム半田の膜が形成される。

しかし、クリーム半田が熔解することによる体積の減少により、ソルダーレジスト膜１５にチップ部品２０が沈み込むのが妨げられ、外部接続端子Ｔａ（Ｔｂ）と部品パッド１３ａ（１３ｂ）の間の半田ＳＤの膜厚が適正な膜厚よりも薄くなり、半田の接合不良が生じる虞があった。

また、前述したようにチップ部品２０を基板１１の方向に向けて押し込む際に、部品パッド１３ａ及び１３ｂ間のソルダーレジスト膜１５の上面にチップ部品２０の底面が当たり、水平バランスを崩した状態でチップ部品２０が固定される場合がある。この際、部品パッド１３ａ及び１３ｂの各々に留まるクリーム半田の膜厚に差が生じるので、半田の接合不良が生じる虞がある。また、最悪の場合、チップ部品２０が、いわゆるチップ立ちした状態で実装される虞があった。

そこで、本発明は、電子部品の接合不良を生じさせることなく、ソルダーレジスタの多層化による耐湿性及び絶縁性の向上を図ることが可能なプリント配線板及びソルダーレジストの形成方法を提供することを目的とする。

本発明に係るプリント配線板は、電子部品が実装されるプリント配線板であって、基板と、前記基板の表面に設けられている複数の部品パッドと、前記基板の表面における前記複数の部品パッド各々の形成領域を除く領域を覆うように形成されているソルダーレジストと、を有し、前記複数の部品パッドは、各々が前記電子部品の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドを含み、前記一組の部品パッドのうちの隣接する２つの部品パッドの間の領域であるパッド間領域に形成されている前記ソルダーレジストの膜厚が、前記パッド間領域以外の領域に形成されている前記ソルダーレジストの膜厚よりも薄い。

また、本発明に係るソルダーレジストの形成方法は、電子部品の外部接続端子を接合するための複数の部品パッドが形成されている基板にソルダーレジストを形成するソルダーレジストの形成方法であって、前記基板の表面において前記複数の部品パッド各々の形成領域を除く領域を覆うようにソルダーレジストを形成するソルダーレジスト形成工程と、前記複数の部品パッドのうちで、各々が前記電子部品の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドのうちの隣接する２つの部品パッドの間の領域であるパッド間領域に形成されている前記ソルダーレジストの膜厚を、前記パッド間領域以外の領域に形成されている前記ソルダーレジストの膜厚よりも薄くする調整工程と、を含む。

本発明に係るプリント配線板では、単一の電子部品の２つの外部接続端子を接合する為に設けられている互いに隣接する２つの部品パッド間に形成されているソルダーレジストの膜厚が、それ以外の領域に形成されているソルダーレジストの膜厚よりも薄い。

よって、電子部品の実装工程において、電子部品をクリーム半田を介して部品パッドに押し込む際に、この電子部品の底面が部品パッド間に形成されているソルダーレジストに当たることを防ぐことができる。これにより、電子部品の水平バランスを崩すことなく、当該電子部品を確実に実装することが可能となる。

更に、電子部品をクリーム半田を介して押し込んだ際に、電子部品の外部接続端子と、部品パッドとの間の間隔を狭めることができるので、クリーム半田の熔解後に半田の体積が減少しても、外部接続端子の表面の広い範囲に半田を行きわたらせることが可能となる。

よって、本発明に係るプリント配線板によれば、電子部品の接合不良を生じさせることなく、ソルダーレジストの多層化による耐湿性及び絶縁性の向上を図ることが可能となる。

ソルダーレジストが２度塗りされた従来のプリント配線板を示す断面図である。電子部品を実装した従来のプリント配線板の断面図である。本発明に係るプリント配線板１００の断面図である。プリント配線板１００の基板２１の表面の上方からソルダーレジスト除去領域ＡＱを眺めた平面図である。ソルダーレジストの形成方法及び電子部品の実装方法を示す製造フロー図である。第１のソルダーレジスト塗布工程でのプリント配線板１００の断面模式図である。第１のマスク露光工程でのプリント配線板１００の断面模式図である。第１の現像工程でのプリント配線板１００の断面模式図である。第２のソルダーレジスト塗布工程でのプリント配線板１００の断面模式図である。第２のマスク露光工程でのプリント配線板１００の断面模式図である。第２の現像工程でのプリント配線板１００の断面模式図である。クリーム半田塗布工程でのプリント配線板１００の断面模式図である。部品実装工程でのプリント配線板１００の断面模式図である。半田溶解工程でのプリント配線板１００の断面模式図である。本発明に係るプリント配線板１００の他の断面を表す断面図である。

以下、本発明の実施の形態について図に基づいて説明する。

図２は、本発明に係るプリント配線板１００の断面を示す断面図である。

図２において、プリント配線板１００の土台としての基板２１は、例えばフェノール、エポキシなどの絶縁材料から構成されている。

基板２１の表面には、電子部品の配線を担う配線パターンとしての銅パターン２２、部品パッド２３ａ及び２３ｂを含む複数の部品パッドが形成されている。また、基板２１には、当該基板２１の表面から裏面に貫通してビア２４が形成されている。

基板２１の表面に設けられている複数の部品パッドは、実装される電子部品のうちの１の電子部品の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドを含む。

尚、図２に示される２つの部品パッド２３ａ及び２３ｂは、この一組の部品パッドのうちの互いに隣接する部品パッドである。また、部品パッド２３ａ及び２３ｂは、外部接続端子が接合された場合に、部品パッド２３ａ及び２３ｂ間の領域がこの外部接続端子を有する電子部品によって覆われるようなパッケージ形状を有する電子部品を接合対象としたパッドである。

更に、基板２１の表面には、複数の部品パッド各々の周囲を所定のマージン間隔を隔てて囲む領域を除いた領域を覆う第１のソルダーレジスト膜２５が形成されている。例えば図２では、基板２１の表面において、部品パッド２３ａの周囲を囲む領域ＡＲａと、部品パッド２３ｂの周囲を囲む領域ＡＲｂとを除いた領域を覆うようにソルダーレジスト膜２５が形成されている。

また、ソルダーレジスト膜２５上において、上記した領域ＡＲａ及びＡＲｂと、領域ＡＲａ及びＡＲｂ間の領域と、を含む領域（以下、ソルダーレジスト除去領域ＡＱと称する）を除いた領域に、第２のソルダーレジスト膜２６が形成されている。

図３は、基板２１の表面の上方、つまり図２に示す白抜き矢印の方向からソルダーレジスト除去領域ＡＱを眺めた平面図である。

図２及び図３に示すように、基板２１の表面上におけるソルダーレジスト除去領域ＡＱ内には第２のソルダーレジスト膜２６が形成されておらず、第１のソルダーレジスト膜２５だけが形成されている。つまり、図２に示すように、部品パッド２３ａと部品パッド２３ｂとの間の領域であるパッド間領域Ａｐに形成されているソルダーレジストは、ソルダーレジスト膜２５だけである。尚、かかるパッド間領域Ａｐに形成されているソルダーレジスト膜２５によれば、電子部品を半田付けした際の部品パッド２３ａ及び２３ｂ間に生じる半田ブリッジが防止される。

上記した構成により、パッド間領域Ａｐに形成されているソルダーレジスト（２５）の膜厚ｈ２は、図２に示すように、２つのソルダーレジストレジスト膜が積層されて構成されたソルダーレジスト（２５、２６）の膜厚ｈ０よりも薄い。

以下に、ソルダーレジストの形成方法及び電子部品の実装方法について、図４に示す製造フロー及び図５〜図１３に示す断面模式図に沿って説明する。尚、図５〜図１３に示す断面模式図では、プリント配線板１００の両面の内で、部品パッド２３ａ及び２３ｂが形成されている面のみを抜粋して、各工程（Ｓ１〜Ｓ９）での状態を模式的に表す。

先ず、配線を担う銅パターン２２、部品パッド２３ａ及び２３ｂ、ビア２４が形成されている基板２１の表面に液状のソルダーレジストを乗せ、これを図５に示すようにスキージＳＪで伸ばしながら加圧することで、第１のソルダーレジストＳＲ１を塗布する（ステップＳ１）。

次に、図６に示すように、基板２１の表面において、部品パッド２３ａ及び２３ｂの上面の領域のみをマスクする露光用フィルムＰＦを用いて、紫外線による露光を行う（ステップＳ２）。これにより、部品パッド２３ａ及び２３ｂの上面を除く領域に形成されているソルダーレジストＳＲ１が硬化する。尚、硬化した箇所では、ソルダーレジストＳＲ１の膜厚が時間経過につれ薄くなる。

次に、アルカリ性水溶液等によってソルダーレジストＳＲ１を溶解する、いわゆる現像を行う（ステップＳ３）。これにより、部品パッド２３ａ及び２３ｂの上面に塗布されていたソルダーレジストＳＲ１のみが溶解し、図７に示すように、部品パッド２３ａ及び２３ｂの上面が露出する。尚、部品パッド２３ａ及び２３ｂの上面以外の領域に塗布されていたソルダーレジストＳＲ１は、ステップＳ２の露光処理によって硬化しているので溶解せず、図７に示すように残留する。

次に、部品パッド２３ａ及び２３ｂの上面及びソルダーレジストＳＲ１の上面に液状のソルダーレジストを乗せ、これを図８に示すようにスキージＳＪで伸ばしながら加圧することで、第２のソルダーレジストＳＲ２を塗布する（ステップＳ４）。

次に、基板２１の表面において、図９に示すように、部品パッド２３ａ及び２３ｂの上面の領域を含むソルダーレジスト除去領域ＡＱのみをマスクする露光用フィルムＰＦを用いて、紫外線による露光を行う（ステップＳ５）。これにより、ソルダーレジスト除去領域ＡＱを除く領域のソルダーレジストＳＲ２が硬化する。

次に、アルカリ性水溶液等によってソルダーレジストＳＲ２を溶解する、いわゆる現像を行う（ステップＳ６）。これにより、ソルダーレジスト除去領域ＡＱに塗布されていたソルダーレジストＳＲ２のみが除去され、図１０に示すように、部品パッド２３ａ及び２３ｂの上面が露出する。更に、部品パッド２３ａと部品パッド２３ｂとの間のパッド間領域Ａｐに存在するソルダーレジストＳＲ１が露出し、これが図１０に示すように第１のソルダーレジスト膜２５となる。

つまり、ステップＳ６により、パッド間領域Ａｐに形成されているソルダーレジスト（ＳＲ１）の膜厚を、このパッド間領域Ａｐ以外の領域に形成されているソルダーレジスト（ＳＲ１、ＳＲ２）の膜厚よりも薄くする調整が行われる。かかる調整の結果、パッド間領域Ａｐに残留したソルダーレジストＳＲ１がソルダーレジスト膜２５となる。尚、基板２１の表面におけるソルダーレジスト除去領域ＡＱ以外の領域に残留したソルダーレジストＳＲ２が、図１０に示すように、第２のソルダーレジスト膜２６となる。

要するに、先ず、基板２１の表面において、複数の部品パッドの各々を除く領域を覆うように第１のソルダーレジスト（ＳＲ１）及び第２のソルダーレジスト（ＳＲ２）を形成するソルダーレジスト形成工程（Ｓ１〜Ｓ４）を行う。そして、単一の電子部品の２つ以上の外部接続端子との接合用に設けられている一組の部品パッドのうちの互いに隣接する２つの部品パッド（２３ａ、２３ｂ）間の領域（ＡＰ）に形成されているソルダーレジストの膜厚を、この領域（ＡＰ）以外の領域に形成されているソルダーレジストの膜厚よりも薄くする調整工程（Ｓ５、Ｓ６）を行う。

これにより、図２に示すように、ソルダーレジスト除去領域ＡＱ以外の領域に形成されているソルダーレジスト（２５、２６）の膜厚ｈ０よりも、部品パッド２３ａ及び２３ｂ間に存在するソルダーレジスト（２５）の膜厚ｈ２が薄くなる。よって、図２に示すように、部品パッド２３ａ及び２３ｂの基板表面からの高さｈ１よりも、部品パッド２３ａ及び２３ｂ間に存在するソルダーレジスト（２５）の膜厚ｈ２を薄くすることが可能となる。

上記したステップＳ１〜Ｓ６の実行後、引き続き以下の手順で当該プリント配線板１００に電子部品の実装を行う。

先ず、図１０に示すプリント配線板１００の表面を、図１１に示すように、部品パッド２３ａ及び２３ｂの上面に対向した領域のみに開口部を有するメタルマスクＭＭで覆う。そして、このメタルマスクＭＭの上面にクリーム半田を乗せ、これを図１１に示すようにスキージＳＪで伸ばしながら下方向に加圧する。これにより、図１１に示すように、メタルマスクＭＭの開口部を介して部品パッド２３ａ及び２３ｂ各々の上にクリーム半田ＣＳを塗布する（ステップＳ７）。

次に、図１２に示すように、例えばコンデンサ、抵抗器又はインダクタ等をチップ化したチップ部品としての電子部品３０を、マウンタＭＴの先端部で吸着させる。そして、当該電子部品３０の外部接続端子Ｔａ及びＴｂの位置が夫々部品パッド２３ａ及び２３ｂの真上となる位置から、マウンタＭＴを下方向に移動させる。これにより、電子部品３０の外部接続端子Ｔａ及びＴｂでクリーム半田ＣＳを押し込むことで、電子部品３０を実装する（ステップＳ８）。

次に、クリーム半田ＣＳを溶解し、その後、凝固させることで、図１３に示すように、電子部品３０の外部接続端子Ｔａ（Ｔｂ）と部品パッド２３ａ（２３ｂ）とを、凝固した半田ＳＤで接合する（ステップＳ９）。

以上のように、図５〜図１０に示される一連の工程（Ｓ１〜Ｓ６）を経て製造されたプリント配線板１００では、部品パッド２３ａ及び２３ｂ間に存在するソルダーレジスト（２５）の膜厚ｈ２が、図２に示すように部品パッド２３ａ及び２３ｂの高さｈ１より薄い。

よって、その後の図１１〜図１３に示す一連の工程（Ｓ７〜Ｓ１０）による電子部品３０の実装では、電子部品３０の底面が部品パッド１３ａ及び１３ｂ間に存在するソルダーレジスト（２５）に当たることが無い。これにより、電子部品３０の水平バランスを崩すことなく、当該電子部品を確実にプリント配線板１００に実装することが可能となる。

更に、電子部品３０の外部接続端子と、部品パッド（１３ａ、１３ｂ）との間にクリーム半田を挟んだ状態で、当該外部接続端子及び部品パッド間の距離を狭めることが可能となる。これにより、クリーム半田の熔解後に半田の体積が減少しても、電子部品３０の外部接続端子表面の広い範囲に半田を行き渡らせることが可能となるので、電子部品３０を確実に接合することができる。

よって、プリント配線板１００によれば、電子部品の接合不良を生じさせることなく、ソルダーレジストの多層化による耐湿性及び絶縁性の向上を図ることが可能となる。

尚、図１２及び図１３では、電子部品３０としてチップ部品を用いて、プリント配線板１００への実装方法について説明した。しかしながら、電子部品３０としては、例えばＱＦＮ（Quad For Non-Lead Package）、ＤＦＮ（Dual Flatpack No-leaded）、ＬＧＡ（Land Grid Array）、又はＳＯＴ（Small Outline Transistor）等のパッケージ形状を有する半導体デバイスであっても良い。要するに、プリント配線板１００に実装する電子部品３０としては、少なくとも１つの平坦面を有し、当該平坦面上に外部接続端子としての電極パッドが形成されているものであれば良い。

また、上記実施例では、プリント配線板１００として、ソルダーレジストを２度塗りして２層化することで、高耐湿性及び高絶縁性を図るものを採用したが、３層以上に多層化したソルダーレジストが形成されたものでも同様に適用可能である。例えば、ソルダーレジスト２５を１層又は２層以上のソルダーレジスト膜で形成し、ソルダーレジスト２６を１層以上のソルダーレジスト膜で形成するようにしても良い。つまり、図２に示すパッド間領域ＡＰに形成されているソルダーレジスト膜の層数が、パッド間領域ＡＰ以外の領域に形成されているソルダーレジスト膜の層数よりも少なければ良いのである。

要するに、基板の表面に設けられている複数の部品パッドと、基板表面における複数の部品パッド各々の形成領域を除く領域を覆うように形成されているソルダーレジストと、を有するプリント配線板１００としては、以下の構成を採用したものであれば良い。

つまり、複数の部品パッドは、各々が電子部品のうちの１の電子部品（３０）の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドを含む。この際、かかる一組の部品パッドのうちの隣接する２つの部品パッド（２３ａ、２３ｂ）間のパッド間領域（ＡＰ）に形成されているソルダーレジスト（２５）の膜厚が、パッド間領域（ＡＰ）以外の領域に形成されているソルダーレジスト（２５、２６）の膜厚よりも薄い。

尚、電子部品を実装した際に当該電子部品の縁部がソルダーレジストと接触しないように、図１４に示すように、部品パッド２３ａ及び２３ｂの周囲を囲むソルダーレジスト２６の周縁領域ＳＡを除去しても良い。すなわち、当該周縁領域ＳＡでのソルダーレジストの膜厚を、パッド間領域ＡＰと同様に薄くしても良い。

２１基板
２２銅パターン
２５、２６ソルダーレジスト膜
２３ａ、２３ｂ部品パッド
３０電子部品
１００プリント配線板

Claims

電子部品が実装されるプリント配線板であって、
基板と、
前記基板の表面に設けられている複数の部品パッドと、
前記基板の表面における前記複数の部品パッド各々の形成領域を除く領域を覆うように形成されているソルダーレジストと、を有し、
前記複数の部品パッドは、各々が前記電子部品の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドを含み、
前記一組の部品パッドのうちの隣接する２つの部品パッドの間の領域であるパッド間領域に形成されている前記ソルダーレジストの膜厚が、前記パッド間領域以外の領域に形成されている前記ソルダーレジストの膜厚よりも薄いことを特徴とするプリント配線板。
前記パッド間領域に形成されている前記ソルダーレジストは、少なくとも１層分のソルダーレジスト膜からなり、
前記パッド間領域以外に形成されている前記ソルダーレジストは、前記パッド間領域に形成されている前記ソルダーレジストよりも多い数のソルダーレジスト膜が積層されて構成されていることを特徴とする請求項１に記載のプリント配線板。
前記パッド間領域に形成されている前記ソルダーレジストの膜厚が、前記部品パッドの前記基板の表面からの高さよりも薄いことを特徴とする請求項１又は２に記載のプリント配線板。
前記２つの部品パッドは、少なくとも１つの平坦面を有し、前記平坦面上に前記外部接続端子としての電極パッドが形成されている部品を前記電子部品として接合する為のパッドであることを特徴とする請求項１〜３のいずれか１に記載のプリント配線板。
前記２つの部品パッドは、前記外部接続端子が接合された場合に前記パッド間領域が前記電子部品によって覆われるようなパッケージ形状を有する前記電子部品を接合対象としたパッドであることを特徴とする請求項１〜４のいずれか１に記載のプリント配線板。
前記２つの部品パッドの周囲を囲む前記ソルダーレジストの周縁領域での膜厚を、前記パッド間領域を除く領域に形成されている前記ソルダーレジストの膜厚よりも薄くすることを特徴とする請求項１〜５のいずれか１に記載のプリント配線板。
前記電子部品は、コンデンサ、抵抗器又はインダクタをチップ化したチップ部品であることを特徴とする請求項４〜６のいずれか１に記載のプリント配線板。
前記電子部品は、ＱＦＮ（Quad For Non-Lead Package）パッケージ、ＤＦＮ（Dual Flatpack No-leaded）パッケージ、ＬＧＡ（Land Grid Array）パッケージ、又はＳＯＴ（Small Outline Transistor）パッケージを有する半導体デバイスであることを特徴とする請求項４〜６のいずれか１に記載のプリント配線板。
電子部品の外部接続端子を接合するための複数の部品パッドが形成されている基板にソルダーレジストを形成するソルダーレジストの形成方法であって、
前記基板の表面において前記複数の部品パッド各々の形成領域を除く領域を覆うようにソルダーレジストを形成するソルダーレジスト形成工程と、
前記複数の部品パッドのうちで、各々が前記電子部品の２つ以上の外部接続端子の各々と接合するように設けられている一組の部品パッドのうちの隣接する２つの部品パッドの間の領域であるパッド間領域に形成されている前記ソルダーレジストの膜厚を、前記パッド間領域以外の領域に形成されている前記ソルダーレジストの膜厚よりも薄くする調整工程と、を含むことを特徴とするソルダーレジストの形成方法。
前記ソルダーレジスト形成工程は、
前記基板の表面において前記複数の部品パッド各々の形成領域を除く領域を覆うように第１のソルダーレジスト膜を形成する第１の形成工程と、
前記第１のソルダーレジスト膜上に第２のソルダーレジスト膜を形成する第２の形成工程と、を含み、
前記調整工程では、前記パッド間領域に形成されている前記第２のソルダーレジスト膜を除去することを特徴とする請求項９に記載のソルダーレジストの形成方法。