KR20140082444A - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20140082444A
KR20140082444A KR1020120152426A KR20120152426A KR20140082444A KR 20140082444 A KR20140082444 A KR 20140082444A KR 1020120152426 A KR1020120152426 A KR 1020120152426A KR 20120152426 A KR20120152426 A KR 20120152426A KR 20140082444 A KR20140082444 A KR 20140082444A
Authority
KR
South Korea
Prior art keywords
insulating layer
base substrate
circuit pattern
photosensitive insulating
dam
Prior art date
Application number
KR1020120152426A
Other languages
English (en)
Inventor
타카유키 하재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120152426A priority Critical patent/KR20140082444A/ko
Priority to US13/802,553 priority patent/US20140174805A1/en
Priority to JP2013078682A priority patent/JP5571817B2/ja
Publication of KR20140082444A publication Critical patent/KR20140082444A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49227—Insulator making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판, 상기 베이스 기판 상에 형성된 비감광성 절연층 및 상기 베이스 기판 상에 형성되며, 상부가 상기 비감광성 절연층 상부로 돌출된 회로 패턴 및 감광성 물질로 형성되며, 상기 베이스 외측의 상기 비감광성 절연층 상부에 형성되는 댐을 포함할 수 있다.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조방법에 관한 것이다.
종래의 언더필 용액 유출 방지 솔더 레지스트가 형성된 인쇄회로기판 및 그 제조방법과 관련하여, 외층 회로를 형성한 후 감광성 솔더 레지스트를 도포하여 노광 및 현상을 거친 후 반도체를 실장하기 위한 솔더 범프를 형성하는 회로 패턴을 노출시키는 1차 솔더 레지스트 공정을 진행한다. 그리고 다시 한번 감광성 솔더 레지스트를 도포하여 노광 및 현상한 후 반도체를 실장하는 영역을 노출시켜 캐비티(cavity) 구조를 형성하는 2차 솔더 레지스트 공정을 실시한다.
이와 같이 종래의 언더필 용액 유출 방지 솔더 레지스트가 형성된 인쇄회로기판 제조방법에서는 솔더 범프를 형성하는 회로 패턴을 노출시키기 위한 미세한 위치 정합의 정확도를 확보하기 위해 고가의 노광장치를 필요로 할 뿐만 아니라, 위치 정합 불량에 의해 수율이 저하되는 위험(risk)이 있는 문제점이 있다.
대한민국 등록특허공보 제1022942호
본 발명의 일 목적은 신뢰성 및 공정 간이성이 향상된 인쇄회로 기판을 제공하는 것이다.
본 발명의 다른 목적은 신뢰성 및 공정 간이성이 향상된 인쇄회로 기판의 제조 방법을 제공하는 것이다.
본 발명의 실시 예에 따르면, 베이스 기판, 상기 베이스 기판 상에 형성된 비감광성 절연층 및 상기 베이스 기판 상에 형성되며, 상부가 상기 비감광성 절연층 상부로 돌출된 회로 패턴 및 감광성 물질로 형성되며, 상기 베이스 외측의 상기 비감광성 절연층 상부에 형성되는 댐을 포함하는 인쇄회로기판이 제공된다.
상기 회로 패턴 상부에 형성된 범프를 더 포함할 수 있다.
상기 범프 상부에 제1 전자 소자가 실장될 수 있다.
상기 베이스 기판 내부에는 제2 전자 소자가 내장 될 수 있다.
상기 회로 패턴은 상기 제2 전자 소자의 전극 패드와 전기적으로 연결될 수 있다.
상기 댐의 상면은 상기 제1 전자 소자의 하면보다 높게 위치할 수 있다.
본 발명의 다른 실시 예에 따르면, 회로 패턴이 형성된 베이스 기판을 준비하는 단계, 상기 베이스 기판 상부에 상기 회로 패턴을 커버하도록 비감광성 절연층 및 감광성 절연층을 순차적으로 적층하는 단계 및 상기 감광성 절연층을 부분적으로 제거하여 상기 회로 패턴의 상부를 노출시키는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
상기 회로 패턴의 상부를 노출시키는 단계에서 상기 감광성 절연층이 부분적으로 제거되어, 상기 베이스 기판의 외측에 댐이 형성될 수 있다.
상기 회로 패턴의 상부를 노출시키는 단계 이후에 상기 회로 패턴 상부에 범프를 형성하는 단계를 더 포함할 수 있다.
상기 범프를 형성하는 단계 이후에 상기 범프 상부에 제1 전자 소자를 실장하는 단계를 더 포함할 수 있다.
상기 베이스 기판에는 제2 전자 소자가 내장될 수 있다.
상기 회로 패턴은 상기 제2 전자 소자의 전극 패드와 전기적으로 연결될 수 있다.
상기 비감광성 절연층 및 상기 감광성 물질을 적층하는 단계에서 상기 비감광성 절연층은 상기 회로 패턴의 상부가 노출되도록 형성될 수 있다.
상기 댐을 형성하는 단계에서 상기 댐의 상면은 상기 제1 전자 소자의 하면보다 높게 위치할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
발명의 실시 예에 따른 인쇄회로기판은 신뢰성 및 공정 간이성을 향상시킬 수 있다.
본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법은 신뢰성 및 공정 간이성이 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 8은 본 발명의 실시 예에 따른 인쇄회로기판 제조방법을 나타낸 예시도이다.
도 9는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판(100), 비감광성 절연층(300), 댐(400)을 포함할 수 있다.
베이스 기판(100)에는 회로 패턴(200)이 형성될 수 있다. 베이스기판(100)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(100)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스기판(100)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스 기판(100)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 베이스기판(100)으로서, 동박적층판(CCL)을 이용하는 것도 가능하다. 한편, 도1에서는 베이스기판(100)이 단일층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 베이스기판(100)은 다층 또는 단층의 절연층과 회로층, 및 비아로 구성된 빌드업층일 수도 있다.
본 발명의 실시 예에서, 베이스 기판(100)은 회로 패턴(200)을 포함할 수 있다. 회로 패턴(200)은 외부의 제1 전자 소자(600)와 전기적으로 연결되는 구성부일 수 있다.
비감광성 절연층(300)은 베이스 기판(100) 상에 적층될 수 있다. 비감광성 절연층(300)은 회로 패턴(200)보다 높이가 낮도록 형성될 수 있다. 즉, 베이스 기판(100) 상에 비감광성 절연층(300)을 적층하면, 회로 패턴(200)의 상부가 비감광성 절연층(300) 상면으로부터 돌출될 수 있다. 비감광성 절연층(300)은 열 경화성 에폭시 수지로 형성될 수 있다. 여기서, 열 경화성 에폭시 수지는 무기 필러(Filler)를 함유할 수 있다.
댐(400)은 베이스 기판(100) 상부의 외측에 돌출되도록 형성될 수 있다. 또한, 댐(400)은 감광성 물질로 형성될 수 있다. 감광성 물질은 알칼리 현상형 Epoxy-　Acrylate　수지 또는 용제 현상형 Epoxy-Acrylate 수지로 형성될 수 있다. 여기서, 알칼리 현상형 Epoxy-　Acrylate　수지 및 용제 현상형 Epoxy-Acrylate 수지는 무기 필러(Filler)를 함유할 수 있다.
댐(400)은 비감광성 절연층(300) 상부에 적층된 후, 노광 및 현상 공정을 통해서 패터닝 됨으로써 형성될 수 있다. 이때, 댐(400)은 회로 패턴(200)의 상면이 외부로 노출되도록 형성될 수 있다. 여기서 댐(400)에 의해서 노출되는 회로 패턴(200)은 제1 전자 소자(600)와 전기적으로 연결되는 구성부가 될 수 있다. 또한, 댐(400)은 상면이 추후 실장되는 제1 전자 소자(600)의 하면보다 높게 위치하도록 형성될 수 있다. 이는 제1 전자 소자(600)를 실장한 후 제1 전자 소자(600)와 회로 패턴(200) 사이에 주입되는 언더필 용액이 댐(400)의 외부로 유출되는 것을 방지하기 위한 것이다. 여기서 제1 전자 소자(600) 반도체 칩 등과 같은 인쇄회로기판에 실장되는 소자가 될 수 있다. 제1 전자 소자(600)는 회로 패턴(200) 상부에 실장되며, 범프(500)에 의해서 회로 패턴(200)과 접합 및 전기적으로 연결될 수 있다.
댐(400)은 비감광성 절연층(300) 상부에 감광성 물질을 적층한 후 감광성 물질의 외측만 남도록 노광 및 현상하여 형성할 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판(100), 비감광성 절연층(300), 댐(400)을 포함할 수 있다.
베이스 기판(100)에는 회로 패턴(200)이 형성될 수 있다. 베이스기판(100)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(100)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스기판(100)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스 기판(100)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 베이스기판(100)으로서, 동박적층판(CCL)을 이용하는 것도 가능하다. 한편, 도1에서는 베이스기판(100)이 단일층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 베이스기판(100)은 다층 또는 단층의 절연층과 회로층, 및 비아로 구성된 빌드업층일 수도 있다.
본 발명의 실시 예에서, 베이스 기판(100)은 회로 패턴(200)을 포함할 수 있다. 회로 패턴(200)은 외부의 제1 전자 소자(600)와 전기적으로 연결되는 구성부일 수 있다. 또한, 베이스 기판(100)은 내부에 제2 전자 소자(210)가 형성될 수 있다. 이와 같이 베이스 기판(100) 내부에 제2 전자 소자(210)가 내장된 경우 회로 패턴(200)은 제2 전자 소자(210)의 전극 패드(211)와 전기적으로 연결될 수 있다. 제2 전자 소자(210)의 전극 패드(211)와 회로 패턴(200)은 비아(212)를 통해서 상호 전기적으로 연결될 수 있다. 제2 전자 소자(210)는 일반적으로 인쇄회로기판 내부에 내장되는 소자로 반도체 칩 등이 될 수 있다.
비감광성 절연층(300)은 베이스 기판(100) 상에 적층될 수 있다. 비감광성 절연층(300)은 회로 패턴(200)보다 높이가 낮도록 형성될 수 있다. 즉, 베이스 기판(100) 상에 비감광성 절연층(300)을 적층하면, 회로 패턴(200)의 상부가 비감광성 절연층(300) 상면으로부터 돌출될 수 있다. 비감광성 절연층(300)은 열 경화성 에폭시 수지로 형성될 수 있다. 여기서, 열 경화성 에폭시 수지는 무기 필러(Filler)를 함유할 수 있다.
댐(400)은 베이스 기판(100) 상부의 외측에 돌출되도록 형성될 수 있다. 또한, 댐(400)은 감광성 물질로 형성될 수 있다. 감광성 물질은 알칼리 현상형 Epoxy-　Acrylate　수지 또는 용제 현상형 Epoxy-Acrylate 수지로 형성될 수 있다. 여기서, 알칼리 현상형 Epoxy-　Acrylate　수지 및 용제 현상형 Epoxy-Acrylate 수지는 무기 필러(Filler)를 함유할 수 있다.
댐(400)은 비감광성 절연층(300) 상부에 적층된 후, 노광 및 현상 공정을 통해서 패터닝 됨으로써 형성될 수 있다. 이때, 댐(400)은 회로 패턴(200)의 상면이 외부로 노출되도록 형성될 수 있다. 여기서 댐(400)이 형성되지 않은, 외부로 노출되는 회로 패턴(200)은 제1 전자 소자(600)와 전기적으로 연결되는 구성부가 될 수 있다. 또한, 댐(400)은 상면이 추후 실장되는 제1 전자 소자(600)의 하면보다 높게 위치하도록 형성될 수 있다. 이는 제1 전자 소자(600)를 실장한 후 제1 전자 소자(600)와 회로 패턴(200) 사이에 주입되는 언더필 용액이 댐(400)의 외부로 유출되는 것을 방지하기 위한 것이다. 여기서 제1 전자 소자(600) 반도체 칩 등과 같은 인쇄회로기판에 실장되는 소자가 될 수 있다. 제1 전자 소자(600)는 회로 패턴(200) 상부에 실장되며, 범프(500)에 의해서 회로 패턴(200)과 접합 및 전기적으로 연결될 수 있다.
댐(400)은 비감광성 절연층(300) 상부에 감광성 물질을 적층한 후 감광성 물질의 외측만 남도록 노광 및 현상하여 형성할 수 있다.
도 3 내지 도 8은 본 발명의 실시 예에 인쇄회로기판 제조방법을 나타낸 예시도이다.
도 3을 참조하면, 회로 패턴(200)이 형성된 베이스 기판(100)을 준비할 수 있다. 베이스기판(100)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(100)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스기판(100)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스 기판(100)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 베이스기판(100)으로서, 동박적층판(CCL)을 이용하는 것도 가능하다. 한편, 도1에서는 베이스기판(100)이 단일층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 베이스기판(100)은 다층 또는 단층의 절연층과 회로층, 및 비아로 구성된 빌드업층일 수도 있다.
본 발명의 실시 예에서, 베이스 기판(100)은 회로 패턴(200)을 포함할 수 있다. 회로 패턴(200)은 외부의 제1 전자 소자(600)와 전기적으로 연결되는 구성부일 수 있다. 또한, 베이스 기판(100)은 내부에 제2 전자 소자(미도시)가 형성될 수 있다. 이와 같이 베이스 기판(100) 내부에 제2 전자 소자(미도시)가 내장된 경우 회로 패턴(200)은 제2 전자 소자(미도시)의 전극 패드와 전기적으로 연결 될 수 있다.
도 4를 참조하면, 베이스 기판(100) 상부에 비감광성 절연층(300)을 형성할 수 있다. 본 발명의 실시 예에 따르면, 비감광성 절연층(300)은 회로 기판(200)보다 낮은 높이를 갖도록 형성될 수 있다. 즉, 비감광성 절연층(300)은 회로 기판(200)의 상부가 외부로 돌출되도록 형성될 수 있다. 비감광성 절연층(300)은 열 경화성 에폭시 수지로 형성될 수 있다. 여기서, 열 경화성 에폭시 수지는 무기 필러(Filler)를 함유할 수 있다.
도 5를 참조하면, 비감광성 절연층(300) 상부에 감광성 절연층(401)을 형성할 수 있다. 감광성 절연층(401)은 비감광성 절연층(300)으로부터 돌출된 회로 패턴(200)의 상부를 모두 덮도록 형성될 수 있다. 감광성 절연층(401)은 알칼리 현상형 Epoxy-　Acrylate　수지 또는 용제 현상형 Epoxy-Acrylate 수지로 형성될 수 있다. 여기서, 알칼리 현상형 Epoxy-　Acrylate　수지 및 용제 현상형 Epoxy-Acrylate 수지는 무기 필러(Filler)를 함유할 수 있다.
본 발명의 실시 예에서는 베이스 기판(100) 상부에 비감광성 절연층(300)과 감광성 절연층(401)을 순차적으로 적층하였지만, 이에 한정되는 것은 아니다. 예를 들어, 비감광성 절연층(300)과 감광성 절연층(401)은 2층 구조의 하나의 필름으로 형성될 수 있다. 즉, 베이스 기판(100)에 비감광성 절연층(300)과 감광성 절연층(401)으로 형성된 2층 구조의 필름을 한번에 적층할 수 있다.
도 6을 참조하면, 감광성 절연층(401)에 노광을 수행할 수 있다. 우선 감광성 절연층(401) 상부에 노광 마스크(10)를 위치시킬 수 있다. 노광 마스크(10)는 댐(400)이 형성되는 위치가 폐쇄되고, 추후 제1 전자 소자(도8의 600)가 실장되는 영역이 개방되도록 형성될 수 있다. 이와 같은 노광 마스크(10)를 위치한 후 노광을 수행할 수 있다. 본 발명의 실시 예에서 노광 마스크(10)가 제1 전자 소자(도8의 600)가 실장되는 영역이 개방되도록 형성됨을 설명하였지만, 이에 한정되는 것은 아니다. 예를 들어, 감광성 절연층(401)이 네거티브(Negative) 타입인 경우 제1 전자 소자(도8의 600)가 실장되는 영역이 폐쇄되도록 형성될 수 있다. 즉, 감광성 절연층(401) 타입에 따라 노광 마스크(10)의 형태가 변경될 수 있다.
도 7을 참조하면, 노광이 수행된 감광성 절연층(401)에 현상을 수행할 수 있다. 현상을 수행함으로써, 감광성 절연층(401)의 제1 전자 소자(도7의 600)가 실장되는 영역은 제거되어 댐(400)이 형성될 수 있다. 감광성 절연층(401)이 제거된 영역에는 회로 패턴(200)의 상부가 외부로 노출될 수 있다. 또한, 댐(400)은 비감광성 절연층(300) 상부의 외측으로 돌출되도록 형성될 수 있다. 즉, 댐(400)은 베이스 기판(100) 상부의 외측으로 돌출되도록 형성될 수 있다. 이때, 댐(400)의 상면이 추후 실장되는 제1 전자 소자(도7의 600)의 하면보다 높게 위치하도록 형성될 수 있다.
도 8을 참조하면, 베이스 기판(100) 상부에 제1 전자 소자(600)가 실장될 수 있다. 우선, 회로 패턴(200) 상부에 범프(500)가 형성될 수 있다. 범프(500)는 회로 패턴(200)과 제1 전자 소자(600)의 접합과 전기적 연결을 위해 형성될 수 있다. 범프(500)는 솔더 페이스트를 회로 패턴(200) 상부에 도포함으로써 형성될 수 있다. 도 7에서는 솔더로 형성된 범프(500)를 도시하여 설명하였지만, 이에 한정되는 것은 아니다. 회로 패턴(200) 상부에 제1 전자 소자(600)를 접합하기 위한 구성부는 솔더로 형성된 범프(500)뿐만 아니라 금속 포스트 등의 공지된 기술을 적용하여 형성될 수 있다. 이는 당업자에 의해서 설계 및 변경될 수 있다.
이와 같이 범프(500)를 형성 한 후, 범프(500) 상부에 제1 전자 소자(600)가 실장될 수 있다. 여기서 제1 전자 소자(600)는 인쇄회로기판에 일반적으로 실장되는 반도체 칩 등과 같은 일반적인 소자가 될 수 있다.
또한, 제1 전자 소자(600)를 실장한 후, 제1 전자 소자(600)와 베이스 기판(100) 상부 사이의 공간에 언더필 용액(700)을 주입할 수 있다. 이때, 댐(400) 상면의 높이가 제1 전자 소자(600)의 하면보다 높게 형성되기 때문에, 언더필 용액(700)이 댐(400)의 외부로 유출되는 것을 방지할 수 있다.
도 9는 본 발명의 실시 예에 따른 인쇄회로기판의 평면도이다.
도 9에 도시된 바와 같이, 인쇄회로기판을 위에서 내려다 볼 때, 중앙부에는 상하좌우로 일정한 간격으로 배치된 다수의 회로 패턴(200)이 형성되어 있고, 비감광성 절연층(300)이 다수의 회로 패턴(200)을 둘러싸고 있음을 알 수 있다. 도 9에서는 회로 패턴(200)이 총 9개의 회로 패턴(200)을 도시하고 있으나 이것은 하나의 예시에 불과한 것이며, 회로 패턴(200)의 개수는 이에 한정되지 않는다.
그리고 비감광성 절연층(300)의 둘레에는 감광성 물질로 형성된 댐(400)이 둘러싸고 있음을 알 수 있다. 이때, 도 9에서는 식별되지 않지만 도 1을 참조하면, 댐(400), 회로 패턴(200), 비감광성 절연층(300)의 순으로 높이가 크다는 것을 알 수 있다. 여기서, 댐(400)의 높이가 가장 크므로 언더필 용액의 외부 유출을 방지할 수 있게 됨을 알 수 있다.
전술한 바와 같은 본 발명에 따른 언더필 용액 유출 방지 댐이 형성된 인쇄회로기판 및 그 제조방법과 관련하여, 종래에는 언더필 용액 유출 방지 댐을 형성하기 위해 2회의 노광 및 현상을 수행하여야만 하기 때문에 제조공정이 복잡할 뿐만 아니라 제조비용이 많이 들었지만, 본 발명의 실시 예에서는 비감광성 절연층과 감광성 물질로 형성된 2층 솔더 레지스트에 노광 및 현상을 1회만 수행하여 언더필 용액 유출 방지 댐을 형성할 수 있으므로, 제조공정이 간단해질 뿐만 아니라 제조비용이 절감됨을 알 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사항 내에서 당 분야의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 노광 마스크
100: 베이스 기판
200: 회로 패턴
210: 제2 전자 소자
211: 전극 패드
212: 비아
300: 비감광성 절연층
400: 댐
401: 감광성 절연층
500: 범프
600: 제1 전자 소자
700: 언더필 용액

Claims (14)

  1. 베이스 기판;
    상기 베이스 기판 상에 형성된 비감광성 절연층; 및
    상기 베이스 기판 상에 형성되며, 상부가 상기 비감광성 절연층 상부로 돌출된 회로 패턴; 및
    감광성 물질로 형성되며, 상기 베이스 외측의 상기 비감광성 절연층 상부에 형성되는 댐;
    을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 회로 패턴 상부에 형성된 범프를 더 포함하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 범프 상부에 제1 전자 소자가 실장되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 베이스 기판 내부에는 제2 전자 소자가 내장되는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 회로 패턴은 상기 제2 전자 소자의 전극 패드와 전기적으로 연결되는 인쇄회로기판.
  6. 제3항에 있어서,
    상기 댐의 상면은 상기 제1 전자 소자의 하면보다 높게 위치하는 인쇄회로기판.
  7. 회로 패턴이 형성된 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상부에 상기 회로 패턴을 커버하도록 비감광성 절연층 및 감광성 절연층을 순차적으로 적층하는 단계; 및
    상기 감광성 절연층을 부분적으로 제거하여 상기 회로 패턴의 상부를 노출시키는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  8. 제7항에 있어서,
    상기 회로 패턴의 상부를 노출시키는 단계에서,
    상기 감광성 절연층이 부분적으로 제거되어, 상기 베이스 기판의 외측에 댐이 형성되는 인쇄회로기판 제조 방법.
  9. 제7항에 있어서,
    상기 회로 패턴의 상부를 노출시키는 단계 이후에,
    상기 회로 패턴 상부에 범프를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  10. 제9항에 있어서,
    상기 범프를 형성하는 단계 이후에,
    상기 범프 상부에 제1 전자 소자를 실장하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  11. 제7항에 있어서,
    상기 베이스 기판에는 제2 전자 소자가 내장되는 인쇄회로기판 제조 방법.
  12. 제11에 있어서,
    상기 회로 패턴은 상기 제2 전자 소자의 전극 패드와 전기적으로 연결되는 인쇄회로기판 제조 방법.
  13. 제7항에 있어서,
    상기 비감광성 절연층 및 상기 감광성 물질을 적층하는 단계에서,
    상기 비감광성 절연층은 상기 회로 패턴의 상부가 노출되도록 형성되는 인쇄회로기판 제조 방법.
  14. 제10항에 있어서,
    상기 댐을 형성하는 단계에서,
    상기 댐의 상면은 상기 제1 전자 소자의 하면보다 높게 위치하는 인쇄회로기판 제조 방법.
KR1020120152426A 2012-12-24 2012-12-24 인쇄회로기판 및 인쇄회로기판 제조 방법 KR20140082444A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120152426A KR20140082444A (ko) 2012-12-24 2012-12-24 인쇄회로기판 및 인쇄회로기판 제조 방법
US13/802,553 US20140174805A1 (en) 2012-12-24 2013-03-13 Printed circuit board and method of manufacturing the same
JP2013078682A JP5571817B2 (ja) 2012-12-24 2013-04-04 印刷回路基板及び印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120152426A KR20140082444A (ko) 2012-12-24 2012-12-24 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20140082444A true KR20140082444A (ko) 2014-07-02

Family

ID=50973357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120152426A KR20140082444A (ko) 2012-12-24 2012-12-24 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (3)

Country Link
US (1) US20140174805A1 (ko)
JP (1) JP5571817B2 (ko)
KR (1) KR20140082444A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170087765A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 인쇄회로기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6467797B2 (ja) * 2014-07-14 2019-02-13 凸版印刷株式会社 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法
CN112103193B (zh) 2020-08-21 2021-12-03 珠海越亚半导体股份有限公司 一种嵌埋结构及制备方法、基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351559A (ja) * 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd 配線基板および配線基板への半導体チップ実装構造
JP5255545B2 (ja) * 2009-09-29 2013-08-07 三菱製紙株式会社 ソルダーレジストの形成方法
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
JP5830925B2 (ja) * 2011-05-10 2015-12-09 日立化成株式会社 プリント配線板の製造方法
JP5930704B2 (ja) * 2011-12-22 2016-06-08 太陽インキ製造株式会社 プリント配線板の製造方法、プリント配線板およびフリップチップ実装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170087765A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20140174805A1 (en) 2014-06-26
JP5571817B2 (ja) 2014-08-13
JP2014123702A (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
KR100836651B1 (ko) 소자내장기판 및 그 제조방법
US8835773B2 (en) Wiring board and method of manufacturing the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US9793200B2 (en) Printed wiring board
TWI628982B (zh) 配線基板及其製造方法
JP2010219121A (ja) 半導体装置及び電子装置
KR20140082444A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009117699A (ja) 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
TWI801600B (zh) 印刷電路板
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
US20130256023A1 (en) Printed circuit board and method of manufacturing the same
KR101531101B1 (ko) 인쇄회로기판의 제조방법
KR100807471B1 (ko) 인쇄회로기판의 제조방법
KR20120102981A (ko) 인쇄회로기판의 제조방법
KR20110121323A (ko) 반도체 패키지 및 그 제조방법
JP2003133683A (ja) 電子部品の積層実装構造および電子部品の積層実装方法
KR20130015328A (ko) 인쇄회로기판 및 그 제조방법
KR20160126289A (ko) 인쇄회로기판 및 그 제조방법
KR20150069767A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application