JP6467797B2 - 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 - Google Patents

配線基板、配線基板を用いた半導体装置およびこれらの製造方法 Download PDF

Info

Publication number
JP6467797B2
JP6467797B2 JP2014144428A JP2014144428A JP6467797B2 JP 6467797 B2 JP6467797 B2 JP 6467797B2 JP 2014144428 A JP2014144428 A JP 2014144428A JP 2014144428 A JP2014144428 A JP 2014144428A JP 6467797 B2 JP6467797 B2 JP 6467797B2
Authority
JP
Japan
Prior art keywords
wiring layer
insulating resin
opening
ring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014144428A
Other languages
English (en)
Other versions
JP2016021482A (ja
Inventor
優樹 梅村
優樹 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2014144428A priority Critical patent/JP6467797B2/ja
Publication of JP2016021482A publication Critical patent/JP2016021482A/ja
Application granted granted Critical
Publication of JP6467797B2 publication Critical patent/JP6467797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、フリップチップ実装用の配線基板、配線基板を用いた半導体装置及びこれらの製造方法に関し、特に、実装状態において半導体チップとの間に樹脂が充填される構造の配線基板、配線基板を用いた半導体装置及びこれらの製造方法に関する。
近年、半導体装置は種々の電子機器に組み込まれており、よって半導体装置に要求される信頼性は益々増大する傾向にある。
一般に、半導体装置は半導体チップを基板に実装した構造を有している。また半導体チップの小型化及び高密度化に伴い、実装方法としては半導体チップに突起電極を形成し、これを基板に表面実装するフリップチップ実装方法が用いられるようになってきている。
よって、半導体装置の信頼性を向上させるには、このフリップチップ実装を高い信頼性をもって行なう必要がある。
図1は、従来のフリップチップ実装用基板であって、実装パッドがペリフェラルに配置されている実装用基板100Aを示す断面図(a)および上面図(b)であり、図2は、半導体チップ102をフリップチップ実装用基板100Aに搭載した状態を示す断面図である。以下では、実装用基板100A上に実装する実装部品として、半導体チップ102を例に挙げて説明する。
先ず、図1、図2を用いて、実装用基板100Aについて説明する。実装用基板100Aは、大略すると基板本体106とソルダーレジスト110とにより構成されている。基板本体106は例えば多層プリント配線基板であり、その下面には外部接続用バンプ114が形成されている。また、基板本体106の上面には、所定の配線パターンで配線層108が形成されている。この配線層108と外部接続用バンプ114は、基板本体106の内部に形成された層間配線(図示せず)により接続されている。
絶縁膜となるソルダーレジスト110は絶縁性樹脂により構成されており、その所定位置には開口部112Aが形成されている。この開口部112Aの形成位置は、半導体チップ102に形成されたバンプ104の形成位置と対応する。
尚、ソルダーレジスト110に形成された開口部112Aは、ソルダーレジスト110の機能上、個々の配線層108毎に開口形成することが望ましいが、半導体チップ102の多ピン化に伴いバンプ104のピッチが200μm以下と狭ピッチになると、これに対応してソルダーレジスト110に微細な開口部を形成することが困難となる。そこで、個々の実装パッド108毎に開口部を形成するのではなく、半導体チップ102の1辺に沿って形成された一列のバンプ104に対応した配線層108を一括的に1個の開口部112Aで露出させる構成としている。
また、開口部112Aが形成されることにより、開口部112Aと重なる配線層108の一部が外部に露出された状態となる。この配線層108の開口部112Aから露出した部位は、半導体チップ102のバンプ104と接続される部位であり、以下この部位を実装パッド109という。
このように、ソルダーレジスト110に開口部112Aを形成することにより、実装用基板100Aにバンプ104との接続部位となる実装パッド109を設け、バンプ104と実装パッド109とを電気的に接続することができる。
図2に示されるように、半導体チップ102が実装用基板100Aに実装された状態において、半導体チップ102に設けられたバンプ104は、はんだ116を介して実装パッド109に接合される。また、半導体チップ102と実装用基板100Aとの間には、アンダーフィルレジン118が充填される。
このアンダーフィルレジン118は、半導体チップ102と実装用基板100Aとの熱膨張率の差に起因して発生する応力を緩和させると共に、バンプ104と実装パッド109との接合部位を保護するために設けられている。
特開2011−69938号公報 特開2011−77191号公報
このようなペリフェラル実装基板は、近年の小型化、高機能化要求に伴い、実装パッドの狭ピッチ化が進んでおり、今後も狭ピッチ化への対応が求められている。ペリフェラル実装基板の実装パッドを狭ピッチ化するにあたり、いくつかの克服すべき課題がある。その課題の1つとして、実装パッドの寸法を小さくしたときに、実装パッドと基板樹脂層との密着性を確保する事が難しく、実装時に受ける外部からの負荷により、実装パッドが基板樹脂層から剥がれて折れ曲がる現象(パッド倒れ)が挙げられる。実装時に実装パッドが剥がれて折れ曲がると、折れ曲がった実装パッドが周りの実装パッドに接触するなどして、ショートの原因となることや、良好な接合部が得られず、オープンの原因となることがある。
これらの現象への対策として、特許文献1や特許文献2に記載の開口部多段ソルダーレジストを形成する方法が提案されている。しかしながら、これらの方法では複数回フォトリソプロセスを実施する必要があり、加工プロセスが複雑で、製造に時間を要する。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、実装パッドの密着力不足を解消し、実装パッドが剥がれて折れ曲がることを抑制できる配線基板、配線基板を用いた半導体装置およびこれらの製造方法を提供することである。
本発明は、コア基板上に、配線層と、配線層の一部を露出させるリング状開口部を有するように形成され、配線層を覆う外部絶縁性樹脂層とを備える配線基板の製造方法に関するものであって、リング状開口部内のうち、リング状開口部の外側の外周縁近傍の領域のみに液状の絶縁樹脂を塗布し、塗布した液状の絶縁樹脂を開口部から露出する配線層の一部の周囲に毛細管現象により流動させ、塗布した絶縁樹脂を硬化させ、絶縁樹脂を塗布していないリング状開口部内の配線層の表面を、半導体チップと接続するための実装パッド接合部として露出させる。
この場合、開口部から露出する配線層の一部の周囲に流動させる絶縁樹脂を表面実装素子の実装時に用いるアンダーフィル材と同一としても良い。
また、本発明に係る配線基板は、コア基板と、コア基板上に形成された配線層と、配線層の一部を露出させるためのリング状開口部を有するように形成され、配線層を覆う外部絶縁性樹脂と、リング状開口部内において、リング状開口部から露出する前記配線層の前記一部の周囲に充填されると共に、リング状開口部内の配線層の表面のうち、リング状開口部の外側の外周縁近傍の部分のみを覆い、リング状開口部内の配線層の表面の他の部分を半導体チップと接続するための実装パッド接合部として露出させ、配線層の一部の表面のうちの、半導体チップに接続される実装パッド接合部を除く部分からコア基板の表面にかけて設けられた内部絶縁性樹脂と、外部接続用バンプとを備える。
本発明に係る半導体装置の製造方法では、コア基板上に、配線層と、配線層の一部を露出させる開口部を有するように形成され、配線層を覆う外部絶縁性樹脂層とを備える配線基板を用意し、開口部内の一部の領域に液状の絶縁樹脂を塗布し、塗布した液状の絶縁樹脂を開口部から露出する配線層の一部の周囲に毛細管現象により流動させ、塗布した絶縁樹脂を硬化させ、開口部から露出する配線層の一部の上に半導体チップを実装し、実装した半導体チップと配線基板との間に、アンダーフィル材を充填する。
この場合、開口部から露出する配線層の一部の周囲に流動させる絶縁樹脂をアンダーフィル材と同一としても良い。
本発明に係る半導体装置は、上記の配線基板と、開口部から露出する配線層の一部の上に実装される半導体チップと、半導体チップと配線基板の間に充填されるアンダーフィル材とを備える。
本発明によれば、実装パッドの密着力不足を解消し、実装パッドが剥がれて折れ曲がることを抑制できる配線基板、配線基板を用いた半導体装置およびこれらの製造方法を実現できる。
従来のフリップチップ実装用基板の断面図及び上面図 図1に示す従来のフリップチップ実装用基板に半導体チップを搭載した状態を示す断面図 実施形態に係る実装用基板を示す断面図及び上面図 実施形態に係る半導体装置の製造時に行う絶縁樹脂塗布工程を説明する図 実施形態に係る半導体装置を示す断面図
以下、図3〜5を参照しながら、本発明の実施形態に係る実装用基板及びこれを備える半導体装置の製造方法を説明する。
図3は、実施形態に係る実装用基板を示す断面図(a)及び上面図(b)である。
まず、図3に示す実装用基板100Aを準備する。実装用基板100Aは、配線基板とも言う。ペリフェラル構造を有する実装用基板100Aは、大略すると基板本体106とソルダーレジスト110とにより構成されている。基板本体106は、コア基板と配線層108とを備える。コア基板は、例えば多層プリント配線基板であり、その下面には外部接続用バンプ114が形成されている。また、配線層108は、基板本体106の上面の最外層に、所定の配線パターンで形成されている。この配線層108と外部接続用バンプ114は、基板本体106の内部に形成された層間配線層(図示せず)により接続されている。層間配線層は絶縁性樹脂層を介して積層されている。
絶縁膜となるソルダーレジスト110は絶縁性樹脂により構成されており、その所定位置には開口部112Aが形成されている。以下、ソルダーレジスト110を外部絶縁樹脂と言う場合もある。この開口部112Aの形成位置は、半導体チップ102に形成されたバンプ104の形成位置と対応する。
尚、ソルダーレジスト110に形成された開口部112Aは、半導体チップ102の1辺に沿って形成された一列のバンプ104に対応した実装パッド108を一括的に1個の開口部112Aで露出させる構成としている。
また、開口部112Aが形成されることにより、開口部112Aと重なる配線層108の一部が外部に露出された状態となる。この配線層108の開口部112Aから露出した部位は、半導体チップ102のバンプ104と接続される部位であり、以下、この部位を実装パッド109という。実装パッド109は全面がバンプ104と接触・接合するのではなく、その一部が接合部となる。この接合される箇所を実装パッド接合部109Bとする。
図4は、実施形態に係る半導体装置の製造時に行う絶縁樹脂塗布工程を説明する図である。より詳細には、図4(a)は、絶縁樹脂200の塗布直後の状態を示し、図4(b)は、絶縁樹脂200が流動した後の状態を示す。また、図4(c)は、図4(b)のX−X’ラインに沿う断面図である。
次に、図4に示すように、ソルダーレジスト110の開口部112Aから露出した基板本体106の表面のうち、実装パッド接合部109Bとなる領域以外の部分に絶縁樹脂200を塗布する。絶縁樹脂200は、毛細管現象により基板本体106上の実装パッド109間に浸透する。また、絶縁性樹脂200は、実装パッド109とソルダーレジスト110との間にも浸透する。塗布には正確に塗布量・位置を制御できる装置、例えばジェットディスペンサーを用いる。絶縁樹脂200は熱硬化タイプの樹脂とし、塗布時は液状となる。絶縁樹脂200の塗布箇所は、開口部112A内であり、実装パッド接合部109B以外であれば特に限定されない。絶縁樹脂200の塗布箇所は、開口部112A内の実装パッド接合部109Bとなる領域を除いた領域の一部であってもよいし、全部であってもよい。毛細管現象によるパッド間の流動性をよくするため、粘度の最も低くなる温度に加熱して絶縁樹脂200を塗布するのが望ましい。
また、絶縁樹脂200には、アンダーフィルレジン118として用いるものと同じ樹脂材料を用いることが好ましい。絶縁樹脂200として、アンダーフィルレジン(アンダーフィル材)118を用いることにより、実装時に用いるアンダーフィル材との親和性が高くなり、半導体チップ102を実装した半導体装置1にボイドが発生することを抑制できる。
次に、塗布した絶縁樹脂200を加熱等により硬化させる。このようにして、開口部112A内において、複数の実装パッド109の周囲、つまり、隣接する実装パッド109の間と、実装パッド109と外部絶縁性樹脂(ソルダーレジスト110)との間に充填された内部絶縁性樹脂を形成する。
図5は、実施形態に係る半導体装置を示す断面図である。
次に、半導体チップ102を実装する。実装方法は、特に限定されるものではなく、一般的な実装方法、例えば、TCB(サーマルコンプッレッションボンディング)を行う。
その後、実装した半導体チップ102と実装用基板100Aとの間に、アンダーフィルレジン118を充填し、図5に示す半導体装置1を得ることができる。
本実施形態に係る実装用基板100Aにおいては、ソルダーレジスト110の開口部112A内において、実装パッド109の実装パッド接合部109Bを除く部分から基板本体106の表面にかけて絶縁樹脂200が塗布されて硬化している。また、絶縁樹脂200は、塗布時に毛細管現象により実装パッド109間にも浸透し、その後硬化する。絶縁樹脂200を実装パッド109間に充填することにより、実装パッド109の基板本体106への密着性を向上させることができ、実装パッド109の剥がれて折れ曲がることを抑制することができる。したがって、本実施形態によれば、実装パッドの密着力不足を解消し、実装パッドが剥がれて折れ曲がることを抑制できる配線基板100Aを実現できる。また、本実施形態に係る配線基板100Aを用いることによって、配線のショートや、半導体チップ102のバンプ104と実装パッド109との接合不良を低減した半導体装置1及びその製造方法を実現できる。
本発明の実施例を以下に示す。
まず、図3に示す実装用基板100Aを準備した。ペリフェラル構造を有する実装用基板100Aは、大略すると基板本体106とソルダーレジスト110とにより構成されている。ソルダーレジストの開口部の縦横の寸法は250μmとし、実装パッド接合部109Bの外周(実装パッド接合部109Bの外方端部を繋いだ線)の外側に100μm大きく開口する設計とした。実装パッド109のピッチは40μmとし、L/S(線幅・間隙幅)を20μm/20μm、パッド高さは12μmとした。
次に、ジェットディスペンサーを用い、絶縁樹脂200を塗布した。絶縁樹脂200は、半導体チップ102の実装時にアンダーフィルレジン118として用いるものと同じ樹脂材料を使用した。塗布位置は実装パッド接合部109Bの外周の位置とし、塗布量は10,000μm/secとし、40μm/secの速度で3周塗布した。塗布を複数回に分けることで、絶縁樹脂200の毛細管現象による流動を促進し、塗布位置に残る絶縁樹脂200の量を軽減することができる。塗布時は実装用基板100Aを120度に加熱した。温度は絶縁樹脂200の温度と粘度の関係性を示すデータから決定した。塗布後、5分程度120度の状態で保持し、その後180℃で絶縁樹脂を完全硬化させ、図4に示す構造を得た。
次に、半導体チップ102を実装した。実装方法はTCBとし、半導体チップ102のバンプ104を、はんだ116を介して、実装用基板100Aの実装パッド接合部109Bに接合した。その後、半導体チップ102と実装用基板100Aとの間に、アンダーフィルレジン118を充填し、図5に示す半導体装置1を得た。
実装後、断面観察およびX線観察により、実装時に配線が剥がれて折れ曲がっていないことを確認し、また銅通検査を実施し、接合部が電気的に接続されていることを確認した。
これらにより、実装パッドの密着力不足を解消し、実装パッドが剥がれて折れ曲がることなく、配線基板、及び、配線基板を備える半導体装置を容易に製造するプロセスを提供することができた。
本発明は、実装パッドがペリフェラルに配置され、半導体チップ等の電子部品を実装するための実装用基板及びこれを用いた半導体装置の製造に利用できる。
1…半導体装置
100A…実装用基板
102…ペリフェラルタイプの半導体チップ
104…バンプ
106…基板本体
108…配線層
109…実装パッド
109B…実装パッド接
110…ソルダーレジスト
112A…開口部
114…バンプ
116…はんだ
118…アンダーフィルレジン
200…絶縁樹脂

Claims (6)

  1. コア基板上に、配線層と、前記配線層の一部を露出させるリング状開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂層とを備える配線基板の製造方法であって、
    前記リング状開口部内のうち、前記リング状開口部の外側の外周縁近傍の領域のみに液状の絶縁樹脂を塗布し、塗布した液状の前記絶縁樹脂を前記開口部から露出する前記配線層の前記一部の周囲に毛細管現象により流動させ、塗布した前記絶縁樹脂を硬化させ、前記絶縁樹脂を塗布していない前記リング状開口部内の前記配線層の表面を、半導体チップと接続するための実装パッド接合部として露出させることを特徴とする、配線基板の製造方法。
  2. 請求項1に記載の配線基板の製造方法において、前記開口部から露出する前記配線層の前記一部の周囲に流動させる前記絶縁樹脂を表面実装素子の実装時に用いるアンダーフィル材と同一とすることを特徴とする、配線基板の製造方法。
  3. コア基板と、
    コア基板上に形成された配線層と、
    前記配線層の一部を露出させるためのリング状開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂と、
    前記リング状開口部内において、前記リング状開口部から露出する前記配線層の前記一部の周囲に充填されると共に、前記リング状開口部内の前記配線層の表面のうち、前記リング状開口部の外側の外周縁近傍の部分のみを覆い、前記リング状開口部内の前記配線層の表面の他の部分を半導体チップと接続するための実装パッド接合部として露出させ、前記配線層の前記一部の表面のうちの、前記実装パッド接合部を除く部分から前記コア基板の表面にかけて設けられた内部絶縁性樹脂と、
    外部接続用バンプとを備える、配線基板。
  4. 半導体装置の製造方法であって、
    コア基板上に、配線層と、前記配線層の一部を露出させる開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂層とを備える配線基板を用意し、
    前記開口部内の一部の領域に液状の絶縁樹脂を塗布し、塗布した液状の前記絶縁樹脂を前記開口部から露出する前記配線層の前記一部の周囲に毛細管現象により流動させ、塗布した前記絶縁樹脂を硬化させ、
    前記開口部から露出する前記配線層の前記一部の上に半導体チップを実装し、
    実装した前記半導体チップと前記配線基板との間に、アンダーフィル材を充填する、半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、前記開口部から露出する前記配線層の前記一部の周囲に流動させる前記絶縁樹脂を前記アンダーフィル材と同一とすることを特徴とする、半導体装置の製造方法。
  6. 請求項3に記載の配線基板と、
    前記開口部から露出する前記配線層の前記一部の上に実装される半導体チップと、
    前記半導体チップと前記配線基板の間に充填されるアンダーフィル材とを備える、半導体装置。
JP2014144428A 2014-07-14 2014-07-14 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 Active JP6467797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014144428A JP6467797B2 (ja) 2014-07-14 2014-07-14 配線基板、配線基板を用いた半導体装置およびこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144428A JP6467797B2 (ja) 2014-07-14 2014-07-14 配線基板、配線基板を用いた半導体装置およびこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2016021482A JP2016021482A (ja) 2016-02-04
JP6467797B2 true JP6467797B2 (ja) 2019-02-13

Family

ID=55266153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144428A Active JP6467797B2 (ja) 2014-07-14 2014-07-14 配線基板、配線基板を用いた半導体装置およびこれらの製造方法

Country Status (1)

Country Link
JP (1) JP6467797B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858576B2 (ja) 2017-01-30 2021-04-14 新光電気工業株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP4751121B2 (ja) * 2005-07-22 2011-08-17 京セラSlcテクノロジー株式会社 配線基板
JP4747770B2 (ja) * 2005-10-04 2011-08-17 日立化成工業株式会社 プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
KR20140082444A (ko) * 2012-12-24 2014-07-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
JP2016021482A (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
KR20000076384A (ko) 반도체 패키지
TW201208022A (en) Flip chip package assembly and process for making same
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6242231B2 (ja) 半導体装置及びその製造方法
TWI501369B (zh) 銲料安裝基板及其製造方法,以及半導體裝置
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
US9524944B2 (en) Method for fabricating package structure
JP5015065B2 (ja) 配線基板
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6467797B2 (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
US7859121B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20120126397A1 (en) Semiconductor substrate and method thereof
JP5229267B2 (ja) 電子装置
KR20110013902A (ko) 패키지 및 그 제조방법
JP4525148B2 (ja) 半導体装置およびその製造方法
JP2006237367A (ja) プリント配線板
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP5649771B2 (ja) 部品内蔵配線板
JP2010040891A (ja) 部品内蔵配線板
JP2011035269A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R150 Certificate of patent or registration of utility model

Ref document number: 6467797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250