JP2010040891A - 部品内蔵配線板 - Google Patents

部品内蔵配線板 Download PDF

Info

Publication number
JP2010040891A
JP2010040891A JP2008203804A JP2008203804A JP2010040891A JP 2010040891 A JP2010040891 A JP 2010040891A JP 2008203804 A JP2008203804 A JP 2008203804A JP 2008203804 A JP2008203804 A JP 2008203804A JP 2010040891 A JP2010040891 A JP 2010040891A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
pattern
wiring board
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008203804A
Other languages
English (en)
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008203804A priority Critical patent/JP2010040891A/ja
Publication of JP2010040891A publication Critical patent/JP2010040891A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板を提供すること。
【解決手段】第1の絶縁層と、第1の絶縁層に対して積層状に位置する第2の絶縁層と、第2の絶縁層に埋設された、2つ以上の端子を有する電気/電子部品と、電気/電子部品を実装するための複数のランドと該複数のランドからの延設パターンとを有し、該複数のランドと該延設パターンの方向および太さとを要素とする平面図形が180度点対称図形であり、かつ、第1の絶縁層と第2の絶縁層とに挟まれて設けられている配線パターンと、配線パターンの複数のランドと電気/電子部品の2つ以上の端子とを電気的・機械的に接続するはんだとを具備する。
【選択図】図1

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、部品の実装信頼性向上に好適な部品内蔵配線板に関する。
電気/電子部品が内蔵された配線板構造の例として下記特開2003-197849号公報記載のものがある。この構造では、内蔵部品ははんだを用いて内層の配線層に実装、接続されている。はんだは、部品実装のために用いられるごく一般的な部材であり、これを用いる実装基板の製造工程および装置において多くの技術蓄積が存在している。
ただし、一般的な実装基板と異なり、部品が内蔵される配線板構造では、配線板として構造的な信頼性確保、および内蔵部品の電気的接続の信頼性確保のため一般とは別の考慮が必要である。例えば、内蔵部品の端子に連続して形状の整ったフィレットをいかに形成するのかという点がある。配線板の主面上に部品を実装する場合には、この目的のため部品実装のランド部分を除きはんだレジストの層を形成しておくのが一般的である。はんだレジストにより、溶融時のはんだの濡れ広がり領域が限定され形状の整ったフィレットが形成される。
このようなはんだレジストの形成を、部品実装が内層配線層になされる部品内蔵配線板に適用すると、他の絶縁層との密着性が悪く剥離の恐れを生じさせるなど構造的な信頼性を劣化させる。また、内蔵部品のフィレット形状が部品の端子ごとにばらついたものになると、それらのはんだ部分に発生する応力に違いが生じる。したがって、電気的な接続の信頼性にも影響がある。
また、特開2003-197849号公報には、半導体素子としての半導体チップがフリップ接続により埋設、実装された配線板構造が開示されている。半導体チップ(ベアチップ)をフリップ接続すればその実装で生じる厚さは最小限近くに節約されるので、半導体素子を配線板中に内蔵する場合の有力な方法になる。
フリップ接続は、例えば、半導体チップ上に形成された端子パッド上にさらにAuバンプを形成し、これを接着剤(アンダーフィル樹脂)を介して配線板上に形成された配線パターンに圧接することでなすことができる(ACF[異方性導電性フィルム:anisotropic conductive film]やACP[異方性導電性ペースト:anisotropic conductive paste]を間に挟む場合もある)。ここで考慮点は、Auバンプと配線パターンとの低抵抗接続およびその接続信頼性の確保である。このため配線パターン表面には高い洗浄度が求められ、よく行われる方法として、配線パターンの表層にもAuめっき層を形成しておく。
一般には、配線板の主面上に半導体チップをフリップ接続する場合には、配線パターンのうち接続に供する部位のみを残してはんだレジストのような保護層を形成し、そのあと、接続に供する部位にAuめっき層を形成している。これにより、安価とは言えないAuめっきを最小限の面積に留めて施すことができる。
半導体チップを配線板中に埋設する場合であって、これをフリップ接続する場合には、上記のような主面上への半導体チップのフリップ接続とはいくつか事情が異なってくる。まず、はんだレジストが内層の絶縁層の一部になってしまうことの影響である。一般的に、はんだレジストと配線板で使用される絶縁板材料との密着性は、絶縁板材料同士のそれほどには強くない。そこで、内層としてのはんだレジストを省略した構成を採用すると、Auめっきを広い面積に施すことになり製造コストに影響する。Auめっき層と絶縁板材料との接着性も強いとは言えず、この点でも課題が残る。また、Auめっき層を限定的領域に形成するとしても、マスク形成、除去等の工程が増加しコスト高となる。
加えて、フリップ接続は、配線パターンで作られたランドに対して、半導体チップ上に形成された、微細ピッチの接続パッドを位置合わせする技術を含んでおり、位置精度の確保上、配線パターンを有するワークのサイズをあまり大きくすることはできない。したがって、生産性の点で不利な分コスト高となる。フリップ接続用の装置を準備しなければならない点でもコスト高になる。
特開2003−197849号公報
本発明は、上記した事情を考慮してなされたもので、絶縁板中に電気/電子部品が埋設、実装された部品内蔵配線板において、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、2つ以上の端子を有する電気/電子部品と、前記電気/電子部品を実装するための複数のランドと該複数のランドからの延設パターンとを有し、該複数のランドと該延設パターンの方向および太さとを要素とする平面図形が180度点対称図形であり、かつ、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられている配線パターンと、前記配線パターンの前記複数のランドと前記電気/電子部品の前記2つ以上の端子とを電気的・機械的に接続するはんだとを具備することを特徴とする。
すなわち、この部品内蔵配線板では、絶縁層に挟まれた内層の配線パターンが有する部品実装用のランドが、このランドから延設されるパターンの方向および太さを含めて、180度点対称図形になっている。よって、ランド上ではんだが溶融したときの各広がりおよびその溶融時表面張力を、電気/電子部品を中心にバランスさせ、フィレットに代表される接続部形状のバランスおよび部品実装位置のずれ防止が実現する。したがって、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コスト化が図れる。
また、本発明の別の態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、2つ以上の端子を有する電気/電子部品と、前記電気/電子部品を実装するための複数のランドを含み、該複数のランドそれぞれの実質的な平面的広がりが実線状部分を含む樹脂パターンによって限定されており、該複数のランドの実質的な平面的広がりからなる平面図形が180度点対称図形であり、かつ、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられている配線パターンと、前記配線パターンの前記複数のランドと前記電気/電子部品の前記2つ以上の端子とを電気的・機械的に接続するはんだとを具備することを特徴とする。
すなわち、この部品内蔵配線板では、絶縁層に挟まれた内層の配線パターンが有する部品実装用のランドが、その平面的広がりとして実線状部分を含む樹脂パターンによって限定されており、さらに複数のランドの実質的な平面的広がりからなる平面図形が180度点対称図形になっている。よって、ランド上ではんだが溶融したときの各広がりを揃ったものにし(形状制御性向上)、かつ、その溶融時表面張力が電気/電子部品を中心にバランスして、フィレットに代表される接続部形状の均一化および部品実装位置のずれ防止が実現する。したがって、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コスト化が図れる。なお、ランドの実質的な平面的広がりとは、はんだが必ず濡れ広がることを意図して提供されている、配線パターン上の領域を意味している。
本発明によれば、絶縁板中に電気/電子部品が埋設、実装された部品内蔵配線板において、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板を提供することができる。
本発明の実施態様として、前記配線パターンにおける前記複数のランドそれぞれの実質的な平面的広がりが、該配線パターン自体の広がりによって限定されている、とすることができる。ランドの実質的な平面的広がりとは、はんだが必ず濡れ広がることを意図して提供されている、配線パターン上の領域である。このような領域が、配線パターン自体の広がりによって限定されていると、例えばはんだレジストのような樹脂パターンをその目的のため形成するには及ばず、低コスト化に向く。
また、実施態様として、前記配線パターンの前記複数のランドのうちの少なくも一部が、島状パターンであってパターンとしての配線引き出しがなく、前記第1の絶縁層の前記配線パターンがある側とは反対の側に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記少なくとも一部の前記ランドの面と前記第2の配線パターンの面との間に挟設された層間接続体とをさらに具備する、とすることができる。
この態様は、電気/電子部品を実装するためのランドの少なくとも一部が、配線引き出しのない島状パターンであるとするものである。パターン配線として引き出しがないため、その電気的な接続には、ランドの電気/電子部品が実装された側とは反対側に設けられた層間接続体を利用する。ランドを島状パターンとすることで、ランドと電気/電子部品の端子とを相互接続するはんだの形状の制御性をさらに高めることができる。すなわち、パターン配線の引き出し部がないため、これにはんだが広がらないためである。
また、実施態様として、前記電気/電子部品が、端子パッドを有する半導体チップと、前記2つ以上の端子としての、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子であり、前記はんだが、前記半導体素子の前記表面実装用端子と前記複数のランドとを電気的に接続する部材である、とすることができる。この態様は、電気/電子部品としてグリッド状配列の表面実装用端子を有する半導体素子を用いるものである。この場合には、半導体素子を内蔵する形態として、フリップチップ接続ではなく、表面実装技術を利用でき、より低コスト化することに向く。
また、実施態様として、前記層間接続体が、導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である、とすることができる。この層間接続体は、第1の絶縁層を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。このような層間接続体に限らず、めっきを由来とする層間接続体や、開口内に充填された導電性組成物による層間接続体を利用することもできる。
また、実施態様として、前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の配線パターンと、前記第2の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、とすることができる。この層間接続体は、電気/電子部品を埋め込んでいる第2の絶縁層の積層方向一部を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。
また、実施態様として、前記半導体素子の前記表面実装用端子が、LGAの端子である、とすることができる。LGAを利用した表面実装では、はんだボールなどのバンプを使用せずに配線板に実装することが可能であり、高さ方向のサイズを抑えることができるので、より内蔵することに適性がある。
また、実施態様として、前記樹脂パターンが、平面形状として枠状に形成されている、とすることができる。樹脂パターンを枠状に形成すれば、はんだの広がりを平面上全方向に対して必然的に抑制的にすることができる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11(第1の絶縁層)、同12、同13、同14、同15(12、13、14、15で第2の絶縁層)、配線層21(第2の配線パターン)、同22(もうひとつの第2の配線パターン)、同23、同24、同25、同26(=合計6層配線)、層間接続体31、同31a、同32、同34、同35、スルーホール導電体33、半導体素子(ウエハレベル・チップスケールパッケージによる)41、はんだ51、はんだレジスト61、62を有する。配線層22は、実装用ランド22aを含む。
この配線板は内蔵部品として半導体素子41を有する。半導体素子41は、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子41aとを少なくとも備えている。その構造例および製造工程例については詳細を後述する(図2、図4)。表面実装用端子41aは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子であり、このような再配置により端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。これにより、半導体素子41は、表面実装技術により配線層22による実装用ランド22aにはんだ51を介して実装され得る。
また、半導体素子41をはんだ51を介して実装するための実装用ランド22aは、後述するように(図3)、半導体素子41の表面実装用端子41aそれぞれに対応して設けられており、複数のランド22aとこれらランド22aから引き出されているパターンの方向および太さとを要素とする平面形状が180度点対称図形になっている。このため、製造時に実装用ランド22a上ではんだ51が溶融したとき、はんだ51の各広がりおよびその溶融時表面張力を、半導体素子41に対してバランスさせて、各はんだ51の形状バランスと半導体素子41の実装位置ずれ防止とが実現する。したがって、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を向上できる。
部品内蔵配線板としてのほかの構造について述べると、配線層21、26は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
また、配線層22、23、24、25は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。
各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された半導体素子41に相当する位置部分が開口部となっており、半導体素子41を埋設するための空間を提供する。絶縁層12、14は、内蔵された半導体素子41のための絶縁層13の上記開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31、31aにより導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間絶縁体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35により導通し得る。
層間接続体31、31a、32、34、35は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。このうち特に層間接続体31aは、実装用ランド22aのうちの配線引き出しのないパターン(すなわち島状のパターン)の直下に設けられたものであり、これにより、当該実装用ランド22aは配線層21に対して電気的導通が可能になっている。
実装用ランド22aを島状パターンとすることで、ランド22aと表面実装用端子41aとを相互接続するはんだ51の形状の制御性を高めることができる。すなわち、パターン配線の引き出し部がないため、これにはんだ51が広がらないためである。
以上、本実施形態に係る部品内蔵配線板の構造をひと通り述べた。次に、この部品内蔵配線板に使用の半導体素子41についてその構成を、図2を参照してやや詳細に説明する。図2は、図1に示した部品内蔵配線板に使用の半導体素子41を模式的に、やや詳細に示す下面図(図2(a))および断面図(図2(b))である。図2(a)におけるA−Aa位置における矢視方向断面が、図2(b)である。図2において、図1中に示した構成要素と同一のものには同一符号を付している。なお、図1中に示した半導体素子41とは端子41aの配置構成が異なるが、これは図1が説明の便宜上、省略を含むものであるためである。
図2(a)に示すように、この半導体素子41は、表面実装用端子41aがグリッド状に配置されている。端子41aの配置ピッチは、例えば0.3mmないし1.0mmである。端子41aが配置された面の中央付近は、半導体素子41として必要な端子数が少ない場合は、端子41aが配置されない態様とすることもできる。
この半導体素子41は、配線板中に内蔵のため実装される前の形態として、端子41a上にはんだボールのない、いわゆるLGA(land grid array)の形態である。このようなはんだボールのない構成とすることで高さ方向の実装サイズを抑制し、より内蔵への適性を向上させている。内蔵される配線板の厚さが許せば、端子41a上にはんだボールが搭載されたいわゆるBGA(ball grid array)の形態も利用できる。
半導体素子41の断面方向には、図2(b)に示すように、表面実装用端子41aが、絶縁層41e上に、かつ、絶縁層41eを貫通する部分を介して再配線層41bに接触するように形成されている。さらに、再配線層41bは、絶縁層41eと半導体チップとの間に設けられた絶縁層41d上に、かつ、絶縁層41dを貫通する部分を介して半導体チップ上の端子パッド41cに接触するように形成されている。
端子パッド41cは、通常、半導体チップの各辺に沿って一列に列設されているので、その配置ピッチは比較上狭い。すなわち、その配置ピッチと、グリッド状に配置され、配置ピッチが比較上広くなっている表面実装用端子41aの配置ピッチとの導通を仲介するために、再配線層41bが設けられる。このような構成により、この半導体素子41は表面実装可能な形態であるにもかかわらず、平面的には半導体チップと同じ面積であり、厚さ方向にも半導体チップそのものよりわずかに厚い程度の大きさとなっている。なお、半導体素子41としてより薄くするために、半導体チップの裏面を、研削工程を設けて研削しておくようにしてもよい。例えば、総厚を0.3mm程度以下としておくことができる。
次に、図3は、図1中に示した配線層22の一部構成を模式的に示す平面図である。より具体的には、上記で説明した半導体素子41を実装するためのランド22aを含む配線層22のパターンを平面的に示すものである。図3において、すでに説明した図中に示したものと同一のものには同一符号を付してある。
図3に示すように、配線層22が含む実装用ランド22aは、上記説明した半導体素子41の表面実装用端子41aそれぞれに対応して設けられており、複数のランド22aとこれらランド22aから引き出されているパターンの方向および太さとを要素とする平面形状が180度点対称図形になっている。このため、すでに述べたように、製造時に実装用ランド22a上ではんだ51が溶融したとき、はんだ51の各広がりおよびその溶融時の表面張力を、半導体素子41からみてバランスできる。これにより、各はんだ51の溶融後の形状バランスと半導体素子41の実装位置ずれ防止とが得られる。すなわち、通常用いられるようなはんだレジストの形成は必要ない。したがって、積層する材料同士の密着性の問題が生じない。
換言すると、実装用ランド22aから引き出される配線パターンは、はんだ51の形状に制御性を持たせる目的やはんだ51の溶融時の表面張力を制御する目的においては外乱要因であって、はんだ51の溶融後形状の不均一化をもたらしたり、溶融時のはんだ51の表面張力の不平衡により半導体素子41が実装位置ずれを招いたりする。そこで、上記のように、複数のランド22aとこれらランド22aから引き出されているパターンの方向および太さとを要素とする平面形状を180度点対称図形としている。なお、上記外乱要因を小さくする目的で、ランド22aがなるべく島状のパターンとなるように、パターン直下の層間接続体31aを活用するのも好ましい。
次に、上記説明した半導体素子41の製造工程例について図4を参照して説明する。図4は、図1に示した部品内蔵配線板に使用の半導体素子41についてその製造過程例を模式的断面で示す工程図である。図4において、すでに説明の図中に示した構成要素と同一のものには同一符号を付している。
まず、図4(a)に示すように、半導体ウエハ41wであってその面上に複数の半導体デバイスがすでに形成されたものを用意する。半導体ウエハ41wの面上には、それぞれの半導体デバイスの外部接続部として端子パッド41cが形成されている。端子パッド41cは、通常、ワイヤボンディングを行なうのに必要な面積を有しており、かつワイヤボンディングを行うのに支障のない程度の配置ピッチを有して各半導体デバイスの四辺に沿って設けられている。この配置ピッチは、一般的な表面実装を行う端子の配置ピッチより狭い。
次に、図4(b)に示すように、パッド41cを覆うように半導体ウエハ41w上全面に絶縁層41dを形成する。形成方法は、周知の方法を用いてよいが、例えば、半導体ウエハ41w上に絶縁材料であるポリイミドを滴下してスピンコートし厚さ例えば1μm程度に形成することができる。
次に、図4(c)に示すように、パッド41c上の絶縁層41dを選択的にエッチング除去し絶縁層41dに、パッド41cに通じる開口部71を形成する。選択的にエッチングするには、フォトリソグラフィなどの周知の方法を適用することができる。なお、図4(b)および図4(c)に示す方法に代えて、パッド41c上を除き選択的に絶縁層41dを形成する方法を用いてもよい。選択的に絶縁層41dを形成するのも同様に周知の方法により行なうことができる。
開口部71を形成したら、次に、図4(d)に示すように、開口部71内を充填しかつ必要なパターンを有するように導電材料で再配線層41bを絶縁層41d上に形成する。再配線層41bは、材料として例えばAlやAu、Cuなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。パターン化のためには、使用する材料を考慮の上、絶縁層41d上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層41d上に所定パターンのレジストマスクを形成しさらに再配線層41bとなる層を形成することによりこれを行うことができる。再配線層41bの厚さは例えば1μm程度とすることができる。
再配線層41bを形成したら、次に、図4(e)に示すように、再配線層41b上を覆って絶縁層41eを形成し、さらに絶縁層41eを選択的にエッチング除去して絶縁層41eに再配線層41bに通じる開口部72を形成する。この図4(e)に示す工程は、絶縁層41dの形成およびその加工の工程である図4(b)、図4(c)と同様の要領により行うことができる。絶縁層41eを選択的に形成する方法を選択した場合も同様である。
開口部72を形成したら、次に、図4(f)に示すように、開口部72内を充填しかつ絶縁層41e上の所定の配置位置を占めるように表面実装用端子41aを導電材料で形成する。この導電材料には、例えばAlやAu、Cuなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。選択的に形成するには、使用する材料を考慮の上、絶縁層41e上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層41d上に所定パターンのレジストマスクを形成しさらに表面実装用端子41aとなる層を形成するかによりこれを行なうことができる。表面実装用端子41aの層は、その厚さを例えば1μm程度とすることができる。
表面実装用端子41aは、さらに、その導電材料がCuやAlであればその表層をNi/Auのめっき層、またはSn(すず)のめっき層で覆うように処理を加えてもよい。このようなめっきを施すには例えば無電解めっき工程を用いることができる。所定材料のめっき層を有することにより、配線板内への内蔵のための表面実装において良好なはんだ付けとその接続信頼性を得ることができる。
表面実装用端子41aが形成されたら、最後に、図4(g)に示すように、半導体ウエハ41wをダイシングし個々の半導体素子41を得る。このようにして得られた半導体素子41は、表面実装用端子41aにより、チップ部品と同様の表面実装工程に供することができる。
なお、図4においては、ダイシングする前のウエハ41wを用いて表面実装用端子41aを形成する方法を説明したが、これは、より生産性を上げて形成する例を示したものであり、当然ながらダイシングしたあとの個々の半導体チップに対して同様の方法で表面実装用端子41aを形成することもできる。
図4に示した半導体素子41の変形例としては、再配線層41bと表面実装用端子41aとを同一層として形成する例を挙げることができる。この場合には、再配線として必要なパターンを有するように、かつこのパターンに連絡して表面実装用端子41aのパターンを有するように導電材料の層を絶縁層41d上に形成する。この導電材料の層は、絶縁層41dに形成された開口部71内を充填している。そして、この導電材料の層のうちの表面実装用端子41aの部分を除いて全面を絶縁層41eで覆うように形成する。これによっても、半導体デバイスの端子パッド41cを再配置した表面実装用端子41aを有する半導体素子を得ることができる。
以上ひと通り説明のように、この実施形態に係る部品内蔵配線板は、内蔵・埋設された半導体素子41が、半導体チップとグリッド状配列の表面実装用端子41aとを有しており、半導体チップは端子パッドを有している。半導体チップの端子パッドと表面実装用端子41aとは電気的に接続されている。つまり、この半導体素子41は、グリッド状配列の表面実装用端子41aにより配線板に内蔵実装されている。さらに、ここで、絶縁層11、12に挟まれた内層の配線パターン22が有する部品実装用のランド22aが、このランド22aから延設されるパターンの方向および太さを含めて、180度点対称図形になっている。
半導体素子41が表面実装用端子41aを有することにより、これを配線板へ内蔵実装するには表面実装技術を用い得る。よって、フリップ接続用の装置を用意する必要がない。また、フリップ接続の場合のように、ランドに対する半導体チップの位置合わせ精度確保のため、配線パターンを有するワークのサイズをあまり大きくできない、ということもない。さらに、表面実装用端子41aが特にグリッド状配列であること、すなわち面配置であることにより、半導体素子41としての平面面積を極力狭くすることが可能になっていて、半導体チップと同様に面積的な内蔵のしやすさが確保されている。内蔵部品のためのランド22aには、特段、Auめっきの形成は必要なく、その周りにはんだレジストの形成も必要ない。
特に、絶縁層11、12に挟まれた内層の配線パターン22が有する部品実装用のランド22aが、このランド22aから延設されるパターンの方向および太さを含めて、180度点対称図形になっているため、実装用ランド22aと表面実装用端子41aとを相互接続するはんだ51の形状バランスがよくかつ半導体素子41の実装位置ずれ防止を図ることができる。以上により、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コスト化が図れる。
なお、内蔵、埋設する半導体素子41として、上記説明のようなウエハレベル・チップスケールパッケージのものでなく、ほかのパッケージ品(例えば半導体チップと表面実装用素子41aとの間にインターポーズ基板を有する形態)とすることも可能である。この場合は、素子としての面積および厚みが、ウエハレベル・チップスケールパッケージのものより必然的に大きくなるが、部品内蔵に供する基板側の仕様次第では対応できる。この場合も、チップ部品に適用するのと同様の表面実装技術を、半導体素子41に適用し得る利点は維持される。
次に、図1に示した部品内蔵配線板の製造工程を図5ないし図7を参照して説明する。図5ないし図7は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図5から説明する。図5は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図5(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31、31aとなるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31、31aの印刷後これを乾燥させて硬化させる。
次に、図5(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31、31aを貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31、31aの形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図5(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31、31aと電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図5(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランド22aを含む配線層22に加工する。そして、加工により得られた実装用ランド22a上に、図5(e)に示すように、例えばスクリーン印刷によりクリームはんだ51Aを印刷・適用する。クリームはんだ51Aは、スクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。
次に、半導体素子41をクリームはんだ51Aを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリームはんだ51Aをリフローさせるべく加熱を行う。以上により、図5(f)に示すように、はんだ51を介して半導体素子41が配線層22の実装用ランド22a上に接続された状態の配線板素材1が得られる。この配線板素材1を用いる後の工程については図7で述べる。
次に、図6を参照して説明する。図6は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図6(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔82をあけ、かつ内蔵する半導体素子41に相当する部分に部品用開口部81を形成する。
次に、無電解めっきおよび電解めっきを行い、図6(b)に示すように、貫通孔82の内壁にスルーホール導電体33を形成する。このとき開口部81の内壁にも導電体が形成される。さらに、図6(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部81の内壁に形成された導電体も除去される。
次に、図6(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図6(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵する半導体素子41に相当する部分の開口部をあらかじめ設けておく。
図6(e)の積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図6(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材2とする。
以上の図6に示した工程は、以下のような手順とすることも可能である。図6(a)の段階では、貫通孔82のみ形成し内蔵部品用の開口部81を形成せずに続く図6(b)から図6(d)までの工程を行う。次に、図6(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。
次に、図7を参照して説明する。図7は、上記で得られた配線板素材1、2などを積層する配置関係を示す図である。ここで、図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを、図示中間の配線板素材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。
ただし、配線板素材3は、部品(半導体素子41)およびこれを接続するための部位(実装用ランド)のない構成であり、さらにプリプレグ14Aには開口部を設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32と同じである。
図7に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。プレス機での加圧・加熱により、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、半導体素子41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続される。
図7に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。
変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、層間接続体31、31a、32、34、35について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層21、26は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図5(d)の段階で)形成するようにしてもよい。
また、図7に示した積層工程において、配線板素材1、2については、プリプレグ12Aおよび層間接続体32の部分を配線板素材2の側ではなく配線板素材1の側に設けておくようにしてもよい。すなわち、層間接続体32の形成およびプリプレグ12Aの積層を、配線板素材1の配線層22上(絶縁層11上)であらかじめ行うようにする。この場合、実装された半導体素子41が、一見、層間接続体32をスクリーン印刷で形成するときに干渉要因となるように見えるが、半導体素子41として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ12Aの積層工程のときには、半導体素子41の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ12Aを積層できる。
次に、本発明の別の実施形態について図8を参照して説明する。図8は、本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図(図8(a))およびそのうちの配線層22の一部構成を模式的に示す平面図(図8(b))である。図8において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付す。その部分の説明は特に加えることがない限り省略する。この実施形態は、内蔵の電気/電子部品として、半導体素子ではなくチップ抵抗141を内蔵させたものである。
チップ抵抗141は、例えばその平面的な大きさが例えば0.6mm×0.3mmである。両端に端子(電極)141aを有し、その下側が内層の配線層22による内蔵部品実装用ランド22aに対向位置している。チップ抵抗141の端子141aと実装用ランド22aとははんだ51により電気的・機械的に接続されている。はんだ51は、端子141a周りに形成されたフィレットを含む形状で配線層22の実装用ランド22a上に位置している。
このようにチップ抵抗141を内蔵した部品内蔵配線板を製造する方法は、すでに説明した図5ないし図7に示される工程を参照して容易に理解することができる。表面実装技術を利用する点では共通だからである。この実施形態も、内蔵されている部品の種類が図1に示した実施形態と異なるものの、効果では共通する面がある。
すなわち、チップ抵抗141をはんだ51を介して実装するためのランド22aは、チップ抵抗141の端子141aそれぞれに対応して設けられており、2つのランド22aとこれらランド22aから引き出されているパターンの方向および太さとを要素とする平面形状が180度点対称図形になっている。このため、製造時にランド22a上ではんだ51が溶融したとき、はんだ51の各広がりおよびその溶融時表面張力を、チップ抵抗141を中心にバランスさせて、各はんだ51の形状バランスとチップ抵抗141の実装位置ずれ防止とが実現する。したがって、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を向上できる。
次に、本発明のさらに別の実施形態について図9を参照して説明する。図9は、本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図(図9(a))およびそのうちの配線層22の一部構成を模式的に示す平面図(図9(b))である。図9において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付す。その部分の説明は特に加えることがない限り省略する。この実施形態は、内蔵部品としてチップ抵抗141を内蔵させた点で図8に示したものと共通しているが、はんだ51の形状制御の手法の点で異なる。
すなわち、この目的で、図示するように堰き止め樹脂パターン52を設けている。堰き止め樹脂パターン52は、配線層22のランド22a上に位置するはんだ51の溶融時の広がりを制限するため設けられた、実線状部分を含む堰き止め部である。その厚さは例えば20μm程度とすることができる。はんだ51の広がりを平面上の全方向に抑制的にするため、図9(b)に示すように、これを例えば矩形枠状に形成するのがひとつの好ましい形状である。
この部品内蔵配線板は、絶縁層11、12に挟まれた内層の配線パターン22が有するランド22aが、その平面的広がりとして実線状部分を含む樹脂パターン52によって限定されており、さらに複数のランド22aの実質的な平面的広がりからなる平面図形が180度点対称図形になっている。よって、ランド22a上ではんだ51が溶融したときの各広がりを揃ったものにし(形状制御性向上)、かつ、その溶融時表面張力がチップ抵抗141を中心にバランスして、フィレットに代表される接続部形状の均一化および部品実装位置のずれ防止が実現する。
したがって、構造的に、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コスト化が図れる。ここで、ランド22aの実質的な平面的広がりとは、はんだ51が必ず濡れ広がることを意図して提供されている、配線パターン22上の領域を意味している。
なお、この実施形態では、堰き止め樹脂パターン52を設けるものの、この堰き止めパターン52より外の領域に、さらに樹脂パターンを延設するには及ばないので、例えば絶縁層12との密着性劣化のおそれはほとんどなく、問題となるような構造的な信頼性劣化は生じない。
この実施形態を、図1、図8に示した実施形態と比較すると、図1、図8では、配線パターン22における複数のランド22aそれぞれの実質的な平面的広がりが、配線パターン22自体の広がりによって限定されていると言える。図9に示す実施形態では、この目的で堰き止め樹脂パターン52を設けて、はんだ51の広がり制御をより確実化している。また、堰き止め樹脂パターン52を設けることにより、ランド22aからの引き出しパターンの方向および太さについての限定がほぼ不要になる。
本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図1に示した部品内蔵配線板に使用の半導体素子41を模式的に、やや詳細に示す下面図および断面図。 図1中に示した配線層22の一部構成を模式的に示す平面図。 図1に示した部品内蔵配線板に使用の半導体素子41についてその製造過程例を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図およびそのうちの配線層22の一部構成を模式的に示す平面図。 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図およびそのうちの配線層22の一部構成を模式的に示す平面図。
符号の説明
1…配線板素材、2…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン)、22a…実装用ランド、22A…金属箔(銅箔)、23…配線層(配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(配線パターン)、26…配線層(配線パターン)、26A…金属箔(銅箔)、31,31a,32,34,35…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、41…半導体素子(ウエハレベル・チップスケールパッケージによる電気/電子部品)、41a…表面実装用端子、41b…再配線層、41c…端子パッド、41d,41e…絶縁層、41w…半導体ウエハ、51…はんだ、51A…クリームはんだ、61,62…はんだレジスト、71,72…開口部、81…部品用開口部、82…貫通孔、141…チップ抵抗(電気/電子部品)、141a…端子。

Claims (9)

  1. 第1の絶縁層と、
    前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
    前記第2の絶縁層に埋設された、2つ以上の端子を有する電気/電子部品と、
    前記電気/電子部品を実装するための複数のランドと該複数のランドからの延設パターンとを有し、該複数のランドと該延設パターンの方向および太さとを要素とする平面図形が180度点対称図形であり、かつ、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられている配線パターンと、
    前記配線パターンの前記複数のランドと前記電気/電子部品の前記2つ以上の端子とを電気的・機械的に接続するはんだと
    を具備することを特徴とする部品内蔵配線板。
  2. 第1の絶縁層と、
    前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
    前記第2の絶縁層に埋設された、2つ以上の端子を有する電気/電子部品と、
    前記電気/電子部品を実装するための複数のランドを含み、該複数のランドそれぞれの実質的な平面的広がりが実線状部分を含む樹脂パターンによって限定されており、該複数のランドの実質的な平面的広がりからなる平面図形が180度点対称図形であり、かつ、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられている配線パターンと、
    前記配線パターンの前記複数のランドと前記電気/電子部品の前記2つ以上の端子とを電気的・機械的に接続するはんだと
    を具備することを特徴とする部品内蔵配線板。
  3. 前記配線パターンにおける前記複数のランドそれぞれの実質的な平面的広がりが、該配線パターン自体の広がりによって限定されていることを特徴とする請求項1記載の部品内蔵配線板。
  4. 前記配線パターンの前記複数のランドのうちの少なくも一部が、島状パターンであってパターンとしての配線引き出しがなく、
    前記第1の絶縁層の前記配線パターンがある側とは反対の側に設けられた第2の配線パターンと、
    前記第1の絶縁層を貫通して前記少なくとも一部の前記ランドの面と前記第2の配線パターンの面との間に挟設された層間接続体と
    をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
  5. 前記電気/電子部品が、端子パッドを有する半導体チップと、前記2つ以上の端子としての、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子であり、
    前記はんだが、前記半導体素子の前記表面実装用端子と前記複数のランドとを電気的に接続する部材であること
    を特徴とする請求項1記載の部品内蔵配線板。
  6. 前記層間接続体が、導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状であることを特徴とする請求項4記載の部品内蔵配線板。
  7. 前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、
    前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の配線パターンと、
    前記第2の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
    をさらに具備することを特徴とする請求項1または2記載の部品内蔵配線板。
  8. 前記半導体素子の前記表面実装用端子が、LGAの端子であることを特徴とする請求項5記載の部品内蔵配線板。
  9. 前記樹脂パターンが、平面形状として枠状に形成されていることを特徴とする請求項2記載の部品内蔵配線板。
JP2008203804A 2008-08-07 2008-08-07 部品内蔵配線板 Pending JP2010040891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008203804A JP2010040891A (ja) 2008-08-07 2008-08-07 部品内蔵配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203804A JP2010040891A (ja) 2008-08-07 2008-08-07 部品内蔵配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013164081A Division JP2013225711A (ja) 2013-08-07 2013-08-07 部品内蔵配線板

Publications (1)

Publication Number Publication Date
JP2010040891A true JP2010040891A (ja) 2010-02-18

Family

ID=42013096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203804A Pending JP2010040891A (ja) 2008-08-07 2008-08-07 部品内蔵配線板

Country Status (1)

Country Link
JP (1) JP2010040891A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015428A (ja) * 2013-07-08 2015-01-22 大日本印刷株式会社 プリント基板及びプリント基板のパターニング方法
CN105142362A (zh) * 2015-08-26 2015-12-09 昆山苏杭电路板有限公司 四层埋置元件印制板加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310582U (ja) * 1986-07-09 1988-01-23
JP2003110121A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法及び光学素子実装用基板
JP2006165003A (ja) * 2004-12-02 2006-06-22 Matsushita Electric Ind Co Ltd プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
JP2006294932A (ja) * 2005-04-12 2006-10-26 Toyota Industries Corp 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板
JP2008010616A (ja) * 2006-06-29 2008-01-17 Dainippon Printing Co Ltd 部品内蔵配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310582U (ja) * 1986-07-09 1988-01-23
JP2003110121A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法及び光学素子実装用基板
JP2006165003A (ja) * 2004-12-02 2006-06-22 Matsushita Electric Ind Co Ltd プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
JP2006294932A (ja) * 2005-04-12 2006-10-26 Toyota Industries Corp 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板
JP2008010616A (ja) * 2006-06-29 2008-01-17 Dainippon Printing Co Ltd 部品内蔵配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015428A (ja) * 2013-07-08 2015-01-22 大日本印刷株式会社 プリント基板及びプリント基板のパターニング方法
CN105142362A (zh) * 2015-08-26 2015-12-09 昆山苏杭电路板有限公司 四层埋置元件印制板加工方法

Similar Documents

Publication Publication Date Title
TWI545998B (zh) Built-in parts wiring board
JP4361826B2 (ja) 半導体装置
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US8810040B2 (en) Wiring substrate including projecting part having electrode pad formed thereon
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP5851079B2 (ja) 部品内蔵配線板
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009111307A (ja) 部品内蔵配線板
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2010040891A (ja) 部品内蔵配線板
JP2019186330A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5649771B2 (ja) 部品内蔵配線板
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013225711A (ja) 部品内蔵配線板
JP6007956B2 (ja) 部品内蔵配線板
TWI420989B (zh) 印刷電路板及其製造方法
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013110441A (ja) 部品内蔵配線板の製造方法
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130820

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130927