JP5851079B2 - 部品内蔵配線板 - Google Patents

部品内蔵配線板 Download PDF

Info

Publication number
JP5851079B2
JP5851079B2 JP2009189320A JP2009189320A JP5851079B2 JP 5851079 B2 JP5851079 B2 JP 5851079B2 JP 2009189320 A JP2009189320 A JP 2009189320A JP 2009189320 A JP2009189320 A JP 2009189320A JP 5851079 B2 JP5851079 B2 JP 5851079B2
Authority
JP
Japan
Prior art keywords
wiring board
metal
insulating layer
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009189320A
Other languages
English (en)
Other versions
JP2010074151A (ja
Inventor
笹岡　賢司
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009189320A priority Critical patent/JP5851079B2/ja
Publication of JP2010074151A publication Critical patent/JP2010074151A/ja
Application granted granted Critical
Publication of JP5851079B2 publication Critical patent/JP5851079B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、複数種の部品が混載で埋設、実装された部品内蔵配線板に関する。
複数種の部品が混載で埋設、実装された部品内蔵配線板の例として、特開２００３−１９７８４９号公報に記載されたものがある。同文献に開示された配線板では、チップコンデンサ（チップキャパシタ）などの受動部品に加えて、半導体チップが埋設の対象部品になっている。半導体チップのような半導体部品が埋設されることにより、部品内蔵配線板としての付加価値は、受動部品のみ有する場合に比較して格段に大きくなる。
配線板中に半導体部品を埋設、実装する場合、配線板自体が、近年は多層板であってもさほどの厚みを有するものでなく、必然的に通常は、例えばベアチップのようなできるだけ厚みのない形態のものを利用することになる。ベアチップを利用する場合、上記文献でも示されているように、配線板の内層配線パターン上にフェースダウンでこれを実装する形態が厚みの節約上、有利である。一般に、配線パターン上にフェースダウンで半導体チップを実装する技術は、フリップチップ接続として知られており、その技術を援用することができる。
フリップチップ接続は、配線パターンによるランドに対して、半導体チップ上に形成された、微細ピッチの接続パッドを位置合わせする技術を含んでおり、位置精度の確保上、配線パターンを有するワークのサイズをあまり大きくすることはできない。一方、配線パターンに対して、チップコンデンサなどの受動部品を実装する技術は、部品と配線パターンとの接続部材としてはんだや導電性接着剤を利用する、いわゆる表面実装技術である。この場合の配線パターンに対する部品の位置合わせ精度は、フリップチップ接続の場合より粗くて済み、したがって、生産性を考慮して、比較的大きなワークにも対応した生産設備を利用可能になっている。
配線板中に、受動部品および半導体部品のような複数種の部品が混載で埋設、実装される部品内蔵配線板では、ゆえに、受動部品の実装のためには表面実装技術が、半導体チップの実装ためにはフリップチップ接続技術が、それぞれ利用されることになる。したがって、性質の異なる２つの工程が必要であり、生産性を向上させる上でひとつ課題が生じる。また、フリップチップ接続では、大きなワークに対応することができないということからも生産性向上に不利である。
また、特開２００３−１９７８４９号公報の図１に示されるその構造では、電気部品の配線層への電気的接続にははんだ（または導電性接着剤）が用いられている。その製造方法は、あらかじめ、コアとなる配線板にはんだ（または導電性接着剤）を用いて電気部品を電気的・機械的に接続する。またこれとは別の絶縁樹脂層に穴あけを行いこの穴に導電性組成物を充填し、先に部品実装したコア板と位置合わせ配置して積層・一体化する。
部品内蔵配線板では、この配線板上に別の部品が外部実装されるときや部品内蔵配線板自体が別の配線板に実装されるとき（両者、２次実装ともいう）に、内蔵部品の接続信頼性が損なわれないことが重要である。具体的には、例えば、内蔵部品の接続材料としてはんだが使用される場合、そのはんだの再溶融による接続不良や短絡が発生しないようにする必要がある。
同文献には、このような再溶融を防ぐため融点の高い高温はんだを用いることの記述がある（同文献段落００３４）。ただしはんだの具体的成分は明らかではない。一般的には、高温はんだとして、Ｓｎ−Ｐｂ系のＰｂリッチ材が知られており、Ｐｂ−５Ｓｎ（融点３１４℃から３１０℃）、Ｐｂ−１０Ｓｎ（融点３０２℃から２７５℃）のはんだがあるが、はんだ付け温度として３００℃以上の高温を必要とする。このような高温では、配線板の絶縁板材料として一般的なエポキシ系の樹脂では耐熱性が不足し適用が困難である。
特開２００３−１９７８４９号公報
本発明は、上記した事情を考慮してなされたもので、絶縁板中に部品が埋設、実装された部品内蔵配線板において、複数種の部品が混載で埋設、実装される場合であっても大きな生産性と低コストを実現しかつ信頼性を維持することが可能な部品内蔵配線板を提供することを目的とする。
上記の課題を解決するため、本発明に係る部品内蔵配線板は、第１の絶縁層と、前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、前記第２の絶縁層に埋設され、かつ、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子と、前記第２の絶縁層にさらに埋設された、チップコンデンサ、チップ抵抗、およびチップインダクタからなる群より選択された一種の電気／電子部品と、前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記半導体素子用の第１の実装用ランドと前記電気／電子部品用の第２の実装用ランドとを含む配線パターンと、前記半導体素子の前記表面実装用端子と前記第１の実装用ランドとを電気的に接続する第１の接続部材と、前記電気／電子部品の端子と前記第２の実装用ランドとを電気的に接続する第２の接続部材と、を具備し、前記第１の接続部材および前記第２の接続部材のうちの少なくとも前記第２の接続部材が、硬化された樹脂部と、該樹脂部に含有された融点が２４０℃以下の金属と、該金属の組成金属のひとつである第１の金属が該第１の金属と異なる第２の金属を含む複数元素系相に変化することで融点が２６０℃以上となる性質の前記第１の金属の該複数元素系相により表面が覆われた前記第２の金属の粒子を含有しかつ前記樹脂部中で該複数元素系相が連接し導電性の骨格構造を形成している導電部と、を有し、前記第２の接続部材が、前記樹脂部として、該第２の接続部材の前記金属の前記融点より高い熱硬化温度を有する熱硬化性樹脂を有することを特徴とする。
すなわち、この部品内蔵配線板は、複数種の部品のひとつとして半導体素子を、もうひとつとして、チップコンデンサ、チップ抵抗、およびチップインダクタからなる群より選択された一種の電気／電子部品を、同時に埋設して備えている。ここで、半導体素子は、半導体チップとグリッド状配列の表面実装用端子とを有しており、半導体チップは端子パッドを有している。半導体チップの端子パッドと表面実装用端子とは電気的に接続されている。したがって、半導体素子としては、グリッド状配列の表面実装用端子により配線板に実装され得る。
半導体素子が表面実装用端子を有することにより、これを配線板へ実装するには、チップコンデンサ等と同様に表面実装技術を用い得る。また、表面実装用端子が特にグリッド状配列であること、すなわち面配置であることにより、半導体素子としての平面面積を極力狭くすることが可能になっていて、半導体チップと同様に面積的な内蔵のしやすさが確保されている。したがって、複数種の部品が混載で埋設、実装される場合であっても大きな生産性と低コストを実現した部品内蔵配線板となる。
また、この部品内蔵配線板では、内蔵のチップコンデンサ等を配線パターンに接続する接続部材が、硬化された樹脂部と、該樹脂部に含有された融点が２４０℃以下の金属と、該金属の組成金属のひとつである第１の金属が該第１の金属と異なる第２の金属を含む複数元素系相に変化することで融点が２６０℃以上となる性質の上記第１の金属の該複数元素系相により表面が覆われた上記第２の金属の粒子を含有しかつ樹脂部中で該複数元素系相が連接し導電性の骨格構造を形成している導電部とを有する構成になっている。
このような構成の接続部材では、とりわけ、上記導電部中において複数元素系相が連接して形成された骨格構造がその導電性を担っており、この複数元素系相は、上記第１の金属と第２の金属とを含む相であり、融点が２６０℃以上になるようなものとして選択されている。２６０℃以上として選択することで２次実装時加熱（例えば高くとも２５０℃）での溶融を回避でき、再溶融による接続不良や短絡を防止できる。また、この導電性の骨格構造は硬化された樹脂部中に形成されており、骨格構造の隙間は樹脂により埋められ得る。したがって、接続部材中にボイドが発生し信頼性が損なわれることもない。以上により、部品内蔵配線板としての信頼性が保たれる。
なお、内蔵の半導体素子を配線パターンに接続する接続部材（第１の接続部材）も、上記と同様の材料、構造を有する接続部材とすることができる。ただし、チップコンデンサ等の場合に比較するとその必要性は相対的に小さい。これは、部品と第２の絶縁層との密着性の差にある。チップコンデンサ等の部品は、その端子部分を除くとセラミック材料であることが多く、絶縁層との密着性がより劣る。
これに対し、表面実装用端子を有する半導体素子では、端子周りに樹脂層が配されている場合が多く、第２の絶縁層との密着性はより良好である。密着性が悪いセラミック材料などの場合には、その界面が剥離しやすく、剥離すると２次実装時に再溶融したはんだが侵入しショート不良に至るおそれがある。よって、少なくとも、内蔵のチップコンデンサ等を配線パターンに接続する接続部材（第２の接続部材）について上記のような特別な材料、構造のものを用いる。
本発明によれば、絶縁板中に部品が埋設、実装された部品内蔵配線板において、複数種の部品が混載で埋設、実装される場合であっても大きな生産性と低コストを実現しかつ信頼性を維持することができる。
本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図１に示した部品内蔵配線板に使用の半導体素子４２を模式的に、やや詳細に示す下面図および断面図。 図１に示した部品内蔵配線板に使用の半導体素子４２についてその製造過程例を模式的断面で示す工程図。 図１に示した部品内蔵配線板に使用の接続部材５１の微細な構造を示す説明図。 図４に示した接続部材中の導電部を得るための材料の例を示す表。 図４に示した接続部材を構成する複数元素系相の材料例を示す表。 図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 図７（ｆ）に示す実装工程における温度プロファイルの例を示すグラフ。
本発明の態様として、前記第２の接続部材が、前記樹脂部として、該第２の接続部材の前記金属の前記融点より高い熱硬化温度を有する熱硬化性樹脂を有する。これにより、樹脂部が熱硬化するより前にこれに含有された金属を溶融することができる。先に熱硬化してしまうと、金属が溶融しても樹脂中でその移動が円滑にはいかず融点が２６０℃以上となる複数元素系相の形成が減じられる。これを回避して融点が２６０℃以上となる複数元素系相を意図通り形成させることができる。
また、実施態様として、前記第１の接続部材が、すずを主成分とするはんだである、とすることができる。上記のように、第１の接続部材は、第２の接続部材ほどには制限がないので、よく使われているはんだを使用するものである。その分コスト減にできる。Ｓｎ−３Ａｇ−０．５Ｃｕなどの組成の鉛フリーはんだも利用できる。
また、実施態様として、前記第１の接続部材が、導電性組成物である、とすることもできる。第１の接続部材として導電性組成物を使用しても、半導体素子の表面実装用端子との接続の相性は悪くはない。第２の接続部材については、これに導電性組成物を使用すると、チップコンデンサの端子の表面にＳｎめっきが施されている場合に、導電性組成物に含まれる金属微粒子との間で化学反応（電池効果）が起こり、端子の腐食をもたらす場合がある。第１の接続部材では、半導体素子の表面実装用端子の表面にすずめっき層がないものを選択することで、これを避けることが容易である。
また、実施態様として、前記半導体素子における前記表面実装用端子と前記端子パッドとの前記電気的接続が、前記半導体チップ上に形成された再配線層によりなされている、とすることができる。このような再配線層を用いた場合、半導体素子のうちのパッケージ相当部分をわずかな厚みおよび体積とすることができ、配線板内に内蔵することにより適性を有する。
また、実施態様として、前記半導体素子の前記表面実装用端子が、ＬＧＡの端子である、とすることができる。ＬＧＡを利用した表面実装では、はんだボールなどのバンプを使用せずに配線板に実装することが可能であり、高さ方向のサイズを抑えることができるので、より内蔵することに適性がある。
また、実施態様として、前記半導体素子の前記表面実装用端子が、表層としてＮｉ／Ａｕめっき層を有する、とすることができる。表面実装用端子がこのようなめっき層を表層に有することで、例えば良好なはんだ付けとその接続の高信頼性を得ることができる。
また、実施態様として、前記半導体素子の前記表面実装用端子が、表層としてすずめっき層を有する、とすることができる。より安価であるが、例えば良好なはんだ付けとその接続の高信頼性を得ることができる。
また、実施態様として、前記半導体素子の前記表面実装用端子が、表層としてＣｕである、とすることができる。Ｃｕであっても接続のため例えばはんだ付けが可能であり、またこの場合、半導体素子としての構成がより簡単になる可能性が高く、より廉価に製造ができる。
また、実施態様として、前記第２の接続部材の前記樹脂部が、その材料としてエポキシ変性ポリイミド樹脂である、とすることができる。エポキシ変性ポリイミド樹脂を使用することでその熱硬化温度を例えば２４０℃を少し超える程度とすることができる。これにより、この樹脂部が熱硬化するより前にこれに含有された融点が２４０℃以下の金属を溶融することができる。先に熱硬化してしまうと、融点が２４０℃以下の金属が溶融しても樹脂中でその移動が円滑にはいかず融点が２６０℃以上となる複数元素系相の形成が減じられる。これを回避して融点が２６０℃以上となる複数元素系相を意図通り形成させることができる。
また、実施態様として、融点が２４０℃以下である前記金属が、Ｓｎ−Ｉｎ組成系、Ｓｎ−Ｂｉ組成系、Ｓｎ−Ｚｎ−Ｂｉ組成系、Ｓｎ−Ａｇ−Ｉｎ組成系、Ｓｎ−Ａｇ−Ｃｕ組成系、Ｓｎ−Ａｇ組成系、Ｓｎ−Ｃｕ組成系、およびＳｎ−Ｓｂ組成系、ならびにＳｎからなる群より選択された１種の組成系または金属であり、前記第２の金属が、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、およびＦｅ、ならびにＣｕ−Ｎｉ組成系、Ｃｕ−Ｓｎ組成系、Ａｇ−Ｓｎ組成系、Ｃｕ−Ｚｎ組成系、およびＣｏ−Ｓｂ組成系からなる群より選択された１種以上の金属または組成系である、とすることができる。
これによれば、複数元素系相を、ＣｕｘＳｎｙ（融点：６４０．４℃）、ＣｏｘＳｎｙ（同：５２５℃）、ＣｕｘＺｎｙ（同：５９８．８℃）、ＣｕｘＳｂｙ（同：５８６℃）、ＣｏｘＳｂｙ（同：７７０℃）、ＮｉｘＢｉｙ（同：４６９℃）、ＡｇｘＳｎｙ（同：４８０℃）、ＦｅｘＳｎｙ（同：４９６．６℃）、ＡｇｘＣｕｙＳｎｚ（同：５１５℃）、またはＡｕｘＳｎｙ（同：２７８℃）とすることができる。したがって、融点が２６０℃以上の複数元素系相を実現できる。
また、実施態様として、前記第２の接続部材の前記導電部の前記複数元素系相が、ＣｕｘＳｎｙ、ＣｏｘＳｎｙ、ＣｕｘＺｎｙ、ＣｕｘＳｂｙ、ＣｏｘＳｂｙ、ＮｉｘＢｉｙ、ＡｇｘＳｎｙ、ＦｅｘＳｎｙ、ＡｇｘＣｕｙＳｎｚ、およびＡｕｘＳｎｙからなる群から選択された１種以上による相である、とすることができる。これらは上記のように、融点が２６０℃以上である相の例示である。
また、実施態様として、融点が２４０℃以下である前記金属が、Ｓｎと、Ａｇ、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第１の合金と、Ｓｎと、Ａｇと、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第２の合金とを有し、前記第２の金属が、Ｃｕと、Ａｇ、Ｂｉ、Ｉｎ、およびＳｎからなる群より選択された１種以上とを含む合金である、とすることができる。これは、融点が２４０℃以下である金属として、２種の合金を用いている態様である。融点としてより低温化できる、つまりより低い温度での接続工程を実現できる可能性がある。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層１１（第１の絶縁層）、同１２、同１３、同１４、同１５（１２、１３、１４、１５で第２の絶縁層）、配線層（配線パターン）２１、同２２、同２３、同２４、同２５、同２６（＝合計６層）、層間接続体３１、同３２、同３４、同３５、スルーホール導電体３３、チップ部品４１（電気／電子部品）、半導体素子（ウエハレベル・チップスケールパッケージによる）４２、接続部材５１、接続部材（はんだ）５２、はんだレジスト６１、６２を有する。
すなわち、この配線板は、内蔵部品として、互いに異種の部品であるチップ部品４１と半導体素子４２とを有する。チップ部品４１は、いわゆる表面実装用のチップ部品であり、ここでは例えばチップコンデンサ（あるいはチップ抵抗、チップインダクタ）である。その平面的な大きさは例えば０．６ｍｍ×０．３ｍｍである。両端に端子４１ａを有し、その下側が配線層２２による実装用ランドに対向位置している。チップ部品４１の端子４１ａと実装用ランドとは接続部材５１（特徴を後述）により電気的・機械的に接続されている。
半導体素子４２は、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子４２ａとを少なくとも備えている。その構造例および製造工程例については詳細を後述する（図２、図３）。表面実装用端子４２ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。これにより、半導体素子４２は、表面実装技術により、配線層２２による実装用ランドに接続部材（はんだ）５２を介して実装することができる。
部品内蔵配線板としてのほかの構造について述べると、配線層２１、２６は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２６のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。ランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。
また、配線層２２、２３、２４、２５は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、配線層２４と配線層２５との間に絶縁層１４が、配線層２５と配線層２６との間に絶縁層１５が、それぞれ位置しこれらの配線層２１〜２６を隔てている。各配線層２１〜２６は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
各絶縁層１１〜１５は、絶縁層１３を除き例えばそれぞれ厚さ１００μｍ、絶縁層１３のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１３は、内蔵されたチップ部品４１および半導体素子４２に相当する位置部分が開口部となっており、チップ部品４１および半導体素子４２を埋設するための空間を提供する。絶縁層１２、１４は、内蔵されたチップ部品４１および半導体素子４２のための絶縁層１３の上記開口部および絶縁層１３のスルーホール導電体３３内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、絶縁層１３を貫通して設けられたスルーホール導電体３３により導通し得る。配線層２４と配線層２５とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間接続体３４により導通し得る。配線層２５と配線層２６とは、それらのパターンの面の間に挟設されかつ絶縁層１５を貫通する層間接続体３５により導通し得る。
層間接続体３１、３２、３４、３５は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。
以上、本実施形態に係る部品内蔵配線板の構造をひと通り述べた。次に、この部品内蔵配線板に使用の半導体素子４２についてその構成を、図２を参照してやや詳細に説明する。図２は、図１に示した部品内蔵配線板に使用の半導体素子４２を模式的に、やや詳細に示す下面図（図２（ａ））および断面図（図２（ｂ））である。図２（ａ）におけるＡ−Ａａ位置における矢視方向断面が、図２（ｂ）である。図２において、図１中に示した構成要素と同一のものには同一符号を付している。
図２（ａ）に示すように、この半導体素子４２は、表面実装用端子４２ａがグリッド状に配置されている。端子４２ａの配置ピッチは、例えば０．２ｍｍないし１．０ｍｍである。端子４２ａが配置された面の中央付近は、半導体素子４２として必要な端子数が少ない場合は、端子４２ａが配置されない態様とすることもできる。
この半導体素子４２は、配線板中に内蔵のため実装される前の形態として、端子４２ａ上にはんだボールのない、いわゆるＬＧＡ（land grid array）の形態である。このようなはんだボールのない構成とすることで高さ方向の実装サイズを抑制し、より内蔵への適性を向上させている。内蔵される配線板の厚さが許せば、端子４２ａ上にはんだボールが搭載されたいわゆるＢＧＡ（ball grid array）も利用できる。
半導体素子４２の断面方向には、図２（ｂ）に示すように、表面実装用端子４２ａが、絶縁層４２ｅ上に、かつ、絶縁層４２ｅを貫通する部分を介して再配線層４２ｂに接触するように形成されている。さらに、再配線層４２ｂは、絶縁層４２ｅと半導体チップとの間に設けられた絶縁層４２ｄ上に、かつ、絶縁層４２ｄを貫通する部分を介して半導体チップ上の端子パッド４２ｃに接触するように形成されている。
端子パッド４２ｃは、通常、半導体チップの各辺に沿って一列に列設されているので、その配置ピッチは比較上狭い。すなわち、その配置ピッチと、グリッド状に配置され、配置ピッチが比較上広くなっている表面実装用端子４２ａの配置ピッチとの導通を仲介するために、再配線層４２ｂが設けられる。このような構成により、この半導体素子４２は表面実装可能な形態であるにもかかわらず、平面的には半導体チップと同じ面積であり、厚さ方向にも半導体チップそのものよりわずかに厚い程度の大きさとなっている。なお、半導体素子４２としてより薄くするために、半導体チップの裏面を、研削工程を設けて研削しておくようにしてもよい。例えば、総厚を０．３ｍｍ程度以下としておくことができる。
次に、このような半導体素子４２の製造工程例について図３を参照して説明する。図３は、図１に示した部品内蔵配線板に使用の半導体素子４２についてその製造過程例を模式的断面で示す工程図である。図３において、すでに説明の図中に示した構成要素と同一のものには同一符号を付している。
まず、図３（ａ）に示すように、半導体ウエハ４２ｗであってその面上に複数の半導体デバイスがすでに形成されたものを用意する。半導体ウエハ４２ｗの面上には、それぞれの半導体デバイスの外部接続部として端子パッド４２ｃが形成されている。端子パッド４２ｃは、通常、ワイヤボンディングを行なうのに必要な面積を有しており、かつワイヤボンディングを行うのに支障のない程度の配置ピッチを有して各半導体デバイスの四辺に沿って設けられている。この配置ピッチは、一般的な表面実装を行う端子の配置ピッチより狭い。
次に、図３（ｂ）に示すように、パッド４２ｃを覆うように半導体ウエハ４２ｗ上全面に絶縁層４２ｄを形成する。形成方法は、周知の方法を用いてよいが、例えば、半導体ウエハ４２ｗ上に絶縁材料であるポリイミドを滴下してスピンコートし厚さ例えば１μｍ程度に形成することができる。
次に、図３（ｃ）に示すように、パッド４２ｃ上の絶縁層４２ｄを選択的にエッチング除去し絶縁層４２ｄに、パッド４２ｃに通じる開口部７１を形成する。選択的にエッチングするには、フォトリソグラフィなどの周知の方法を適用することができる。なお、図３（ｂ）および図３（ｃ）に示す方法に代えて、パッド４２ｃ上を除き選択的に絶縁層４２ｄを形成する方法を用いてもよい。選択的に絶縁層４２ｄを形成するのも同様に周知の方法により行なうことができる。
開口部７１を形成したら、次に、図３（ｄ）に示すように、開口部７１内を充填しかつ必要なパターンを有するように導電材料で再配線層４２ｂを絶縁層４２ｄ上に形成する。再配線層４２ｂは、材料として例えばＡｌやＡｕ、Ｃｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。パターン化のためには、使用する材料を考慮の上、絶縁層４２ｄ上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層４２ｄ上に所定パターンのレジストマスクを形成しさらに再配線層４２ｂとなる層を形成するかして行うことができる。再配線層４２ｂの厚さは例えば１μｍ程度とすることができる。
再配線層４２ｂを形成したら、次に、図３（ｅ）に示すように、再配線層４２ｂ上を覆って絶縁層４２ｅを形成し、さらに絶縁層４２ｅを選択的にエッチング除去して絶縁層４２ｅに再配線層４２ｂに通じる開口部７２を形成する。この図３（ｅ）に示す工程は、絶縁層４２ｄの形成およびその加工の工程である図３（ｂ）、図３（ｃ）と同様の要領により行うことができる。絶縁層４２ｅを選択的に形成する方法を選択した場合も同様である。
開口部７２を形成したら、次に、図３（ｆ）に示すように、開口部７２内を充填しかつ絶縁層４２ｅ上の所定の配置位置を占めるように表面実装用端子４２ａを導電材料で形成する。この導電材料には、例えばＡｌやＡｕ、Ｃｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。選択的に形成するには、使用する材料を考慮の上、絶縁層４２ｅ上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層４２ｄ上に所定パターンのレジストマスクを形成しさらに表面実装用端子４２ａとなる層を形成するかして行なうことができる。表面実装用端子４２ａの層は、その厚さを例えば１μｍ程度とすることができる。
表面実装用端子４２ａは、さらに、その導電材料がＣｕやＡｌであればその表層をＮｉ／Ａｕのめっき層、またはＳｎ（すず）のめっき層で覆うように処理を加えてもよい。このようなめっきを施すには例えば無電解めっき工程を用いることができる。所定材料のめっき層を有することにより、配線板内への内蔵のための表面実装において良好なはんだ付けとその接続信頼性を得ることができる。
表面実装用端子４２ａが形成されたら、最後に、図３（ｇ）に示すように、半導体ウエハ４２ｗをダイシングし個々の半導体素子４２を得る。このようにして得られた半導体素子４２は、表面実装用端子４２ａにより、すでに述べたようにチップ部品と同様に表面実装工程に供することができる。
なお、図３においては、ダイシングする前のウエハ４２ｗを用いて表面実装用端子４２ａを形成する方法を説明したが、これは、より生産性を上げて形成する例を示したものであり、当然ながらダイシングしたあとの個々の半導体チップに対して同様の方法で表面実装用端子４２ａを形成することもできる。
図３に示した製造過程の半導体素子４２の変形例としては、再配線層４２ｂと表面実装用端子４２ａとを同一層として形成する例を挙げることができる。この場合には、再配線として必要なパターンを有するように、かつこのパターンに連絡して表面実装用端子４２ａのパターンを有するように導電材料の層を絶縁層４２ｄ上に形成する。この導電材料の層は、絶縁層４２ｄに形成された開口部７１内を充填している。そして、この導電材料の層のうちの表面実装用端子４２ａの部分を除いて全面を絶縁層４２ｅで覆うように形成する。これによっても、半導体デバイスの端子パッド４２ｃを再配置した表面実装用端子４２ａを有する半導体素子を得ることができる。
次に、図１中に示した接続部材５１の微細な構造について図４を参照して説明する。図４は、図１に示した部品内蔵配線板に使用の接続部材５１の微細な構造を示す説明図である。接続部材５１は、図４（ａ）右側に示すように、微細な構造として、硬化されている樹脂部５０３Ａ中に導電部５０５の骨格構造が形成された構成になっている。この骨格構造はその抜けた部位に樹脂部５０３Ａが満たされ、空隙をもたせないようにしている。
導電部５０５は、さらに詳細には、図４（ｂ）に示す拡大断面図に描かれるように、粒子状の金属の種部５０２Ａとこの表面を覆う複数元素系相５１２とを有し、種部５０２Ａを覆う複数元素系相５１２が互いに連接することによって骨格構造になっている。なお、接続部材５１中には、種部５０２Ａ、複数元素系相５１２のほかに、残留はんだ５０１Ａも多少存在する。複数元素系相５１２は、はんだ粒子５０１（図４（ａ）左側を参照）中の金属と種部５０２Ａ中の金属とによる複数元素系相であり、はんだ粒子５０１の融点が２４０℃以下、複数元素系相５１２の融点が２６０℃以上となるように、はんだ粒子５０１および種部５０２Ａ（種粒子５０２）の材料が選ばれている。
接続部材５１の上記微細構造には、それらの形成過程が関連している。概略的には、図４（ａ）左側に示すように、接続部材５１は、硬化される前の状態として、ペースト状の熱硬化性樹脂５０３中にはんだ粒子５０１と種粒子５０２とが分散された構成を有している（硬化前の接続部材５１Ａ［＝導電性接着性樹脂］）。
このような導電性接着性樹脂を加熱してはんだ粒子５０１を溶解させると、その成分金属と種粒子５０２が含有する金属とが反応して種粒子５０２表面が複数元素系相５１２に変化し、はんだ粒子５０１の溶解に由来して複数元素系相５１２は互いに連接する。複数元素系相５１２が発現するとその融点ははんだ粒子５０１より高いので、上記加熱の温度程度では固相となって骨格構造になる。種粒子５０２のうちの未反応部（中心に近い部位）は、複数元素系相５１２の中に種となって残り種部５０２Ａになる。はんだ粒子５０１のうち複数元素系相５１２への変化に残留した分は凝固して残留はんだ５０１Ａになる。
上記で、はんだ粒子５０１を溶解させる温度では、熱硬化性樹脂５０３は硬化しないようにその材料が選択されている。これにより、はんだ粒子５０１が溶解したときのその移動を妨げずに溶解金属と種粒子５０２との反応が円滑になされるようになっている。このような溶解、反応を生じさせた後に、加熱温度を上げて熱硬化性樹脂５０３を熱硬化させる。この熱硬化により、上記形成された骨格構造を固定化するように骨格構造の隙間に樹脂部５０３Ａが満たされた構造ができあがる。
このような構成の接続部材５１では、とりわけ、上記導電部５０５中において複数元素系相５１２が連接して形成された骨格構造がその導電性を担っており、この複数元素系相５１２は、上記のように、融点が２６０℃以上になっている。２６０℃以上とすることで２次実装時加熱（例えば高くとも２５０℃）での溶融を回避でき、再溶融による接続不良や短絡を防止できる。
また、この導電性の骨格構造は硬化された樹脂部５０３Ａ中に形成されており、骨格構造の隙間はこれにより埋められている。したがって、接続部材５１中にボイドが発生し信頼性が損なわれることがない。さらに、接続部材５１の導電性が導電体による骨格構造によっているので、低抵抗の接続部にすることができる。なお、残留はんだ５０１Ａが２次実装時に再溶融することはあり得るが、複数元素系相５１２へ変化せずに残留した分なのでその量はわずかでありかつ樹脂部５０３Ａ中に閉じ込められているので、信頼性に対する影響は最小限に抑制できる。
ちなみに、半導体素子４２を配線パターン２２によるランドに接続している接続部材（はんだ）５２についても、接続部材５１と同じものを使用してよい。ただし、チップ部品４１の場合に比較するとその必要性は相対的に小さい。これは、各部品と絶縁層１２との密着性の差にある。チップ部品４１は、その端子４１ａの部分を除くとセラミック材料であることが多く、絶縁層１２との密着性がより劣る。
これに対し、表面実装用端子４２ａを有する半導体素子４２では、端子４２ａ周りに樹脂層（この場合絶縁層４２ｅ）が配されていて、絶縁層１２との密着性はより良好である。密着性が悪いセラミック材料などの場合には、その界面が剥離しやすく、剥離すると２次実装時に再溶融したはんだが侵入しショート不良に至るおそれがある。よって、少なくとも、チップコンデンサ等のチップ部品４１をランドに接続する接続部材５１について、上記のような特別な材料、構造のものを用いると信頼性向上に効果的である。
次に、図５は、図４に示した接続部材５１中の導電部５０５を得るための材料の例を示す表であり、図５（ａ）は、硬化前の接続部材５１Ａ中に含まれるはんだ粒子５０１の材料例、図５（ｂ）は、同じく種粒子５０２の材料例である。図５（ａ）に示すように、これらのはんだ粒子５０１では、その融点が２４０℃以下である。はんだ粒子５０１としてこのような融点の金属材料を用いることで、絶縁層１１〜１５が有機材料であってもそれに対する加熱温度としてその耐熱温度までには余裕を持たせることができる。図５（ｂ）に示す組成系または金属は、はんだ粒子５０１の組成金属のひとつと反応してできる複数元素系相が融点として２６０℃以上を有する組成系または金属として選択されている。
次に、図６は、図４に示した接続部材５１を構成する複数元素系相５１２の材料例を示す表であり、図５に示した材料のはんだ粒子５０１と種粒子５０２とから形成され得る複数元素系相を示している。図６に示すように、これらの複数元素系相５１２は、その融点が２６０℃以上となっている。このような複数元素系相５１２により、２次実装時加熱（例えば高くとも２５０℃）で溶融は起こらず、再溶融での接続不良や短絡の発生を効果的に防止できる。
なお、図６に示す複数元素系相におけるｘ、ｙ（、ｚ）の比は、単純な整数比になる場合（＝化学量論的組成；金属間化合物）のみならず、これからはずれて例えばｘの値を固定したときにｙ（、ｚ）が幅をもった値で存在できる場合もある。例えば、合金（固溶体）相の場合や、組成比の異なる２種以上の金属間化合物が混晶している相の場合である。
図６に示す複数元素系相における金属間化合物としては、例えば、Ｃｕ６Ｓｎ５、ＣｕＺｎ３、Ｃｕ２Ｓｂ、Ａｇ３Ｓｎ、ＦｅＳｎ２、ＡｕＳｎ２が知られている。Ｃｕ６Ｓｎ５は、これと組成元素が同じで組成比が異なる異種の金属間化合物であるＣｕ３Ｓｎと混在して形成される場合があり、この混在比に応じて全体としてｘ、ｙの比は単純な整数比ではなくなる。Ｃｕ３Ｓｎは、Ｃｕ６Ｓｎ５と比較してもろい性質があるが、その融点が２６０℃以上であることに変わりはなく、また、導電部５０５の構造が樹脂部５０３Ａにより補強される構造により、その悪影響を小さく留めることができる。
以上説明してきたように、この実施形態に係る部品内蔵配線板は、複数種の部品のひとつとして半導体素子４２を、もうひとつとしてチップ部品４１を、同時に埋設して備えている。ここで、半導体素子４２は、半導体チップとグリッド状配列の表面実装用端子４２ａとを有している。したがって、半導体素子４２を配線板に内蔵のため実装のとき、表面実装技術を適用し得る。よって、複数種の部品の実装に表面実装技術を利用でき、このとき生産性を考慮して比較的大きなワークを使用できる。したがって、大きな生産性と低コストを実現した部品内蔵配線板となる。
また、表面実装用端子４２ａが特にグリッド状配列であること、すなわち面配置であることにより、半導体素子４２としての平面面積を極力小さくするが可能である。さらに、表面実装用端子４２ａと半導体チップ上の端子パッド４２ｃとの電気的接続が、半導体チップ上に形成された再配線層４２ｂによってなされているので、半導体素子４２としての厚みも半導体チップそのものと比較してさほど厚くならない。すなわち、半導体素子４２の面積および厚みという観点で、半導体チップと同様の内蔵のしやすさが確保されている。一方、半導体チップを内蔵する場合に必要なフリップチップ接続ほどに高精度な位置合わせ工程を必要とするわけではない。よってこれも生産性の向上と低コスト化に寄与する。
なお、内蔵、埋設する半導体素子４２として、上記説明のようなウエハレベル・チップスケールパッケージのものでなく、ほかのパッケージ品（例えば半導体チップと表面実装用素子４２ａとの間にインターポーズ基板を有する形態）とすることも可能である。この場合は、素子としての面積および厚みが、ウエハレベル・チップスケールパッケージのものより必然的に大きくなるが、部品内蔵に供する基板側の仕様次第では対応できる。この場合も、表面実装技術を、半導体素子４２に適用し得る利点は維持される。
また、この部品内蔵配線板では、内蔵のチップ部品４１を配線層２２に接続する接続部材５１が、硬化された樹脂部５０３Ａと、この樹脂部５０３Ａ中に含まれた融点が２４０℃以下の残留はんだ５０１Ａとを有し、さらに次のような導電部５０５を有している。すなわち、導電部５０５は、残留はんだ５０１Ａの組成金属のひとつである金属が別の金属（種部５０２Ａの金属）と反応してできた融点が２６０℃以上の複数元素系相５１２と、この複数元素系相５１２により表面が覆われた上記別の金属の粒子（種部５０２Ａ）とを含有している。さらに、導電部５０５は、樹脂部５０３Ａ中で複数元素系相５１２が連接し導電性の骨格構造になっている。
このような構成の接続部材５１では、とりわけ、上記導電部５０５中の、複数元素系相５１２が連接して形成された骨格構造がその導電性を担っており、この複数元素系相５１２は、融点が２６０℃以上になるようなものとして選択されている。２６０℃以上として選択することで２次実装時加熱（例えば高くとも２５０℃）での溶融を回避でき、再溶融による接続不良や短絡を防止できる。
また、この導電性の骨格構造は硬化された樹脂部５０３Ａ中に形成されており、骨格構造の隙間は樹脂部５０３Ａにより埋められている。したがって、接続部材５１中にボイドが発生し信頼性が損なわれることもない。さらに、この接続部材５１は、例えば銀ペーストのような導電性組成物とは異なり、端子４１ａの表層がすず層である場合にも電池効果による腐食をもたらさない。以上により、部品内蔵配線板としての信頼性が保たれる。さらに、接続部材５１の導電性が導電体による骨格構造によっているので、低抵抗の接続部にすることができる。
次に、図１に示した部品内蔵配線板の製造工程を図７ないし図９を参照して説明する。図７ないし図９は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図７から説明する。図７は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図７（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１の印刷後これを乾燥させて硬化させる。
次に、図７（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。）。続いて、図７（ｃ）に示すように、プリプレグ１１Ａ上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１と電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる。
次に、図７（ｄ）に示すように、片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランドを含む配線パターン２２に加工する。そして、加工により得られた実装用ランド上に、図７（ｅ）に示すように、硬化前の接続部材５１Ａおよびクリームはんだ５２Ａを適用する。硬化前の接続部材５１Ａは、例えばスクリーン印刷を用いてランド上に適用することができる。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。このスクリーン印刷のあと、クリームはんだ５２Ａを例えばディスペンサを用いてランド上に適用する。なお、硬化前の接続部材５１Ａも、スクリーン印刷に代えてディスペンサで適用することもできる。
クリームはんだ５２Ａは、これらに代えて硬化前の導電性組成物（例えば銀ペースト）を使用するようにしてもよい。導電性組成物とすると硬化後の耐熱性が高く、完成された後の配線板としての部品実装時に加わる熱で接続不良が発生するのを効果的に防止できる。なお、半導体素子４２では、その表面実装用端子４２ａの表面にすずめっき層がないものを選択することが比較的容易であり、これにより銀ペーストを使用しても電池効果による腐食を避けることができる。
続いて、チップ部品４１および半導体素子４２を硬化前の接続部材５１Ａまたはクリームはんだ５２Ａを介して実装用ランド上にそれぞれ例えばマウンタで載置する。
硬化前の接続部材５１Ａとして、ここでは、例えば硬化温度２４０℃の例えばエポキシ変性ポリイミド樹脂たる熱硬化性樹脂５０３（図４を参照）中に、例えば、はんだ粒子５０１（図４を参照）たるＳｎ−３Ａｇ−０．５Ｃｕ（融点２１７℃）の組成の粒子、および種粒子５０２（図４を参照）たるＣｕ粒子が分散されたものを用いる。その組成比としては、例えば、ＣｕをＳｎ−３Ａｇ−０．５Ｃｕとの全体に対して３０ｗｔ％、ＣｕおよびＳｎ−３Ａｇ−０．５Ｃｕを熱硬化性樹脂５０３との全体に対して７５ｗｔ％とすることができる。なお、組成がＳｎ−３Ａｇ−０．５Ｃｕのはんだ粒子５０１は、その粒径として例えば１０μｍないし２０μｍ、Ｃｕの種粒子５０２は、その粒径として例えば３μｍないし４０μｍとすることができる。
硬化前の接続部材５１Ａには、はんだ粒子５０１を加熱、溶解させたときにこれを活性化させる性質を有するフラックス成分を含ませておくことができる。このような接続部材５１Ａによれば、フラックスを適用する工程を別途行う必要がなくなり、生産性を向上させる上で好ましい。
チップ部品４１、半導体素子４２が接続部材５１Ａまたはクリームはんだ５２Ａを介して実装用ランド上に載置されたら、次に、接続部材５１Ａ中に分散されたはんだ粒子５０１を溶融させるべく加熱（例えば２２５℃程度）を行う。この加熱では、接続部材５１Ａ中の熱硬化性樹脂５０３を硬化させることなく、はんだ粒子５０１が有する金属と種粒子５０２が有する金属との反応により複数元素系相５１２（図４を参照）を生成させる。この反応時には熱硬化性樹脂５０３が硬化していないので、樹脂５０３中で金属の移動は妨げられず反応は円滑に進む。複数元素系相５１２は２２５℃程度の温度で固相として発現する。この固相は、互いに連接して骨格構造を形成する。
なお、クリームはんだ５２Ａについては、例えばこれをはんだ粒子５０１と同様のＳｎ−３Ａｇ−０．５Ｃｕのはんだ粒子をフラックス中に分散させた構成のものとすることができる。これによれば、上記の例えば２２５℃の加熱でリフローさせることができる。
複数元素系相５１２を生成させる加熱に続いて、次に、多少加熱温度を上昇させ（例えば２５０℃）、熱硬化性樹脂５０３を熱硬化させる。これにより、上記骨格構造による導電部５０５（図４を参照）の隙間を埋めるような硬化された樹脂部５０３Ａ（図４を参照）が形成され、結果、接続部材５１になる（図７（ｆ）中に示す）。
以上説明の、２段階の加熱工程での温度プロファイルは例えば図１０に示すように設定することができる。図１０は、図７（ｆ）に示す実装工程における温度プロファイルの例を示すグラフである。図１０に示すように、徐々に加熱して２２５℃程度に達したときに一旦この温度を数十秒間保つ。その後温度を２５０℃に上げてこの温度状態を数十秒間保つ。このように２段階の温度保持を要する点は、はんだ粒子を溶融させる加熱工程のみを有する一般のクリームはんだのリフロー工程と異なる点である。
以上により、図７（ｆ）に示すように、接続部材５１、５２を介してチップ部品４１および半導体素子４２が配線層２２の実装用ランド上に接続された状態の配線板素材１が得られる。この配線板素材１を用いる後の工程については図９で述べる。
次に、図８を参照して説明する。図８は、図１中に示した各構成のうち絶縁層１３および同１２を中心とした部分の製造工程を示している。まず、図８（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２３Ａ、２４Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１３を用意し、その所定位置にスルーホール導電体を形成するための貫通孔８３をあけ、かつ内蔵するチップ部品４１および半導体素子４２に相当する部分に部品用開口部８１、８２を形成する。
次に、無電解めっきおよび電解めっきを行い、図８（ｂ）に示すように、貫通孔８３の内壁にスルーホール導電体３３を形成する。このとき開口部８１、８２の内壁にも導電体が形成される。さらに、図８（ｃ）に示すように、金属箔２３Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２３、２４を形成する。配線層２３、２４のパターニング形成により、開口部８１、８２の内壁に形成された導電体も除去される。
次に、図８（ｄ）に示すように、配線層２３上の所定の位置に層間接続体３２となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図８（ｅ）に示すように、絶縁層１２とすべきＦＲ−４のプリプレグ１２Ａ（公称厚さ例えば１００μｍ）を配線層２３側にプレス機を用い積層する。プリプレグ１２Ａには、絶縁層１３と同様の、内蔵するチップ部品４１および半導体素子４２に相当する部分の開口部をあらかじめ設けておく。
図８（ｅ）の積層工程では、層間接続体３２の頭部をプリプレグ１２Ａに貫通させる。なお、図８（ｅ）における層間接続体３２の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材２とする。
以上の図８に示した工程は、以下のような手順とすることも可能である。図８（ａ）の段階では、貫通孔８３のみ形成し内蔵部品用の開口部８１、８２を形成せずに続く図８（ｂ）から図８（ｄ）までの工程を行う。次に、図８（ｅ）に相当する工程として、プリプレグ１２Ａ（開口のないもの）の積層を行う。そして、絶縁層１３およびプリプレグ１２Ａに部品内蔵用の開口部を同時に形成する、という工程である。
次に、図９を参照して説明する。図９は、上記で得られた配線板素材１、２などを積層する配置関係を示す図である。ここで、図示上側の配線板素材３は、下側の配線板素材１と同様な工程を適用し、かつそのあと層間接続体３４およびプリプレグ１４Ａを、図示中間の配線板素材２における層間接続体３２およびプリプレグ１２Ａと同様にして形成し得られたものである。
ただし、配線板素材３は、部品（チップ部品４１および半導体素子４２）およびこれを接続するための部位（実装用ランド）のない構成であり、さらにプリプレグ１４Ａにはチップ部品４１用の開口部、半導体素子４２用の開口部を設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである。
図９に示すような配置で各配線板素材１、２、３を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ１２Ａ、１４Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１４Ａの流動性により、チップ部品４１および半導体素子４２の周りの空間およびスルーホール導電体３３内部の空間にはプリプレグ１２Ａ、１４Ａが変形進入し空隙は発生しない。また、配線層２２、２４は、層間接続体３２、３４にそれぞれ電気的に接続される。
このプレス工程において、半導体素子４２に加わるプレス力を緩和しその破壊などの不良発生を抑止するには、チップ部品４１の高さに比べて半導体素子４２の高さをやや低くしておくようにすると好ましい。多くのアプリケーションで半導体素子４２の数は少なく（例えば１個）、かつこれを取り巻くようにチップ部品４１が配置されることが多いからである。このように取り囲んで配置されたチップ部品４１がよりプレス力を負担して半導体素子４２に加わるプレス力は小さくなる。
図９に示す積層工程の後、上下両面の金属箔２６Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。
変形例として、中間の絶縁層１３に設けられたスルーホール導電体３３については、層間接続体３１や同３２と同様なものとする構成も当然ながらあり得る。また、層間接続体３１、３２、３４、３５について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層２１、２６は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材１、３の段階で（例えば図７（ｄ）の段階で）形成するようにしてもよい。
また、図９に示した積層工程において、配線板素材１、２については、プリプレグ１２Ａおよび層間接続体３２の部分を配線板素材２の側ではなく配線板素材１の側に設けておくようにしてもよい。すなわち、層間接続体３２の形成およびプリプレグ１２Ａの積層を、配線板素材１の配線層２２上（絶縁層１１上）であらかじめ行うようにする。この場合、実装されたチップ部品４１および半導体素子４２が、一見、層間接続体３２をスクリーン印刷で形成するときに干渉要因となるように見えるが、チップ部品４１および半導体素子４２として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ１２Ａの積層工程のときには、チップ部品４１および半導体素子４２の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ１２Ａを積層できる。
以上、本実施形態に係る部品内蔵配線板についてひと通り説明した。上記説明した製造工程では、接続部材５１Ａとして、硬化温度２４０℃の例えばエポキシ変性ポリイミド樹脂たる熱硬化性樹脂５０３中に、はんだ粒子５０１たるＳｎ−３Ａｇ−０．５Ｃｕ（融点２１７℃）の組成の粒子、および種粒子５０２たるＣｕ粒子が分散されたものを用いた。ここで、部品４１の実装工程における温度プロファイルの設定をよりラフ（非高精度）にするには、はんだ粒子５０１の融点と熱硬化性樹脂５０３の硬化温度とをより離すように、接続部材５１Ａの材料として次のようなものを採用することができる。
すなわち、接続部材５１Ａのはんだ粒子５０１として、Ｓｎと、Ａｇ、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第１の合金の粒子と、Ｓｎと、Ａｇと、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第２の合金の粒子とが備えられたものを用いる。種粒子５０２としては、Ｃｕと、Ａｇ、Ｂｉ、Ｉｎ、およびＳｎからなる群より選択された１種以上とを含む合金の粒子とする。熱硬化性樹脂５０３には、上記説明の製造工程と同じ硬化温度２４０℃のエポキシ変性ポリイミド樹脂を用いる。上記３種の合金は、熱硬化性樹脂５０３との全体に対して８０ｗｔ％の含有率とする。
以上の、合金の粒子と熱硬化性樹脂との混合体についてＤＳＣ（示差走査熱量測定）による融点観察を行うと、１００℃ないし２００℃の間に複数の融点があり、さらに、３００℃ないし５００℃の間にも複数の融点があることがわかる。よって、この合金粒子分散の熱硬化性樹脂を用いれば、１００℃ないし２００℃の間に存在する融点により、一般的に言われるはんだづけが可能である。
また、１００℃ないし２００℃に存在する融点での融解を生じしめたあとに生じる凝固組成物について同様にＤＳＣによる融点観察を行うと、１００℃ないし２００℃の間に存在する融点はほとんど消失し（∵融点の高い複数元素系相に変化している）、３００℃以上に融点が残るのみとなることがわかる。この性質から、２次実装での加熱（例えば２５０℃）においてはこの組成物はほぼ溶融はしないことになるので、上記の合金粒子分散の熱硬化性樹脂は、図７に示した接続部材５１Ａと同様に利用できることがわかる。ここで、第１、第２の合金粒子の融点と熱硬化性樹脂５０３の硬化温度とは、図７での説明の場合より離れているので、部品４１の実装工程における温度プロファイルの設定はよりラフで済む。
次に、部品４１の実装工程の温度をより低温化するには、はんだ粒子５０１の融点をより低下させ、かつ、熱硬化性樹脂５０３の硬化温度もより低下させるように、接続部材５１Ａの材料として次のようなものを採用することができる。
すなわち、接続部材５１Ａとして、はんだ粒子５０１がＳｎ−５８Ｂｉ（融点１３８℃）の粒子であり、種粒子５０２がＳｎのめっきされたＣｕ粒子およびＮｉ粒子であり、熱硬化性樹脂５０３が硬化温度１８０℃のエポキシ樹脂であるような、金属粒子分散の熱硬化性樹脂を用いる。これによれば、第１段階の加熱を例えば１５０℃で行い、次に第２段階の加熱としてこれを例えば１８５℃で行うことができる。
実際にこのような加熱を行って部品４１、４２を実装した後、２次実装を想定して２６０℃の加熱を３回行って信頼性試験を実施したところ、再溶融による問題は生じないことがわかった。この場合の接続部材５１を観察したところ、ＣｕＳｎ合金（融点約６３０℃）およびＮｉＢｉ合金（融点約４６９℃）が生じていることがわかった。
１…配線板素材、２…配線板素材、３…配線板素材、１１…絶縁層、１１Ａ…プリプレグ、１２…絶縁層、１２Ａ…プリプレグ、１３…絶縁層、１４…絶縁層、１４Ａ…プリプレグ、１５…絶縁層、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２２…配線層（配線パターン）、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、２５…配線層（配線パターン）、２６…配線層（配線パターン）、２６Ａ…金属箔（銅箔）、３１、３２、３４、３５…層間接続体（導電性組成物印刷による導電性バンプ）、３３…スルーホール導電体、４１…チップ部品（電気／電子部品）、４１ａ…端子、４２…半導体素子（ウエハレベル・チップスケールパッケージによる）、４２ａ…表面実装用端子、４２ｂ…再配線層、４２ｃ…端子パッド、４２ｄ、４２ｅ…絶縁層、４２ｗ…半導体ウエハ、５１…接続部材、５２…接続部材（はんだまたは導電性組成物）、５１Ａ…硬化前の接続部材、５２Ａ…クリームはんだまたは硬化前導電性組成物、６１、６２…はんだレジスト、７１、７２…開口部、８１、８２…部品用開口部、８３…貫通孔、５０１…はんだ粒子、５０１Ａ…残留はんだ、５０２…種粒子、５０２Ａ…種部、５０３…熱硬化性樹脂、５０３Ａ…樹脂部（硬化後熱硬化性樹脂）、５０５…導電部、５１２…複数元素系相。

Claims (12)

  1. 第１の絶縁層と、
    前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、
    前記第２の絶縁層に埋設され、かつ、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子と、
    前記第２の絶縁層にさらに埋設された、チップコンデンサ、チップ抵抗、およびチップインダクタからなる群より選択された一種の電気／電子部品と、
    前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記半導体素子用の第１の実装用ランドと前記電気／電子部品用の第２の実装用ランドとを含む配線パターンと、
    前記半導体素子の前記表面実装用端子と前記第１の実装用ランドとを電気的に接続する第１の接続部材と、
    前記電気／電子部品の端子と前記第２の実装用ランドとを電気的に接続する第２の接続部材と、を具備し、
    前記第１の接続部材および前記第２の接続部材のうちの少なくとも前記第２の接続部材が、硬化された樹脂部と、該樹脂部に含有された融点が２４０℃以下の金属と、該金属の組成金属のひとつである第１の金属が該第１の金属と異なる第２の金属を含む複数元素系相に変化することで融点が２６０℃以上となる性質の前記第１の金属の該複数元素系相により表面が覆われた前記第２の金属の粒子を含有しかつ前記樹脂部中で該複数元素系相が連接し導電性の骨格構造を形成している導電部と、を有し、
    前記第２の接続部材が、前記樹脂部として、該第２の接続部材の前記金属の前記融点より高い熱硬化温度を有する熱硬化性樹脂を有すること
    を特徴とする部品内蔵配線板。
  2. 前記第１の接続部材が、すずを主成分とするはんだであることを特徴とする請求項１記載の部品内蔵配線板。
  3. 前記第１の接続部材が、導電性組成物であることを特徴とする請求項１記載の部品内蔵配線板。
  4. 前記半導体素子における前記表面実装用端子と前記端子パッドとの前記電気的接続が、前記半導体チップ上に形成された再配線層によりなされていることを特徴とする請求項１記載の部品内蔵配線板。
  5. 前記半導体素子の前記表面実装用端子が、ＬＧＡの端子であることを特徴とする請求項１記載の部品内蔵配線板。
  6. 前記半導体素子の前記表面実装用端子が、表層としてＮｉ／Ａｕめっき層を有することを特徴とする請求項１記載の部品内蔵配線板。
  7. 前記半導体素子の前記表面実装用端子が、表層としてすずめっき層を有することを特徴とする請求項１記載の部品内蔵配線板。
  8. 前記半導体素子の前記表面実装用端子が、表層としてＣｕであることを特徴とする請求項１記載の部品内蔵配線板。
  9. 前記第２の接続部材の前記樹脂部が、その材料としてエポキシ変性ポリイミド樹脂であることを特徴とする請求項１記載の部品内蔵配線板。
  10. 融点が２４０℃以下である前記金属が、Ｓｎ−Ｉｎ組成系、Ｓｎ−Ｂｉ組成系、Ｓｎ−Ｚｎ−Ｂｉ組成系、Ｓｎ−Ａｇ−Ｉｎ組成系、Ｓｎ−Ａｇ−Ｃｕ組成系、Ｓｎ−Ａｇ組成系、Ｓｎ−Ｃｕ組成系、およびＳｎ−Ｓｂ組成系、ならびにＳｎからなる群より選択された１種の組成系または金属であり、
    前記第２の金属が、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、およびＦｅ、ならびにＣｕ−Ｎｉ組成系、Ｃｕ−Ｓｎ組成系、Ａｇ−Ｓｎ組成系、Ｃｕ−Ｚｎ組成系、およびＣｏ−Ｓｂ組成系からなる群より選択された１種以上の金属または組成系であること
    を特徴とする請求項１記載の部品内蔵配線板。
  11. 前記第２の接続部材の前記導電部の前記複数元素系相が、ＣｕｘＳｎｙ、ＣｏｘＳｎｙ、ＣｕｘＺｎｙ、ＣｕｘＳｂｙ、ＣｏｘＳｂｙ、ＮｉｘＢｉｙ、ＡｇｘＳｎｙ、ＦｅｘＳｎｙ、ＡｇｘＣｕｙＳｎｚ、およびＡｕｘＳｎｙからなる群から選択された１種以上による相であることを特徴とする請求項１記載の部品内蔵配線板。
  12. 融点が２４０℃以下である前記金属が、Ｓｎと、Ａｇ、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第１の合金と、Ｓｎと、Ａｇと、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第２の合金とを有し、
    前記第２の金属が、Ｃｕと、Ａｇ、Ｂｉ、Ｉｎ、およびＳｎからなる群より選択された１種以上とを含む合金であること
    を特徴とする請求項１記載の部品内蔵配線板。
JP2009189320A 2008-08-21 2009-08-18 部品内蔵配線板 Expired - Fee Related JP5851079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009189320A JP5851079B2 (ja) 2008-08-21 2009-08-18 部品内蔵配線板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008212453 2008-08-21
JP2008212453 2008-08-21
JP2009189320A JP5851079B2 (ja) 2008-08-21 2009-08-18 部品内蔵配線板

Publications (2)

Publication Number Publication Date
JP2010074151A JP2010074151A (ja) 2010-04-02
JP5851079B2 true JP5851079B2 (ja) 2016-02-03

Family

ID=42205609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189320A Expired - Fee Related JP5851079B2 (ja) 2008-08-21 2009-08-18 部品内蔵配線板

Country Status (1)

Country Link
JP (1) JP5851079B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148601B1 (ko) * 2010-07-05 2012-05-25 삼성전기주식회사 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법
WO2012111711A1 (ja) 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法
JP2012182379A (ja) * 2011-03-02 2012-09-20 Murata Mfg Co Ltd 多層チップ部品およびその製造方法
JP6046406B2 (ja) 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
KR102038407B1 (ko) 2012-02-27 2019-10-30 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈
JP2014146842A (ja) * 2014-05-02 2014-08-14 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
CN110120354B (zh) * 2019-05-06 2024-05-28 珠海零边界集成电路有限公司 智能功率模块的封装方法及智能功率模块
CN114664771A (zh) * 2022-02-14 2022-06-24 致瞻科技(上海)有限公司 新型半导体电容封装结构及其封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003211289A (ja) * 2002-01-21 2003-07-29 Fujitsu Ltd 導電性接合材料、それを用いた接合方法及び電子機器
JP2003282792A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 半導体装置の製造方法、半導体装置、ならびに半導体モジュール
JP4024188B2 (ja) * 2003-07-16 2007-12-19 大日本印刷株式会社 半導体チップ内蔵配線板の製造方法
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP2007281160A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法
JP5130661B2 (ja) * 2006-06-07 2013-01-30 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法。

Also Published As

Publication number Publication date
JP2010074151A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP5851079B2 (ja) 部品内蔵配線板
TWI545998B (zh) Built-in parts wiring board
US7670939B2 (en) Semiconductor chip bump connection apparatus and method
JP2010010671A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009111307A (ja) 部品内蔵配線板
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JP5246038B2 (ja) 回路基板
JP6007956B2 (ja) 部品内蔵配線板
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010040891A (ja) 部品内蔵配線板
JP5649771B2 (ja) 部品内蔵配線板
JP5895981B2 (ja) 電子モジュール
US20240234278A9 (en) Interconnect substrate, method of making the same, and semiconductor apparatus
US20240136265A1 (en) Interconnect substrate, method of making the same, and semiconductor apparatus
JP5818296B2 (ja) 電子モジュール、電子モジュールの製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013110441A (ja) 部品内蔵配線板の製造方法
JP6079329B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151202

R150 Certificate of patent or registration of utility model

Ref document number: 5851079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees