JP5895981B2 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP5895981B2
JP5895981B2 JP2014150654A JP2014150654A JP5895981B2 JP 5895981 B2 JP5895981 B2 JP 5895981B2 JP 2014150654 A JP2014150654 A JP 2014150654A JP 2014150654 A JP2014150654 A JP 2014150654A JP 5895981 B2 JP5895981 B2 JP 5895981B2
Authority
JP
Japan
Prior art keywords
wiring pattern
electronic module
composition system
melting point
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014150654A
Other languages
English (en)
Other versions
JP2014232881A (ja
Inventor
笹岡　賢司
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014150654A priority Critical patent/JP5895981B2/ja
Publication of JP2014232881A publication Critical patent/JP2014232881A/ja
Application granted granted Critical
Publication of JP5895981B2 publication Critical patent/JP5895981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線板とこれに搭載された部品とを有する電子モジュールに係り、特に、薄型化を目指した構成の電子モジュールに関する。
近年、電子機器の小型化、高機能化に伴い、設計の効率化と高密度実装の要求から、電子機器を構成する電気系部品をモジュール化やＳｉＰ（システムインパッケージ）化する技術が進展している。このようなモジュール化やＳｉＰ化を小型で高性能に実現する基板の従来技術例として、特開２００３−１９７８４９号公報記載のものがある。この基板では、板中の絶縁層内に部品が内蔵され、部品が実装された配線層の外側にさらに別の絶縁層が設けられている。また、配線層への部品の実装には、再溶融を避けるため高温はんだ（または導電性接着剤）を用いることが記載されている。
現状の携帯電話や携帯型端末に代表される携帯型電子機器の分野では、機器の一層の小型化の要求が強く、これに伴い電子モジュールは、さらなる薄型化が求められている。そこで、いかに信頼性高く低コストで電子モジュールを薄型化できるかが重要な視点になっている。
特開２００３−１９７８４９号公報
本発明は、上記した事情を考慮してなされたもので、配線板とこれに搭載された部品とを有する電子モジュールにおいて、信頼性高く低コストでより薄型化を実現することができる電子モジュールを提供することを目的とする。
上記の課題を解決するため、本発明の一態様である電子モジュールは、第１の配線パターンと、前記第１の配線パターンの面上に配置された電気／電子部品と、前記電気／電子部品と前記第１の配線パターンとを電気的、機械的に接続する接続部材と、前記電気／電子部品を埋設するように前記第１の配線パターンの前記電気／電子部品の接続された側の面上に積層され；前記電気／電子部品の前記第１の配線パターンに接続された側とは該電気／電子部品を介して反対の側の位置に、該電気／電子部品に対向して補強材を含有する絶縁層と、前記絶縁層の前記第１の配線パターンが設けられた側の面上とは反対の側の面上に設けられた第２の配線パターンと、を具備し、前記接続部材が、融点が２６０℃以上の複数元素系相により表面が覆われた第１の金属の粒子と、融点が１９０℃以上でかつ２４０℃以下の低融点金属とを含有し、前記複数元素系相が、前記低融点金属の一組成である、融点が２４０℃以下の第２の金属と前記第１の金属との組成系相であり；前記第１の金属の粒子の各表面の前記複数元素系相が互いに連接することにより導電性の骨格構造を形成し；該骨格構造の間隙を埋める樹脂部をさらに含有していることを特徴とする。
すなわち、この電子モジュールでは、電気／電子部品を埋設している絶縁層が、この電気／電子部品の第１の配線パターンに接続された側とは反対の側の位置に、電気／電子部品に対向して補強材を含有している。したがって、電気／電子部品に加わる曲げの力に補強材が対抗することができる構成であり、電気／電子部品を埋設した絶縁層として剛性が向上する。このような剛性向上により電子モジュールとして薄型化が実現する。
また、この電子モジュールでは、埋設の電気／電子部品を第１の配線パターンに電気的、機械的に接続するための接続部材が、融点が２６０℃以上の複数元素系相により表面が覆われた第１の金属の粒子と、融点が１９０℃以上でかつ２４０℃以下の低融点金属とを含有している。ここで、第１の金属の粒子を覆う複数元素系相は、上記低融点金属の一組成である、融点が２４０℃以下の第２の金属とこの第１の金属との組成系相である。そして、接続部材は、第１の金属の粒子の各表面の複数元素系相が互いに連接することにより導電性の骨格構造を形成している。
このような構成の接続部材は、粒子どうしの圧接ではなく骨格構造がその導電性を担っているので、低抵抗にすることができる。また、上記複数元素系相は、融点が２６０℃以上になるようなものとして選択されており、この電子モジュールの面上に部品実装を行うときの加熱（例えば高くとも２５０℃）でも溶融せず、電子モジュール組み立て時の実用性が高められている。さらに、この導電性の骨格構造は硬化された樹脂部中に形成されており、骨格構造の隙間は樹脂により埋められ得る。したがって、接続部材中にボイドが発生し信頼性が損なわれることもない。加えて、上記のような接続部材を構成するのに、はんだと類似の接続材料を用いることが可能でありコスト的にも有利である。
本発明によれば、配線板とこれに搭載された部品とを有する電子モジュールにおいて、信頼性高く低コストでより薄型化を実現することができる。
本発明の一実施形態に係る電子モジュールの構成を模式的に示す断面図。 図１に示した電子モジュールに使用の接続部材５１、５２の微細な構造を示す説明図。 図２に示した接続部材５１、５２中の導電部５０５を得るための材料の例を示す表。 図２に示した接続部材５１、５２を構成する複数元素系相５１２の材料例を示す表。 図１に示した電子モジュールの製造過程の一部を模式的断面で示す工程図。 図１に示した電子モジュールの製造過程の別の一部を模式的断面で示す工程図。 図１に示した電子モジュールの製造過程のさらに別の一部を模式的断面で示す工程図。 本発明の別の実施形態に係る電子モジュールの構成を模式的に示す断面図。 図８に示した電子モジュールの製造過程の一部を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図。 図１０に示した電子モジュールの製造過程の一部を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図。 図１２に示した電子モジュールの製造過程の一部を模式的断面で示す工程図。
本発明の実施態様として、前記絶縁層が、平面図位置として、前記電気／電子部品が埋め込まれた領域を除き該領域以外の領域に第２の補強材を含有する、とすることができる。絶縁層がこのように第２の補強材を含有することで、電子モジュールとしてさらに高い剛性を持たせることができる。この第２の補強材は、換言すると、電気／電子部品の上に配された補強材とは異なる積層方向水準の位置に設けられたものであり、互いに干渉しない配置になっている。第２の補強材が電気／電子部品の埋設された領域で除かれているのは、積層時に第２の補強材が電気／電子部品にぶつかりダメージを与え信頼性を劣化させるのを防止するためである。
ここで、前記絶縁層の前記補強材と前記第２の補強材との間に設けられた第３の配線パターンをさらに具備する、とすることができる。この場合、配線層をさらに設けて多層化することで、より複雑な導電路を有するモジュールとし付加価値を高められる。
さらにここで、前記絶縁層の一部を貫通して前記第１の配線パターンの面と前記第３の配線パターンの面との間に挟設された、導電性組成物からなりかつ貫通方向に径が変化する柱状の層間接続体をさらに具備する、とすることができる。この層間接続体は、小さな領域に高密度に設けることができ、電子モジュール設計のファイン化に資することができる。
また、実施態様として、前記第１の配線パターンが、前記絶縁層の側に落ち込み位置している、とすることができる。この構造は、例えば、第１の配線パターンを、ダミーとなる基板上に先に形成しておき、その状態で第１の配線パターン上に電気／電子部品を実装し、これを絶縁層などと積層後にダミーの基板を取り除いて得られるものである。電気／電子部品の実装工程がより安定する利点がある。
また、実施態様として、融点が１９０℃以上でかつ２４０℃以下の前記低融点金属が、Ｓｎ−Ｚｎ−Ｂｉ組成系、Ｓｎ−Ａｇ−Ｉｎ組成系、Ｓｎ−Ａｇ−Ｃｕ組成系、Ｓｎ−Ａｇ組成系、Ｓｎ−Ｃｕ組成系、およびＳｎ−Ｓｂ組成系、ならびにＳｎからなる群より選択された１種の組成系または金属であり、前記接続部材が含有する前記第１の金属の粒子が、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、およびＦｅ、ならびにＣｕ−Ｎｉ組成系、Ｃｕ−Ｓｎ組成系、Ａｇ−Ｓｎ組成系、Ｃｕ−Ｚｎ組成系、およびＣｏ−Ｓｂ組成系からなる群より選択された１種以上の金属または組成系の粒子である、とすることができる。
これによれば、複数元素系相として、ＣｕｘＳｎｙ（融点：６４０．４℃）、ＣｏｘＳｎｙ（同：５２５℃）、Ａｇ ｘＳｎｙ（同：４８０℃）、ＦｅｘＳｎｙ（同：４９６．６℃）、ＡｇｘＣｕｙＳｎｚ（同：５１５℃）、またはＡｕｘＳｎｙ（同：２７８℃）などとすることができる。したがって、融点が２６０℃以上の複数元素系相を実現できる。ここで、ｘ、ｙ、ｚは、各元素が複数元素系相を形成可能な正の数である（以下、同じ）。
また、実施態様として、前記接続部材の前記複数元素系相が、ＣｕｘＳｎｙ、ＣｏｘＳｎｙ 、Ａｇ ｘＳｎｙ、ＦｅｘＳｎｙ、ＡｇｘＣｕｙＳｎｚ、およびＡｕｘＳｎｙからなる群から選択された１種以上を含む相である、とすることができる。これらは上記のように、融点が２６０℃以上である相の例示である。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る電子モジュールの構成を模式的に示す断面図である。図１に示すように、この電子モジュールは、絶縁層１１、同１２、同１３、配線層（配線パターン）２１、同２２、同２３、同２４、層間接続体３１、同３３、スルーホール導電体３２、表面実装型受動素子部品（電気／電子部品）４１、同４８、半導体部品（電気／電子部品）４２、同４７、接続部材５１、同５２、接続部材（はんだ）５７、同５８、はんだレジスト６１、６２を有する。絶縁層１１、１２、１３は、それぞれ、絶縁樹脂とこれらを補強する補強材１１ａ、１２ａ、１３ａ（それぞれ例えばガラスクロス）とからなる。
表面実装型受動素子部品４１は、いわゆる表面実装型のチップ部品であり、ここでは例えばチップコンデンサである。その平面的な大きさは例えば０．６ｍｍ×０．３ｍｍであり、両端に端子４１ａを有し、その下側が配線層２１によるランドに対向位置している。部品４１の端子４１ａと配線層２１によるランドとは接続部材５１（詳細を後述）により電気的、機械的に接続されている。なお、板上に実装の表面実装型受動素子部品４８も、その端子４８ａを含め部品４１と同様の部品であるが、その接続部材５８は、その材料が接続部材５１と異なり例えば通常のはんだである。
半導体部品４２は、ウエハレベル・チップスケールパッケージによる半導体素子であり、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子４２ａとを少なくとも備えている。表面実装用端子４２ａは、概略として、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。
表面実装用端子４２ａにより、半導体部品４２は、部品４１と同様に、配線層２１によるランドに、接続部材５１と同様の材料である接続部材５２を介して電気的、機械的に接続されている。なお、板上の半導体部品４７もその端子構造（表面実装用端子４７ａ）は部品４２と同様であるが、その接続部材５７は、その材料が接続部材５２とは異なり例えば通常のはんだである。
表面実装型受動素子部品４１および半導体部品４２は、絶縁層１１、１２、１３内に埋設されている。部品４１、４２を埋設する積層の位置関係として、配線パターン２１の、部品４１および部品４２の接続された面と同じ面上に、絶縁層１１が積層されており、さらに、絶縁層１１上に配線層２２を介して絶縁層１２が積層され、絶縁層１２上に配線層２３を介して絶縁層１３が積層されている。絶縁層１３上には配線パターン２４が設けられている。
絶縁層１３の補強材１３ａは、図示の断面で、表面実装型受動素子部品４１および半導体部品４２に対向するように位置する。対して、絶縁層１１の補強材１１ａおよび絶縁層１２の補強材１２ａは、平面的に見て、表面実装型受動素子部品４１および半導体部品４２が埋設された領域には存在していない。これは、製造工程（積層工程）で補強材１１ａ、１２ａが部品４１、４２にぶつかりダメージを与え信頼性を劣化させるのを防止するためである。
絶縁層１３の補強材１３ａにより、この電子モジュールは、部品４１、４２に加わる曲げの力に対抗することができる構成であり、モジュールとして剛性が確保される。そして、このモジュールの基板部分は、厚み方向の寸法が、部品４１、４２の厚みと絶縁層１３の厚みと和によりほぼ占められており、部品４１、４２を収容しつつ剛性も確保する最小限の構成になっている。これにより、実用的で薄型のモジュールになっている。加えて、内層の配線層２２、２３も有しており、これにより複雑な導電路を要するモジュールとしての対応が容易である。
また、絶縁層１１、１２が、平面図位置として、部品４１、４２が埋設された領域を除き補強材１１ａ、１２ａを含有することで、補強材１３ａのみ有する場合よりモジュール板としてさらに高い剛性を得ている。これらの補強材１１ａ、１２ａは、部品４１、４２の上に配された補強材１３ａとは異なる積層方向水準の位置に設けられたものであり、補強材１１ａ、１２ａ、１３ａは互いに干渉しない配置である。
絶縁層１１、１３には、それぞれ、製造過程においてガラスエポキシのプリプレグを使用することができる。絶縁層１２も同様であるが、プリプレグの段階を経た積層板として供給されたものを使用してもよい（製造工程は後述する）。
次に、部品４１、４２を配線層２１のランドに接続している接続部材５１、５２の微細な構造について図２を参照して説明する。図２は、図１に示した電子モジュールに使用の接続部材５１、５２の微細な構造を示す説明図である。接続部材５１、５２は、図２（ａ）右側に示すように、微細な構造として、硬化されている樹脂部５０３Ａ中に導電部５０５の骨格構造が形成された構成になっている。この骨格構造はその抜けた部位に樹脂部５０３Ａが満たされ、空隙をもたせないようにしている。
導電部５０５は、さらに詳細には、図２（ｂ）に示す拡大断面図に描かれるように、粒子状の金属の種部５０２Ａとこの表面を覆う複数元素系相５１２とを有し、種部５０２Ａを覆う複数元素系相５１２が互いに連接することによって骨格構造になっている。なお、接続部材５１、５２中には、種部５０２Ａ、複数元素系相５１２のほかに、残留はんだ５０１Ａも多少存在する。複数元素系相５１２は、はんだ粒子５０１（図２（ａ）左側を参照）中の金属と種部５０２Ａ中の金属とによる複数元素系相であり、はんだ粒子５０１の融点が２４０℃以下、複数元素系相５１２の融点が２６０℃以上となるように、はんだ粒子５０１および種部５０２Ａ（種粒子５０２）の材料が選ばれている。
接続部材５１、５２の上記微細構造には、それらの形成過程が関連している。概略的には、図２（ａ）左側に示すように、接続部材５１、５２は、硬化される前の状態として、ペースト状の熱硬化性樹脂５０３中にはんだ粒子５０１と種粒子５０２とが分散された構成の組成物である（硬化前の接続部材５１Ａ、５２Ａ）。
このような、硬化前の接続部材５１Ａ、５２Ａを加熱してはんだ粒子５０１を溶解させると、その成分金属と種粒子５０２が含有する金属とが反応（または溶け合って。以下では「反応」で溶け合う場合も含むこととする）して種粒子５０２表面が複数元素系相５１２に変化し、はんだ粒子５０１の溶解に由来して複数元素系相５１２は互いに連接する。複数元素系相５１２が発現するとその融点ははんだ粒子５０１より高いので、上記加熱の温度程度では固相となって骨格構造になる。種粒子５０２のうちの未反応部（中心に近い部位）は、複数元素系相５１２の中に種となって残り種部５０２Ａになる。はんだ粒子５０１のうち複数元素系相５１２への変化に残留した分は凝固して残留はんだ５０１Ａになる。
上記で、はんだ粒子５０１を溶解させる温度では、熱硬化性樹脂５０３は硬化しないようにその材料が選択されている。これにより、はんだ粒子５０１が溶解したときのその移動を妨げずに溶解金属と種粒子５０２との反応が円滑になされるようになっている。このような溶解、反応を生じさせた後に、加熱温度を上げて熱硬化性樹脂５０３を熱硬化させる。この熱硬化により、上記形成された骨格構造を固定化するように骨格構造の隙間に樹脂部５０３Ａが満たされた構造ができあがる。
このような構成の接続部材５１、５２は、粒子どうしの圧接ではなく、骨格構造がその導電性を担っており、低抵抗である。また、複数元素系相５１２は、上記のように、融点が２６０℃以上になっていて、この電子モジュールの面上に部品４７や部品４８を実装（以下「２次実装」ともいう）するときの加熱（例えば高くとも２５０℃）でも溶融せず、電子モジュールとして組み立てるときの実用性が高められている。
さらに、この導電性の骨格構造は硬化された樹脂部５０３Ａ中に形成されており、骨格構造の隙間はこれにより埋められている。したがって、接続部材５１、５２中にボイドが発生するような信頼性劣化が抑制されている。残留はんだ５０１Ａが、部品４７、４８を実装するときに再溶融することはあり得るが、複数元素系相５１２へ変化せずに残留した分なのでその量はわずかでありかつ樹脂部５０３Ａ中に閉じ込められているので、信頼性に対する影響は最小限である。加えて、上記のような接続部材５１、５２を構成するのに、以下説明するように通常のはんだと類似の組成物を用いればよくコスト的にも有利である。
図３は、図２に示した接続部材５１、５２中の導電部５０５を得るための材料の例を示す表であり、図３（ａ）は、硬化前の接続部材５１Ａ、５２Ａ中に含まれるはんだ粒子（低融点金属粒子）５０１の材料例、図３（ｂ）は、同じく種粒子５０２の材料例である。図３（ａ）に示すように、これらのはんだ粒子５０１では、その融点が２４０℃以下である。図３（ｂ）に示す組成系または金属は、はんだ粒子５０１の組成金属のひとつと反応してできる複数元素系相が、融点として２６０℃以上を有する組成系または金属として選択されている。
図４は、図２に示した接続部材５１、５２を構成する複数元素系相５１２の材料例を示す表であり、図３に示した材料のはんだ粒子５０１と種粒子５０２とから形成され得る複数元素系相を示している。図４に示すように、これらの複数元素系相５１２は、その融点が２６０℃以上となっている。このような複数元素系相５１２により、２次実装時加熱（例えば高くとも２５０℃）で溶融は起こらず、電子モジュールとして組み立てるときの実用性が高められている。
なお、図４に示す複数元素系相におけるｘ、ｙ（、ｚ）の比は、単純な整数比になる場合（＝化学量論的組成；金属間化合物）のみならず、これからはずれて例えばｘの値を固定したときにｙ（、ｚ）が幅をもった値で存在できる場合もある。例えば、合金（固溶体）相の場合や、組成比の異なる２種以上の金属間化合物が混晶している相の場合である。
図４に示す複数元素系相における金属間化合物としては、例えば、Ｃｕ６Ｓｎ５、ＣｕＺｎ３、Ｃｕ２Ｓｂ、Ａｇ３Ｓｎ、ＦｅＳｎ２、ＡｕＳｎ２が知られている。Ｃｕ６Ｓｎ５は、これと組成元素が同じで組成比が異なる異種の金属間化合物であるＣｕ３Ｓｎと混在して形成される場合があり、この混在比に応じて全体としてｘ、ｙの比は単純な整数比ではなくなる。Ｃｕ３Ｓｎは、Ｃｕ６Ｓｎ５と比較してもろい性質があるが、その融点が２６０℃以上であることに変わりはなく、また、導電部５０５の構造が樹脂部５０３Ａにより補強される構造により、その悪影響を小さく留めることができる。
図１に戻り、電子モジュールとしてのほかの構造を補足する。配線層２４は、電子モジュールとしての主面上の配線層であり、その上に各種の部品４７、４８が実装され得る。この実装で接続部材（はんだ）５７、５８が載るべき配線層２４のランド部分を除いて主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６２が形成されている（厚さは例えば２０μｍ程度）。ランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。
なお、裏面の配線層２１についても、配線層２４と同様に、部品を実装するように構成することができる。配線層２１の側も配線層２４の側と同様にはんだレジスト６１の層が形成されている（厚さははんだレジスト６２と同様）。
各配線層２１〜２４は、例えばそれぞれ厚さ１８μｍの金属（銅）箔を所定のパターンに加工したものである。配線層２１〜２４を隔てる絶縁層１１〜１３は、絶縁層１１、１３が例えばそれぞれ厚さ１００μｍ、絶縁層１２が例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。絶縁層１２は、埋設された部品４１、４２に相当する位置部分が開口部になっており、部品４１、４２を収容するための空間を提供する。絶縁層１１、１３は、埋設された部品４１、４２のための絶縁層１２の上記開口部および絶縁層１２のスルーホール導電体３２内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、絶縁層１２を貫通して設けられたスルーホール導電体３２により導通し得る。配線層２３と配線層２４とは、それらのパターンの面の間に挟設されかつ絶縁層１３を貫通する層間接続体３３より導通し得る。
層間接続体３１、３３は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とする柱状構造のものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向、貫通方向）に径が変化している。その直径は、太い側で例えば２００μｍである。この層間接続体３１、３３は、小さな領域に高密度に設けることができ、電子モジュール設計のファイン化に資することができる。
次に、図１に示した電子モジュールの製造工程を図５ないし図７を参照して説明する。図５ないし図７は、それぞれ、図１に示した電子モジュールの製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図５から説明する。図５は、図１中に示した各構成のうち埋設の部品４１、４２を中心とした部分の製造工程を示している。まず、図５（ａ）に示すように、配線パターン２１とすべき厚さ例えば１８μｍの金属箔（電解銅箔）２１Ａを用意し、その面上所定の位置に例えばスクリーン印刷により、硬化前の接続部材５１Ａ、５２Ａを印刷、適用する。この適用には、スクリーン印刷に代えてディスペンサを使用することもできる。そして、部品４１および半導体部品４２を硬化前の接続部材５１Ａ、５２Ａを介して金属箔２１Ａ上にそれぞれ例えばマウンタで載置する。
硬化前の接続部材５１Ａ、５２Ａとして、ここでは、例えば硬化温度２４０℃の例えばエポキシ変性ポリイミド樹脂たる熱硬化性樹脂５０３（図２を参照）中に、例えば、はんだ粒子５０１（図２を参照）たるＳｎ−３Ａｇ−０．５Ｃｕ（融点２１７℃）の組成の粒子、および種粒子５０２（図２を参照）たるＣｕ粒子が分散されたものを用いる。その組成比としては、例えば、ＣｕをＳｎ−３Ａｇ−０．５Ｃｕとの全体に対して３０ｗｔ％、ＣｕおよびＳｎ−３Ａｇ−０．５Ｃｕを熱硬化性樹脂５０３との全体に対して７５ｗｔ％とすることができる。なお、組成がＳｎ−３Ａｇ−０．５Ｃｕのはんだ粒子５０１は、その粒径として例えば１０μｍないし２０μｍ、Ｃｕの種粒子５０２は、その粒径として例えば３μｍないし４０μｍとすることができる。
硬化前の接続部材５１Ａ、５２Ａには、はんだ粒子５０１を加熱、溶解させたときにこれを活性化させる性質を有するフラックス成分を含ませておくことができる。このような接続部材５１Ａ、５２Ａによれば、フラックスを適用する工程を別途行う必要がなくなり、生産性を向上させる上で好ましい。
部品４１、４２が接続部材５１Ａ、５２Ａを介して金属箔２１Ａ上に載置されたら、次に、接続部材５１Ａ、５２Ａ中に分散されたはんだ粒子５０１を溶融させるべく加熱（例えば２２５℃程度）を行う。この加熱では、接続部材５１Ａ、５２Ａ中の熱硬化性樹脂５０３を硬化させることなく、はんだ粒子５０１が有する金属と種粒子５０２が有する金属との反応により複数元素系相５１２（図２を参照）を生成させる。この反応時には熱硬化性樹脂５０３が硬化していないので、樹脂５０３中で金属の移動は妨げられず反応は円滑に進む。複数元素系相５１２は２２５℃程度の温度で固相として発現する。この固相は、互いに連接して骨格構造を形成する。
複数元素系相５１２を生成させる加熱に続いて、次に多少加熱温度を上昇させ（例えば２５０℃）、熱硬化性樹脂５０３を熱硬化させる。これにより、上記骨格構造による導電部５０５（図２を参照）の隙間を埋めるような硬化された樹脂部５０３Ａ（図２を参照）が形成され、結果、接続部材５１、５２になる（図５（ｂ）中に示す）。以上により得られた素材を積層素材１とする。この積層素材１を用いる後の工程については図７で述べる。
次に、図６を参照して説明する。図６は、図１中に示した各構成のうち絶縁層１１および同１２を中心とした部分の製造工程を示している。まず、図６（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２２Ａ、２３Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１２を用意し、その所定位置にスルーホール導電体を形成するための貫通孔７３をあけ、かつ内蔵、埋設する部品４１、４２に相当する部分に部品用開口部７１、７２を形成する。
次に、無電解めっきおよび電解めっきを行い、図６（ｂ）に示すように、貫通孔７３の内壁にスルーホール導電体３２を形成する。このとき開口部７１、７２の内壁にも導電体が形成される。さらに、図６（ｃ）に示すように、金属箔２２Ａ、２３Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２２、２３を形成する。配線層２２、２３のパターニング形成により、開口部７１、７２の内壁に形成された導電体も除去される。
次に、図６（ｄ）に示すように、配線層２２上の所定の位置に層間接続体３１となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図６（ｅ）に示すように、絶縁層１１とすべきＦＲ−４のプリプレグ１１Ａ（公称厚さ例えば１００μｍ）を配線層２２側にプレス機を用い積層する。プリプレグ１１Ａには、絶縁層１３と同様の、埋設する部品４１、４２に相当する部分の開口部をあらかじめ設けておく。
図６（ｅ）の積層工程では、層間接続体３１の頭部をプリプレグ１１Ａに貫通させる。なお、図６（ｅ）における層間接続体３１の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた素材を積層素材２とする。
以上の図６に示した工程は、以下のような手順とすることも可能である。図６（ａ）の段階では、貫通孔７３のみ形成し内蔵部品用の開口部７１、７２を形成せずに続く図６（ｂ）から図６（ｄ）までの工程を行う。次に、図６（ｅ）に相当する工程として、プリプレグ１１Ａ（開口のないもの）の積層を行う。そして、絶縁層１２およびプリプレグ１１Ａに部品用の開口部を同時に形成する、という工程である。
次に、図７を参照して説明する。図７は、上記で得られた積層素材１、２などを積層する配置関係を示す図である。ここで、図示上側の積層素材３は、以下の工程で得られたものである。まず、配線パターン２４とすべき厚さ例えば１８μｍの金属箔２４Ａ上の所定の位置に、層間接続体３１を形成の場合と同様に、層間接続体３３となる導電性バンプを印刷、形成する。そして、この導電性バンプが貫通するように金属箔２４Ａ上に、絶縁層１３とすべきＦＲ−４のプリプレグ１３Ａを積層する。これにより、図示する構成になる。図７における層間接続体３３の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。
図７に示すような配置で各積層素材１、２、３を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、部品４１、４２の周りの空間およびスルーホール導電体３２内部の空間にはプリプレグ１１Ａ、１３Ａが変形進入し空隙は発生しない。また、金属箔２１Ａ、配線層２３は、それぞれ、層間接続体３１、３３にそれぞれ電気的に接続される。
図７に示す積層工程の後、上下両面の金属箔２１Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成する。これによりモジュールとしての基板が完成する。さらに、その面上に部品４７、４８を例えば通常のはんだリフロー工程で実装することにより、図１に示したような電子モジュールを得ることができる。すでに述べたように、このリフロー工程によって埋設の部品４１、４２を接続している接続部材５１、５２は溶融せず、信頼性劣化が防止されている。
なお、変形例として、中間の絶縁層１２に設けられたスルーホール導電体３２については、層間接続体３１や同３３と同様なものとする構成もあり得る。また、層間接続体３１、３３について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。
また、補強材１１ａ、１２ａ、１３ａとしてガラスクロスを含有する絶縁層１１、１２、１３の場合を説明したが、この補強材に代えてアラミドクロスやガラス不織布、アラミド不織布などの補強材を含有する絶縁層とすることもできる。
以上、実施形態を説明したが、上記では、硬化前の接続部材５１Ａ、５２Ａとして、例えば、硬化温度２４０℃の例えばエポキシ変性ポリイミド樹脂たる熱硬化性樹脂５０３（図２を参照）中に、例えば、はんだ粒子５０１（図２を参照）たるＳｎ−３Ａｇ−０．５Ｃｕ（融点２１７℃）の組成の粒子、および種粒子５０２（図２を参照）たるＣｕ粒子が分散された組成物を用いた。ここで、部品４１、４２の、金属箔２１Ａへの接続工程における温度プロファイルの設定をよりラフ（非高精度）にするには、はんだ粒子５０１の融点と熱硬化性樹脂５０３の硬化温度とをより離すように、接続部材５１Ａ、５２Ａの材料として次のようなものを採用することができる。
すなわち、接続部材５１Ａ、５２Ａのはんだ粒子５０１として、Ｓｎと、Ａｇ、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第１の合金の粒子と、Ｓｎと、Ａｇと、Ｂｉ、Ｃｕ、Ｉｎ、およびＺｎからなる群より選択された１種以上とを含む第２の合金の粒子とが備えられたものを用いる。種粒子５０２としては、Ｃｕと、Ａｇ、Ｂｉ、Ｉｎ、およびＳｎからなる群より選択された１種以上とを含む合金の粒子とする。熱硬化性樹脂５０３には、上記説明の製造工程と同じ硬化温度２４０℃のエポキシ変性ポリイミド樹脂を用いる。上記３種の合金は、熱硬化性樹脂５０３との全体に対して８０ｗｔ％の含有率とする。
以上の、合金の粒子と熱硬化性樹脂との混合体についてＤＳＣ（示差走査熱量測定）による融点観察を行うと、１００℃ないし２００℃の間に複数の融点があり、さらに、３００℃ないし５００℃の間にも複数の融点があることがわかる。よって、この合金粒子分散の熱硬化性樹脂を用いれば、１００℃ないし２００℃の間に存在する融点により、一般的に言われるはんだづけが可能である。
また、１００℃ないし２００℃に存在する融点での融解を生じしめたあとに生じる凝固組成物について同様にＤＳＣによる融点観察を行うと、１００℃ないし２００℃の間に存在する融点はほとんど消失し（∵融点の高い複数元素系相に変化している）、３００℃以上に融点が残るのみとなることがわかる。この性質から、２次実装での加熱（例えば２５０℃）においてはこの組成物はほぼ溶融はしないことになるので、上記の合金粒子分散の熱硬化性樹脂は、図５に示した接続部材５１Ａ、５２Ａと同様に利用できることがわかる。ここで、第１、第２の合金粒子の融点と熱硬化性樹脂５０３の硬化温度とは、図５での説明の場合より離れているので、部品４１、４２の、金属箔２１Ａ上へ接続工程における温度プロファイルの設定はよりラフで済む。
次に、別の例として、部品４１、４２の、金属箔２１Ａ上へ接続工程の温度をより低温化するには、はんだ粒子５０１の融点をより低下させ、かつ、熱硬化性樹脂５０３の硬化温度もより低下させるように、接続部材５１Ａ、５２Ａの材料として次のようなものを採用することができる。
すなわち、接続部材５１Ａ、５２Ａとして、はんだ粒子５０１がＳｎ−５８Ｂｉ（融点１３８℃）の粒子であり、種粒子５０２がＳｎのめっきされたＣｕ粒子およびＮｉ粒子であり、熱硬化性樹脂５０３が硬化温度１８０℃のエポキシ樹脂であるような、金属粒子分散の熱硬化性樹脂を用いる。これによれば、第１段階の加熱を例えば１５０℃で行い、次に第２段階の加熱としてこれを例えば１８５℃で行うことができる。
実際にこのような加熱を行って部品４１、４２を金属箔２１Ａ上に接続しその後の工程を経て得られたモジュールに対して、２次実装を想定して２６０℃の加熱を３回行って信頼性試験を実施したところ、再溶融による問題は生じないことがわかった。この場合の接続部材５１、５２を観察したところ、ＣｕＳｎ合金（融点約６３０℃）およびＮｉＢｉ合金（融点約４６９℃）が生じていることがわかった。
次に、本発明の別の実施形態に係る電子モジュールについて図８を参照して説明する。図８は、別の実施形態に係る電子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えるべき事項がない限り説明を省略する。
この実施形態の電子モジュールは、図１に示したものに比較して、配線パターン２１に代えて配線パターン２１０を有しており、この配線パターン２１０が、製造工程に由来して絶縁層１１の側に落ち込み位置している点が異なる。そのほかの点では両者は同様である。
図９は、図８に示した電子モジュールの製造過程の一部を模式的断面で示す工程図であり、すでに説明した図７に示した段階に相当の積層工程を示している。図９において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。図９中に示した積層素材２、３は、部品４１、４２を埋設するための絶縁板に相当している。
図９に示すように、この積層工程では、積層素材１に代えて積層素材１Ａが用いられる。積層素材１Ａは、ダミー基板８０上に形成された配線パターン２１０上に、接続部材５１、５２により部品４１、４２が接続された状態のものである。ダミー基板８０は、例えば、材質としてステンレス（ＳＵＳ）やアルミニウムであり、この積層工程において耐熱性の硬質板として機能し変形（塑性変形）はしない。これにより、積層工程での加熱、加圧により、ダミー基板８０上に形成された配線パターン２１０の凸形状がプリプレグ１１Ａの側に落ち込むことになる。よって、図８に示したように、配線パターン２１０は、絶縁層１１の側に落ち込み位置する。
積層素材１Ａを得るにはいくつか方法があるが、例えば、以下のようにする。まず、ダミー基板（ＳＵＳ板、アルミニウム板）８０上に配線層２１０とすべき金属箔（銅箔）が積層された積層体を用意し、この積層体の金属箔（のみ）に対して周知のフォトリソグラフィ工程を適用しこの金属箔を配線パターン２１０に加工する。または、ダミー基板（ＳＵＳ板、アルミニウム板）８０を用意し、これを給電路として、その表面上に電解めっきによりアディティブに配線パターン２１０を形成することもできる。そして、ダミー基板８０上の形成された配線パターン２１０上に、硬化前の接続部材５１、５２の印刷、適用し、さらに、部品４１、４２をすでに説明したようにして配線パターン２１０上に接続する。
積層素材１Ａを得る変形例としては、次のような方法もある。ダミー基板８０として銅層上にごく薄いエッチングストッパ層（例えばニッケルの層）が積層され、さらにその上に配線層２１０とすべき金属箔（銅箔）が積層された積層体を用意し、この積層体の金属箔（のみ）に対して周知のフォトリソグラフィ工程を適用しこの金属箔を配線パターン２１０に加工する。そして、上記と同様に、ダミー基板８０上の形成された配線パターン２１０上に、硬化前の接続部材５１、５２の印刷、適用し、さらに、部品４１、４２をすでに説明したようにして配線パターン２１０上に接続する。
図９に示す積層素材１Ａ、２、３の積層工程のあとに得られた積層体から、ダミー基板８０は取り除かれる。これには、例えば、ダミー基板８０のみを溶かし、配線パターン２１０は溶かさないエッチャントを用いエッチング除去すればよい。そして、上面の金属箔２４Ａを周知のフォトリソグラフィを利用して所定にパターニングする。その後はすでに説明したように工程を行い、図８に示したような電子モジュールを得ることができる。
なお、ダミー基板８０として銅層上にエッチングストッパ層が積層された板を用いた場合（上記変形例の場合）には、このダミー基板８０を除去するために２段階のエッチングを行う。まず、銅のみを溶かしエッチングストッパ層は溶かさないエッチャントを用いてエッチングを行い、続いて、エッチングストッパ層のみを溶かし銅（すなわち配線パターン２１０）を溶かさないエッチャントを用いエッチングを行う。
この実施形態は、接続部材５１Ａ、５２Ａを用いる部品４１、４２の接続工程が、金属箔２１Ａ上ではなく、配線パターン２１０上に対してなされる。このとき、配線パターン２１０はダミー基板８０を伴って剛性を有する部材となっているので扱いやすく、接続工程がより容易になされ得るという利点がある。
次に、本発明のさらに別の実施形態に係る電子モジュールについて図１０を参照して説明する。図１０は、さらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えるべき事項がない限り説明を省略する。
この実施形態の電子モジュールは、図１、図８に示した電子モジュールよりさらに薄型化を図った態様である。概略すると、図１、図８に示した電子モジュールにおける絶縁層１２、配線層２２、２３を省略した構成であり、これに伴い、層間接続部も、層間接続体３１、３３、スルーホール導電体３２から、層間接続体３３０に代わられている。さらに、埋設の部品４１、４２として、より薄型の部品４１Ａ、４２Ａを使用している。
この実施形態は、別の見方をすると、埋設の部品４１Ａ、４２Ａとしてその厚さが薄いものを利用し、この薄い部品４１Ａ、４２Ａより多少背の高い寸法の層間接続体３３０で、部品４１Ａ、４２Ａの上下にある配線パターン２１０、２４間を電気的導通させた構成のものと言える。換言すると、上下方向に小さな間隔をもって重畳的に位置する配線パターン２１０、２４の間に部品４１Ａ、４２Ａを位置させており、部品４１Ａ、４２Ａを埋設も基板として厚みが薄いことを示している。
表面実装型受動素子部品４１Ａとしては、例えば、厚さ０．１５ｍｍの０６０３サイズまたは０４０２サイズのチップ抵抗などを使用することができる。また、半導体部品４２Ａとしては、例えば、バックグラインドの手法により例えば数十μｍの厚さに薄片化された半導体チップを有する部品を使用することができる。
図１１は、図１０に示した電子モジュールの製造過程の一部を模式的断面で示す工程図であり、すでに説明した図７に示した段階に相当の積層工程を示している。図１１において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。図１１中に示した積層素材４は、部品４１Ａ、４２Ａを埋設するための絶縁板に相当している。
図１１中に示す下側の積層素材１Ｂについては、図９中に示した積層素材１Ａについての工程と同様の工程により得ることができる。なお、積層素材１Ｂは、図７中に示した積層素材１のように、ダミー基板８０がない金属箔２１Ａ上に部品４１、４２が接続されたものに代えることもできる。図１１中に示す上側の積層素材４については、以下のようにして得ることができる。
まず、配線パターン２４とすべき厚さ例えば１８μｍの金属箔（電解銅箔）２４Ａを用意し、その面上所定の位置に例えばスクリーン印刷により、層間接続体３３０となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２２０μｍ、高さ例えば２６０μｍ）に形成する。
次に、金属箔２４Ａ上に厚さ例えば公称４０μｍ（〜５０μｍ）のＦＲ−４のプリプレグ１３Ａおよび公称１５０μｍ（〜１６０μｍ）のＦＲ−４のプリプレグ１１Ａを積層して層間接続体３３０を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３３０は、積層方向に一致する軸を有しその軸方向に径が変化している柱状構造になる。）。
なお、プリプレグ１３Ａ、１１Ａの積層前に、プリプレグ１１Ａについては、部品４１、４２を収めるべき大きさの部品用開口部１１ｏをあらかじめ形成しておく。部品用開口部１１ｏの形成によりプリプレグ１１Ａが有する補強材１１ａも、その部分で除去される。補強材１１ａと部品４１、４２との当たりを避けるためである。
そして、図１１に示す配置で、積層素材１Ｂ、４をプレス機で加圧・加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、部品４１、４２周りの空間にはプリプレグ１１Ａ、１３Ａが変形または進入し空隙は発生しない。また、層間接続体３３０は、配線パターン２１０に電気的に接続される。この後の工程については、図９での説明と同様である。
この実施形態の電子モジュールは、配線層が多層ではないが、その基板部分は、埋設の部品４１、４２を伴っているにもかかわらず、再溶融しない導電部材５１、５２が用いられ、加えて補強材１３ａ、１１ａで強度が補強されることで、実用的で究極とも言える薄さに仕上がっている。
次に、本発明のさらに別の実施形態に係る電子モジュールについて図１２を参照して説明する。図１２は、さらに別の実施形態に係る電子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えるべき事項がない限り説明を省略する。
この実施形態の電子モジュールは、図１０に示した電子モジュールにおける配線パターン２４に代えて、絶縁層１３の側に落ち込み位置している配線パターン２４０を有した構成である。そのほかの点では両者は同様である。
図１３は、図１２に示した電子モジュールの製造過程の一部を模式的断面で示す工程図であり、すでに説明した図７に示した段階に相当の積層工程を示している。図１３において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。図１３中に示した積層素材４Ａ中のプリプレグ１３Ａ、１１Ａは、部品４１Ａ、４２Ａを埋設するための絶縁板に相当している。
図１３中に示す上側の積層素材４Ａは、下側の積層素材１Ｂを得る途中までの工程を経て得ることができる。すなわち、積層素材１Ｂにおけるダミー基板８０上に配線パターン２１０を形成するのと同様の要領で、ダミー基板８１上に配線パターン２４０をまず形成する。そのあとは、図１１で説明したように、層間接続体３３０の形成、プリプレグ１３Ａ、１１Ａの積層を行えばよい。図１３に示す積層工程の後、ダミー基板８０、８１は、すでに説明したようにして取り除かれる。
この実施形態は、層間接続体３３０の形成が、金属箔２４Ａ上ではなく、配線パターン２４０上に対してなされる。このとき、配線パターン２４０はダミー基板８１を伴って剛性を有する部材となっているので扱いやすく、層間接続体３３０の形成もより容易になるという利点がある。図８、図９に示した実施形態に対しても同様の適用が可能である。
１，１Ａ，１Ｂ…積層素材、２…積層素材、３…積層素材、４，４Ａ…積層素材、１１，１２，１３…絶縁層、１１Ａ，１３Ａ…プリプレグ、１１ａ，１２ａ，１３ａ…補強材、１１ｏ…部品用開口部、２１，２２，２３，２４…配線層（配線パターン）、２１Ａ，２２Ａ，２３Ａ，２４Ａ…金属箔（銅箔）、３１，３３…層間接続体（導電性組成物印刷による導電性バンプ）、３２…スルーホール導電体、４１，４１Ａ…表面実装型受動素子部品（電気／電子部品）、４１ａ…端子、４２，４２Ａ…半導体部品（電気／電子部品；ウエハレベル・チップスケールパッケージによる）、４２ａ…表面実装用端子、４７…半導体部品（ウエハレベル・チップスケールパッケージによる）、４７ａ…表面実装用端子、４８…表面実装型受動素子部品、４８ａ…端子、５１…接続部材、５１Ａ…硬化前の接続部材、５２…接続部材、５２Ａ…硬化前の接続部材、５７，５８…接続部材（はんだ）、６１，６２…はんだレジスト、７１，７２…部品用開口部、７３…貫通孔、８０，８１…ダミー基板、２１０…埋め込み配線層（埋め込み配線パターン）、２４０…埋め込み配線層（埋め込み配線パターン）、５０１…はんだ粒子、５０１Ａ…残留はんだ、５０２…種粒子、５０２Ａ…種部、５０３…熱硬化性樹脂、５０３Ａ…樹脂部（硬化後熱硬化性樹脂）、５０５…導電部、５１２…複数元素系相。

Claims (7)

  1. 第１の配線パターンと、
    前記第１の配線パターンの面上に配置された電気／電子部品と、
    前記電気／電子部品と前記第１の配線パターンとを電気的、機械的に接続する接続部材と、
    前記電気／電子部品を埋設するように前記第１の配線パターンの前記電気／電子部品の接続された側の面上に積層され；前記電気／電子部品の前記第１の配線パターンに接続された側とは該電気／電子部品を介して反対の側の位置に、該電気／電子部品に対向して補強材を含有する絶縁層と、
    前記絶縁層の前記第１の配線パターンが設けられた側の面上とは反対の側の面上に設けられた第２の配線パターンと、を具備し、
    前記接続部材が、融点が２６０℃以上の複数元素系相により表面が覆われた第１の金属の粒子と、融点が１９０℃以上でかつ２４０℃以下の低融点金属とを含有し、前記複数元素系相が、前記低融点金属の一組成である、融点が２４０℃以下の第２の金属と前記第１の金属との組成系相であり；前記第１の金属の粒子の各表面の前記複数元素系相が互いに連接することにより導電性の骨格構造を形成し；該骨格構造の間隙を埋める樹脂部をさらに含有していること
    を特徴とする電子モジュール。
  2. 前記絶縁層が、平面図位置として、前記電気／電子部品が埋め込まれた領域を除き該領域以外の領域に第２の補強材を含有することを特徴とする請求項１記載の電子モジュール。
  3. 前記絶縁層の前記補強材と前記第２の補強材との間に設けられた第３の配線パターンをさらに具備することを特徴とする請求項２記載の電子モジュール。
  4. 前記絶縁層の一部を貫通して前記第１の配線パターンの面と前記第３の配線パターンの面との間に挟設された、導電性組成物からなりかつ貫通方向に径が変化する柱状の層間接続体をさらに具備することを特徴とする請求項３記載の電子モジュール。
  5. 前記第１の配線パターンが、前記絶縁層の側に落ち込み位置していることを特徴とする請求項１記載の電子モジュール。
  6. 融点が１９０℃以上でかつ２４０℃以下の前記低融点金属が、Ｓｎ−Ｚｎ−Ｂｉ組成系、Ｓｎ−Ａｇ−Ｉｎ組成系、Ｓｎ−Ａｇ−Ｃｕ組成系、Ｓｎ−Ａｇ組成系、Ｓｎ−Ｃｕ組成系、およびＳｎ−Ｓｂ組成系、ならびにＳｎからなる群より選択された１種の組成系または金属であり、
    前記接続部材が含有する前記第１の金属の粒子が、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、およびＦｅ、ならびにＣｕ−Ｎｉ組成系、Ｃｕ−Ｓｎ組成系、Ａｇ−Ｓｎ組成系、Ｃｕ−Ｚｎ組成系、およびＣｏ−Ｓｂ組成系からなる群より選択された１種以上の金属または組成系の粒子であること
    を特徴とする請求項１記載の電子モジュール。
  7. 前記接続部材の前記複数元素系相が、ＣｕｘＳｎｙ、ＣｏｘＳｎｙ 、Ａｇ ｘＳｎｙ、ＦｅｘＳｎｙ、ＡｇｘＣｕｙＳｎｚ、およびＡｕｘＳｎｙからなる群から選択された１種以上を含む相であることを特徴とする請求項１記載の電子モジュール。
JP2014150654A 2014-07-24 2014-07-24 電子モジュール Expired - Fee Related JP5895981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014150654A JP5895981B2 (ja) 2014-07-24 2014-07-24 電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014150654A JP5895981B2 (ja) 2014-07-24 2014-07-24 電子モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009215588A Division JP5818296B2 (ja) 2009-09-17 2009-09-17 電子モジュール、電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014232881A JP2014232881A (ja) 2014-12-11
JP5895981B2 true JP5895981B2 (ja) 2016-03-30

Family

ID=52126066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014150654A Expired - Fee Related JP5895981B2 (ja) 2014-07-24 2014-07-24 電子モジュール

Country Status (1)

Country Link
JP (1) JP5895981B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063271B2 (ja) * 2004-11-30 2008-03-19 松下電器産業株式会社 半田ペーストおよび半田付け方法
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP5130661B2 (ja) * 2006-06-07 2013-01-30 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法。

Also Published As

Publication number Publication date
JP2014232881A (ja) 2014-12-11

Similar Documents

Publication Publication Date Title
JP4945974B2 (ja) 部品内蔵配線板
TWI545998B (zh) Built-in parts wiring board
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5130661B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2010010671A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5851079B2 (ja) 部品内蔵配線板
JP2009111307A (ja) 部品内蔵配線板
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP5943042B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP5895981B2 (ja) 電子モジュール
JP5818296B2 (ja) 電子モジュール、電子モジュールの製造方法
JP5130666B2 (ja) 部品内蔵配線板
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011071560A (ja) 部品内蔵配線板の製造方法
JP5828203B2 (ja) プリント配線板、プリント配線板の製造方法
JP2004006572A (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP5653144B2 (ja) 半導体パッケージの製造方法
JP5897241B2 (ja) 部品内蔵配線板
JP6007956B2 (ja) 部品内蔵配線板
JP2011228422A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees