JP5515210B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents

部品内蔵配線板、部品内蔵配線板の製造方法 Download PDF

Info

Publication number
JP5515210B2
JP5515210B2 JP2007322062A JP2007322062A JP5515210B2 JP 5515210 B2 JP5515210 B2 JP 5515210B2 JP 2007322062 A JP2007322062 A JP 2007322062A JP 2007322062 A JP2007322062 A JP 2007322062A JP 5515210 B2 JP5515210 B2 JP 5515210B2
Authority
JP
Japan
Prior art keywords
wiring
board
layer
wiring board
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007322062A
Other languages
English (en)
Other versions
JP2009147066A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007322062A priority Critical patent/JP5515210B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to PCT/JP2008/069678 priority patent/WO2009057654A1/ja
Priority to CN201210049514.7A priority patent/CN102612265B/zh
Priority to CN200880113984.7A priority patent/CN101843181B/zh
Priority to CN201210049500.5A priority patent/CN102612264B/zh
Priority to KR1020107011968A priority patent/KR20100084684A/ko
Priority to US12/740,694 priority patent/US8350388B2/en
Priority to KR1020157002082A priority patent/KR101611804B1/ko
Priority to TW097142088A priority patent/TWI459871B/zh
Priority to TW103127242A priority patent/TWI545998B/zh
Publication of JP2009147066A publication Critical patent/JP2009147066A/ja
Priority to US13/685,917 priority patent/US8987901B2/en
Application granted granted Critical
Publication of JP5515210B2 publication Critical patent/JP5515210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法に係り、特に、端子が狭小ピッチで設けられた例えば半導体チップのような部品が埋設、実装された部品内蔵配線板およびその製造方法に関する。
半導体チップが埋設、実装された部品内蔵配線板の例として、下記特開2003−197849号公報に記載のものがある。同公報にあるように半導体チップ(ベアチップ)を直接に配線板中に埋設、実装すれば、その内蔵構造はより単純にすることができる。
しかしながら、昨今の半導体チップにおける多端子化やその狭小化は目覚しく、このような最先端の半導体チップを直接多層配線板中に埋設、実装しようとすると、一般的なビルドアップ基板の配線ルールでは対応できない事態も発生している。例えば、半導体チップの端子ピッチが50μm以下のケースもあり、一般的なビルドアップ基板におけるパターニング方法では最先端の技術でも70μmピッチ程度が限界である。
また、例え配線板の配線ルールが対応できるようになったとしても、実装装置が対応できるワークの大きさに限界が発生する。すなわち、一般的にプリント配線板の製造は、作業効率の向上のため、1枚のワークサイズをできるだけ大きくするのがよい。これにより1枚のワークの中に製品を多面配置して同時に製造する。例えばワークサイズは400mm×500mmである。しかしながら、大きなワークでは、基板の寸法精度や位置精度、パターン仕上がり精度といった精度指標が悪化することから、配線板の配線ルールが狭小化するほど、実装装置は小さなワークサイズ対応にならざるを得なくなる。これにより、製造効率が悪化する。
さらに、半導体チップを直接に配線板中に埋設、実装する場合には、半導体チップのスクリーニングが単体では行えず、部品内蔵配線板として形成されたあとの工程でこれを行うことになる。よって、半導体チップの不良を原因として、配線板としての製造工程が無駄になることが少なからず発生し、コスト管理上の課題になる。
特開2003−197849号公報
本発明は、上記した事情を考慮してなされたもので、端子が狭小ピッチで設けられた例えば半導体チップのような部品が埋設、実装された部品内蔵配線板およびその製造方法において、製造効率を確保し、かつ内蔵部品の不良が原因で配線板としての製造工程が徒労に帰することを回避し得る部品内蔵配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、絶縁板と該絶縁板上に設けられた配線パターンとを有する中間基板と、前記配線パターンを介して前記中間基板に実装された半導体チップと、前記中間基板および前記半導体チップを埋設する絶縁層と該絶縁層中に設けられた内層の配線層である第1の内層配線層とを有する多層配線板と、前記中間基板の前記配線パターンと前記多層配線板の前記第1の内層配線層とを電気的に導通するように、前記多層配線板の前記絶縁層の厚み方向一部を貫通して該配線パターンと該第1の内層配線層との間に挟設された第1の層間接続体と、前記第1の層間接続体を挟設する前記第1の内層配線層の、該第1の層間接続体が存在する側の隣の内層の配線層として前記多層配線板中に設けられた第2の内層配線層と、前記第1の内層配線層と前記第2の内層配線層とを電気的に導通するように、前記多層配線板の前記絶縁層の厚み一部を貫通して該第1の内層配線層と該第2の内層配線層との間に挟設された第2の層間接続体とを具備することを特徴とする。
すなわち、この部品内蔵配線板は、半導体チップが中間基板に実装され、この中間基板ごと絶縁層中に埋設されている。中間基板に設けられた配線パターンは多層配線板の内層配線層と電気的導通する。このような構成により、部品内蔵に関して、多層配線板の配線ルールに、中間基板の配線ルールが対応すればよいことになり、端子が狭小ピッチの部品でも容易に内蔵できる。すなわち、配線板として大きなワークサイズを使用して製造効率を確保できる。また、部品の不良検査には、中間基板に部品が実装された段階を利用できる。よって、内蔵部品の不良が原因で配線板としての製造工程が徒労に帰することを回避できる。
また、本発明の別の態様である部品内蔵配線板の製造方法は、第1の絶縁板と該第1の絶縁板上に設けられた第1の配線パターンとを有する中間基板と前記第1の配線パターンを介して前記中間基板に実装された半導体チップとを備えた中間実装基板を用意する工程と、前記第1の絶縁板とは別の絶縁板である第2の絶縁板上に前記中間実装基板が位置して該第2の絶縁板と前記第1、第2の絶縁板とは別の絶縁板である第3の絶縁板とにより前記中間実装基板が埋め込まれるように、かつ、前記第1の配線パターンが前記第2または第3の絶縁板に設けられた第2の配線パターンに前記第2または第3の絶縁板の厚み方向一部を貫通して設けられた第1の層間接続体を介して電気的導通するように、かつ、該第2の配線パターンが前記第2または第3の絶縁板の前記厚み方向一部を貫通してさらに設けられた第2の層間接続体を介して該第2の配線パターンの隣の導電層となるべく前記第3または第2の絶縁板に設けられた第3の配線パターンに電気的に導通するように、前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する工程とを具備することを特徴とする。
この製造方法は、上記の部品内蔵配線板を製造するひとつの例である。
本発明によれば、端子が狭小ピッチで設けられた例えば半導体チップのような部品が埋設、実装された部品内蔵配線板およびその製造方法において、製造効率を確保し、かつ内蔵部品の不良が原因で配線板としての製造工程が徒労に帰することを回避し得る。
本発明の実施態様として、前記第1の層間接続体が、前記半導体チップが実装されている前記配線パターンの面と同一の側の該配線パターンの面に接触して前記第1の内層配線層との間に挟設されている、とすることができる。これは、配線パターンの表面側を内層配線層との電気的導通に供する態様である。
また、前記第1の層間接続体が、前記半導体チップが実装されている前記配線パターンの面とは反対の側の該配線パターンの面に接触して前記第1の内層配線層との間に挟設されている、とすることもできる。これは、配線パターンの裏面側を内層配線層との電気的導通に供する態様である。
さらに、前記中間基板の前記配線パターンが、互いに電気的導通して前記絶縁板の一方の面および他方の面にそれぞれ設けられ、前記半導体チップが、前記配線パターンのうちの前記絶縁板の前記一方の面に設けられた配線パターンを介して前記中間基板に実装され、前記第1の層間接続体が、前記絶縁板の前記他方の面に設けられた前記配線パターンに接触して前記第1の内層配線層との間に挟設されている、とすることもできる。これは、配線パターンを中間基板の絶縁板の両面に設け、半導体チップをその片面のものに実装し、他面の配線パターンを内層配線層との電気的導通に供する態様である。
また、ここで、前記第1の層間接続体と前記第2の層間接続体とが同じ組成の材料でできている、とすることができる。これは、多層配線板で使用する層間接続体を中間基板の配線パターンとの電気的導通にも利用した態様であり、製造工程ではこの電気的導通のため新たな工程が発生せず、コスト低減に寄与する。
また、参考態様として、前記中間基板の前記配線パターンと前記多層配線板の前記第1の内層配線層との前記電気的導通が、前記配線パターンと前記第1の内層配線層との間に設けられたはんだまたは異方性導電性素材によりなされている、とすることができる。これによれば、中間基板の配線パターンと内層配線層との位置合わせの工程が新たに必要であるが、パターン同士の位置合わせであるのでより微細なパターン同士の接続が可能になるなどそれら間の接続が確実になる。
また、実施態様として、前記半導体チップが、前記中間基板に対してフリップ接続されている、とすることができる。フリップ接続の場合には高さ方向の寸法をより抑制できるので配線板中に内蔵するのに都合がよい。なお、中間基板にワイヤボンディングを介して半導体チップが実装されている場合でも内蔵は可能である。
また、実施態様として、前記中間基板の前記絶縁板の厚さが、前記多層配線板を構成する複数層の絶縁層のいずれよりも薄い、とすることができる。これによれば、中間基板が内蔵されることの影響が、多層配線板の複数の絶縁層のうちのより少ない層数に留まり、内層配線層におけるパターン形成の自由度があまり減少しない。
また、実施態様として、前記中間基板の前記絶縁板が、屈曲性のある素材である、とすることができる。絶縁板が屈曲性のある素材である中間基板の代表例として、TCP(tape carrier package)構造が利用可能であり、これによればその多くの製造実績からより低コスト化を期待できる。
また、参考態様として、前記第1の配線パターンと前記第2の配線パターンとの前記電気的導通、該第1の配線パターンと該第2の配線パターンとの間にはんだまたは異方性導電性フィルムを設けることにより得られる、とすることできる。これによれば、第1の配線パターンと第2の配線パターンとの位置合わせの工程が新たに必要であるが、その分それら間の接続が確実になる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11、同12、同13、同14、同15、配線層21、同22、同23、同24、同25、同26(=合計6層、このうち配線層22、23、24、25は内層配線層)、層間接続体(縦方向導電体)31、同32、同32a、同34、同35、スルーホール導電体(層間接続体31等とは異種の縦方向導電体)33、半導体チップ41、導電性バンプ42、アンダーフィル樹脂43、中間基板51(絶縁板51aと配線パターン51bとを備える)、はんだレジスト61、同62を有する。
この配線板では、半導体チップ41は、中間基板51を介して内蔵されている。すなわち、半導体チップ41は、あらかじめ中間基板51に実装(フリップ接続)されて中間実装基板とされ、この中間実装基板が内蔵の対象部品になっている。このような中間実装基板としては、例えばTCPと呼ばれる半導体パッケージの一態様を利用できる。TCPにおける中間基板51は、通常、キャリア基板と呼ばれる。
中間基板51には、絶縁板51a上に、半導体チップ41を実装するためのランドと、内層配線層23との電気的導通のため層間接続体32aが突き当たるランドとを含む配線パターン51bが形成されている。半導体チップ41と配線パターン51bとの電気的接続は、例えば、半導体チップ41に設けられた端子パッド(不図示)上にAu(金)のスタッド状のバンプ(導電性バンプ42)を形設し、このバンプを配線パターン51bの所定位置に圧接することによりなされている。半導体チップ41と中間基板51との間隙には、導電性バンプ42によるこれらの実装部位を補強、保護するためアンダーフィル樹脂43が満たされている。
部品内蔵配線板としてのほかの構造について述べると、配線層21、26はそれぞれ最外の配線層であり、配線層22、23、24、25はそれぞれすでに述べたように内層配線層である。順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てており、これらにより多層配線板が構成されている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。
各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された半導体チップ41に相当する位置部分が開口部となっており、半導体チップ41を内蔵するための空間を提供する。絶縁層12、14は、内蔵された半導体チップ41のための絶縁層13の上記開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体5により導通し得る。
配線層21、26上には、各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
層間接続体31、32、32a、34、35は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。なお、層間接続体32aは、内層の配線層23と中間基板51が備える配線パターン51bの上面との間に挟設されかつ絶縁層12を貫通して設けられている。このように、内蔵部品たる中間実装基板は層間接続体32aを介して内層の配線層23に電気的導通する。
以上のような構成の部品内蔵配線板では、実用的な多層配線板の配線ルールと、内蔵される半導体チップ41の端子パッドの配置密度との不適応を解消することができる。すなわち、半導体チップ41の端子パッドの配置ピッチが部品内蔵配線板の配線ルールより狭小であっても、中間基板51を設けることにより配線パターン51bとして内層配線層23との導通部分でパターンを粗にして対応できる。よって、中間実装基板を通常の(=端子ピッチが狭小でない)内蔵部品と同様に扱うことが可能であり、製造過程においてワークサイズを小さくする必要はなく、コスト増を回避できる。
また、図示するように、中間基板51の絶縁板51aの厚さが、積層構造の絶縁層11〜15のいずれよりも薄く、これにより、中間基板51が内蔵されることによる、内層配線層におけるパターン形成領域の制限は多くともその1層のみ(この実施形態では内層の配線層22)で生じる。よって、内層配線層22〜25におけるパターン形成の自由度に影響が少なく好ましい。
さらに、半導体チップ41が直接に配線板中に内蔵される構造の場合と異なり、半導体チップ41のスクリーニング(不良検査)を中間実装基板の段階で行うことが可能になる。よって、多層配線基板として組み立てられてから半導体チップ41を検査する必要がなく、内蔵部品の不良が原因で、高価な配線板および配線板製造プロセス等の付加価値を上乗せして処分するような無駄なコストが発生しない。
またさらに、中間基板51と内層の配線層23との電気的導通が層間接続体32aを介してなされており、この層間接続体32aは、配線層23と配線層22とを導通するための層間接続体32と同工程で形成することが可能である(詳しくはさらに後述する)。したがって、部品内蔵のため増加する工程はわずかであり、この点でもコスト減が実現する。
ここで、中間実装基板についてその構成と製造工程例を図2を参照して述べる。図2は、図1中に示した中間実装基板の製造過程の例を模式的に断面で示す工程図である。図2において、図1中に示した構成要素と同じまたは対応するものには同一符号を付している。
まず、厚さ例えば40μmのポリイミドの絶縁板51a上にCu(銅)箔(厚さ例えば9μm)が積層された積層板を用意し、そのCu箔を所定にパターン化し配線パターン51bを形成する(図2(a))。配線パターン51bは、すでに述べたように、半導体チップ41を実装するためのランドおよび内層配線層23との導通のため層間接続体32aの細い側が突き当たるランドを含む。なお、前述したTCPでは、当初、Cu箔が積層されたポリイミドの絶縁板51aが多数連なってテープ状にされており、このテープ状のままCu箔のパターン形成および以下の工程を行うことができる。ポリイミドは屈曲性がありテープ状にして扱うことに向いている。
次に、図2(b)に示すように、半導体チップ41が実装されるべき中間基板51上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂43Aを適用する。続いて、図2(c)に示すように、Auの導電性バンプ42を伴った半導体チップ41(厚さは例えば100μm)を例えばフリップチップボンダを用いて、配線パターン51bのランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂43Aを硬化するため、加熱工程を行う。以上により、半導体チップ41が実装された中間実装基板を得ることができる。なお、アンダーフィル樹脂43Aは、半導体チップ41を配線パターン51bに圧接したのちに、それらの間隙に液状のアンダーフィル樹脂43Aを毛管現象を利用して注入し満たすようにしてもよい。
図1、図2においては、内蔵部品として中間基板51に半導体チップ41がフリップ接続されたものを取り挙げているが、これに限らず、例えば、中間基板51に半導体チップ41がフェースアップで載置、固定され、その端子パッドと中間基板51の配線パターン51bとの接続がボンディングワイヤでなされている態様のものも利用できる。この場合には、ボンディングワイヤの取り付けを行ったのち、半導体チップ41のフェース上と配線パターン51b上のボンディングワイヤが接続された部位とを樹脂で覆い硬化してこれらの保護部材とする。
次に、図1に示した部品内蔵配線板の製造工程を図3ないし図5を参照して説明する。図3ないし図5は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図3から説明する。図3は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図3(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図3(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。)。続いて、図3(c)に示すように、プリプレグ31A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図3(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを配線層22に加工する。このパターニングでは、次に説明する中間実装基板が位置すべき領域において金属箔22Aが除去される。ただし、これに限らず、同領域において金属箔22Aが残存するようにしてもよい。この場合でも同領域の金属箔22Aは、中間実装基板の絶縁板51aに接触するのみである。
次に、図3(e)に示すように、絶縁層11上の所定位置に、すでに説明した中間実装基板を例えばマウンタを用いて載置し、さらにその状態で中間実装基板を絶縁層11上に固定する。この固定には、例えば、接着剤を絶縁層11上または絶縁板51a上にあらかじめ塗布しておくなどして対応できる。以上により、半導体チップ41の実装された中間実装基板が所定位置に載置、固定された状態の配線板素材が得られる。この配線板素材を用いる後の工程については図5で後述する。
次に、図4を参照して説明する。図4は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図4(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔72をあけ、かつ内蔵する半導体チップ41に相当する部分に開口部71を形成する。
次に、無電解めっきおよび電解めっきを行い、図4(b)に示すように、貫通孔72の内壁にスルーホール導電体33を形成する。このとき開口部71の内壁にも導電体が形成される。さらに、図4(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部71の内壁に形成された導電体も除去される。
次に、図4(d)に示すように、配線層23上の所定の位置に層間接続体32、32aとなる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図4(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵する半導体チップ41に相当する部分の開口部をあらかじめ設けておく。
この積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図4(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層23はプリプレグ12A側に沈み込んで位置する。以上により得られた配線板素材を配線板素材2とする。
なお、以上の図4に示した工程は、以下のような手順とすることも可能である。図4(a)の段階では、貫通孔72のみ形成し内蔵部品用の開口部71を形成せずに続く図4(b)から図4(d)までの工程を行う。次に、図4(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。
次に、図5を参照して説明する。図5は、上記で得られた配線板素材などを積層する配置関係を示す図である。図5において図示下側の配線板素材1は、図3に示した工程により得られたものである。
図5の図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを図示中間の配線板素材2における層間接続体32、32aおよびプリプレグ12Aと同様にして形成し得られたものである。ただし、半導体チップ41を含む中間実装基板のない構成であり、さらにプリプレグ14Aには半導体チップ41用の開口部も設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32、32aと同じである。
図5に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、半導体チップ41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。
また、積層により、配線層22、24は、層間接続体32、34の頭部に突き当てられてそれぞれ電気的に接続される。同時に、中間実装基板の配線パターン51bは、層間接続体32aの頭部に突き当てられて電気的に接続される。このように、内蔵部品たる中間実装基板における配線パターン51bは、多層配線板としての層間接続体32と同時に形成された層間接続体32aにより内層配線層23に電気的導通がされるので、この電気的導通のため新たな工程が発生しない。よって、コスト低減に寄与する。
図5に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。
変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、外側の配線層21、26は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図3(d)の段階で)形成するようにしてもよい。
次に、本発明の別の実施形態に係る部品内蔵配線板について図6を参照して説明する。図6は、別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。同図において、すでに説明した構成要素と同じまたは相当するものには同一符号を付し、加えることがない限りその説明を省略する。
この実施形態では、中間実装基板として、絶縁板51a、配線パターン51b、裏面配線パターン51c、層間接続体51dを備えた中間基板51Aに、導電性バンプ42を介して半導体チップ41が実装されたものを使用している。さらに、多層配線板内へのその内蔵の位置が、ほぼ、絶縁層12と絶縁層13との境付近になっている。また、中間実装基板と内層の配線層との電気的接続が、中間基板51Aの裏面配線パターン51cに頭部が突き当てられた層間接続体32aAを介してなされている。層間接続体32aAは、図1に示した実施形態の場合と異なり図で上側が細い径である。この事情は、配線層22と配線層23との層間接続体32Aも同様である。
図7は、図6中に示した中間実装基板の構成を模式的に示す断面図である。図7において、すでに説明した図中に登場したものと同一の構成には同一符号を付している。中間基板51Aで使用の層間接続体51dの形成方法としては、例えば、導電性組成物をCu箔上にスクリーン印刷して得られる導電性バンプを利用する方法を採用することができる(絶縁材料が異なるが図3(a)〜(c)に示す工程に類似する)。層間接続体51dを貫通して備えた両面Cu箔の絶縁板51aにおいて、その両面Cu箔を所定にパターニングして配線パターン51b、51cを得ることができる。
図8は、図6に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。具体的には、配線板素材などを積層する配置関係を示す図であり、前述の実施形態における図5に示した工程に相当してなされるものである。図8において、すでに説明した構成要素と同一または同一相当のものには同一符号を付している。
図8に示すように、この実施形態では、配線板素材2Aとして、プリプレグ12Aの積層、および層間接続体32、32aの形成されていないものを使用する。ただし、中間基板51Aによる中間実装基板を、あらかじめ、所定の位置に図示するように取り付け固定しておく。この固定には接着剤を利用することができる。配線層23は、中間基板51Aの配線パターン51bとの接触がないようにあらかじめパターニングしておく。
また、配線板素材1Aについては、プリプレグ12Aおよび層間接続体32、32aを設けたものを用意する。すなわち、層間接続体32、32aの形成およびプリプレグ12Aの積層を、中間実装基板のない配線板素材1の配線層22上(絶縁層11上)であらかじめ行うようにする。結果として配線板素材1Aは、配線板素材3と同様の構成になる。
図8に示すような配置で各配線板素材1A、2A、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12Aまたは同14Aの流動性により、半導体チップ41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。
また、積層により、配線層23、24は、層間接続体32A、34の頭部に突き当てられてそれぞれ電気的に接続される。同時に、中間実装基板の裏面配線パターン51cは、層間接続体32aAの頭部に突き当てられて電気的に接続される。このように、内蔵部品たる中間実装基板における配線パターン51cは、多層配線板としての層間接続体32Aと同時に形成された層間接続体32aAにより内層配線層22に電気的導通がされるので、この電気的導通のため新たな工程が発生しない。よって、前述の実施形態と同様にコスト低減に寄与する。
次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図9を参照して説明する。図9は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。同図において、すでに説明した構成要素と同じまたは相当するものには同一符号を付し、加えることがない限りその説明を省略する。
この実施形態では、中間実装基板として、絶縁板51aA、配線パターン51bを備えた中間基板51Bに、導電性バンプ42を介して半導体チップ41が実装されたものを使用している。さらに、多層配線板内へのその内蔵の位置が、図6に示した実施形態と同様に、ほぼ、絶縁層12と絶縁層13との境付近になっている。また、中間実装基板と内層の配線層との電気的接続が、中間基板51Bの配線パターン51bの裏面側(半導体チップ41が実装されている側と反対の面)に頭部が突き当てられた層間接続体32aAを介してなされている。この電気的接続ため、絶縁板51aAは、層間接続体32aAの頭部が突き当てられる部位において貫通している。
図10は、図9中に示した中間実装基板の構成を模式的に示す断面図である。図10において、すでに説明した図中に登場したものと同一の構成には同一符号を付している。中間基板51Bにおける絶縁板51aAの貫通部分の形成方法としては、配線パターン51bのパターン形成後、絶縁板51aAの裏面側からその所定部位を、例えばエッチング加工やレーザ加工する方法を採用することができる。
図11は、図9に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。具体的には、配線板素材などを積層する配置関係を示す図であり、上記各実施形態における図5または図8に示した工程に相当してなされるものである。図11において、すでに説明した構成要素と同一または同一相当のものには同一符号を付している。
図11に示すように、この実施形態の積層工程は、図8に示したものと類似する。配線板素材2Bとして、図10に示した、中間基板51Bによる中間実装基板が所定の位置に取り付け固定されたものを使用する。この固定には接着剤を利用することができる。配線層23は、中間基板51の配線パターン51bとの接触がないようにあらかじめパターニングしておく。
配線板素材1Aについては、図8に示した実施形態と同様である。図11に示すような配置で各配線板素材1A、2B、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12Aまたは同14Aの流動性により、半導体チップ41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。
また、積層により、配線層23、24は、層間接続体32A、34の頭部に突き当てられてそれぞれ電気的に接続される。同時に、中間実装基板における配線パターン51bの裏面側は、層間接続体32aAの頭部に突き当てられて電気的に接続される。このように、内蔵部品たる中間実装基板における配線パターン51bは、多層配線板としての層間接続体32Aと同時に形成された層間接続体32aAにより内層配線層22に電気的導通がされるので、この電気的導通のため新たな工程が発生しない。よって、前述の各実施形態と同様にコスト低減に寄与する。
次に、本発明のさらに別の(第4の)実施形態に係る部品内蔵配線板について図12を参照して説明する(この形態は、その記載にかかわらず参考例である)。図12は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。同図において、すでに説明した構成要素と同じまたは相当するものには同一符号を付し、加えることがない限りその説明を省略する。
この実施形態では、中間実装基板として、絶縁板51a、配線パターン51bを備えた中間基板51に、導電性バンプ42を介して半導体チップ41が実装されたもの(すなわち図1に示した実施形態で使用のものと構成が同じもの)を使用している。さらに、多層配線板内へのその内蔵の位置は、図6、図9に示した実施形態と同様に、ほぼ、絶縁層12と絶縁層13との境付近になっている。また、中間実装基板と内層の配線層との電気的接続が、中間基板51の配線パターン51bと内層の配線層23との間に設けられた異方性導電性フィルム52を介してなされている。
図13は、図12に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。具体的には、配線板素材などを積層する配置関係を示す図であり、上記各実施形態における図5、図8、図11に示した工程に相当してなされるものである。図13において、すでに説明した構成要素と同一または同一相当のものには同一符号を付している。
図13に示すように、この実施形態の積層工程は、図8、図11に示したものと類似する。配線板素材2Cとして、中間基板51による中間実装基板が、異方性導電性フィルム52を介して絶縁層13上の配線層23に電気的、機械的に取り付け固定されたものを使用する。この固定には、異方性導電性フィルム52自体が有する硬化性樹脂を利用することができる。配線パターン51bと配線層23との位置合わせを要するため工程が増加するが、パターン同士の位置合わせであるのでより微細なパターン同士の接続が可能になるなど確実な接続を実現できる。なお、異方性導電性フィルム52としては、異方性導電性素材一般(例えば異方性導電性樹脂)を使用可能である。また、異方性導電性フィルム52に代えてはんだ(製造工程としてはクリームはんだ)を使用する態様もあり得る。
配線板素材1Bについては、中間基板51の配線パターン51bに突き当たるような層間接続体(層間接続体32a、32aA)のないものを使用する。その余は図8、図11に示した実施形態の配線板素材1Aと同様である。図13に示すような配置で各配線板素材1B、2C、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12Aまたは同14Aの流動性により、半導体チップ41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、積層により、配線層23、24は、層間接続体32A、34の頭部に突き当てられてそれぞれ電気的に接続される。
図12、図13に示した実施形態の変形例としては、図6、図9に示した実施形態のように、(中間基板51に代えて)中間基板51Aまたは51Bを有する中間実装基板を使用し、層間接続体32aAを設けこれをも中間実装基板との電気的接続に供するような形態も考えられる。すなわち、この場合、中間実装基板の裏面側では層間接続体32aAを介して内層の配線層22との電気的接続がなされ、中間実装基板の表面側では異方性導電性フィルム52またははんだを介する内層の配線層23との電気的接続がなされる。
本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図1中に示した中間実装基板の製造過程の例を模式的に断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図6中に示した中間実装基板の構成を模式的に示す断面図。 図6に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図9中に示した中間実装基板の構成を模式的に示す断面図。 図9に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 本発明のさらに別の(第4の)実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図12に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
符号の説明
1、1A…配線板素材、2、2A、2B、2C…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層、21A…金属箔(銅箔)、22…内層配線層、22A…金属箔(銅箔)、23…内層配線層、23A…金属箔(銅箔)、24…内層配線層、24A…金属箔(銅箔)、25…内層配線層、26…配線層、26A…金属箔(銅箔)、31、32、32A、34、35…層間接続体(導電性組成物印刷による導電性バンプ)、32a、32aA…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、41…半導体チップ、42…導電性バンプ(Auスタッドバンプ)、43…アンダーフィル樹脂、43A…アンダーフィル樹脂(硬化前)、51、51A、51B…中間基板(キャリア基板)、51a、51aA…絶縁板、51b…配線パターン、51c…裏面配線パターン、51d…層間接続体、52…異方性導電性フィルム、61、62…はんだレジスト、71…部品用開口部、72…貫通孔。

Claims (9)

  1. 絶縁板と該絶縁板上に設けられた配線パターンとを有する中間基板と、
    前記配線パターンを介して前記中間基板に実装された半導体チップと、
    前記中間基板および前記半導体チップを埋設する絶縁層と該絶縁層中に設けられた内層の配線層である第1の内層配線層とを有する多層配線板と、
    前記中間基板の前記配線パターンと前記多層配線板の前記第1の内層配線層とを電気的に導通するように、前記多層配線板の前記絶縁層の厚み方向一部を貫通して該配線パターンと該第1の内層配線層との間に挟設された第1の層間接続体と、
    前記第1の層間接続体を挟設する前記第1の内層配線層の、該第1の層間接続体が存在する側の隣の内層の配線層として前記多層配線板中に設けられた第2の内層配線層と、
    前記第1の内層配線層と前記第2の内層配線層とを電気的に導通するように、前記多層配線板の前記絶縁層の厚み一部を貫通して該第1の内層配線層と該第2の内層配線層との間に挟設された第2の層間接続体と
    を具備することを特徴とする部品内蔵配線板。
  2. 前記第1の層間接続体が、前記半導体チップが実装されている前記配線パターンの面と同一の側の該配線パターンの面に接触して前記第1の内層配線層との間に挟設されていることを特徴とする請求項1記載の部品内蔵配線板。
  3. 前記第1の層間接続体が、前記半導体チップが実装されている前記配線パターンの面とは反対の側の該配線パターンの面に接触して前記第1の内層配線層との間に挟設されていることを特徴とする請求項1記載の部品内蔵配線板。
  4. 前記中間基板の前記配線パターンが、互いに電気的導通して前記絶縁板の一方の面および他方の面にそれぞれ設けられ、
    前記半導体チップが、前記配線パターンのうちの前記絶縁板の前記一方の面に設けられた配線パターンを介して前記中間基板に実装され、
    前記第1の層間接続体が、前記絶縁板の前記他方の面に設けられた前記配線パターンに接触して前記第1の内層配線層との間に挟設されていること
    を特徴とする請求項1記載の部品内蔵配線板。
  5. 前記第1の層間接続体と前記第2の層間接続体とが同じ組成の材料でできていることを特徴とする請求項1記載の部品内蔵配線板。
  6. 前記半導体チップが、前記中間基板に対してフリップ接続されていることを特徴とする請求項1記載の部品内蔵配線板。
  7. 前記中間基板の前記絶縁板の厚さが、前記多層配線板を構成する複数層の絶縁層のいずれよりも薄いことを特徴とする請求項1記載の部品内蔵配線板。
  8. 前記中間基板の前記絶縁板が、屈曲性のある素材であることを特徴とする請求項1記載の部品内蔵配線板。
  9. 第1の絶縁板と該第1の絶縁板上に設けられた第1の配線パターンとを有する中間基板と前記第1の配線パターンを介して前記中間基板に実装された半導体チップとを備えた中間実装基板を用意する工程と、
    前記第1の絶縁板とは別の絶縁板である第2の絶縁板上に前記中間実装基板が位置して該第2の絶縁板と前記第1、第2の絶縁板とは別の絶縁板である第3の絶縁板とにより前記中間実装基板が埋め込まれるように、かつ、前記第1の配線パターンが前記第2または第3の絶縁板に設けられた第2の配線パターンに前記第2または第3の絶縁板の厚み方向一部を貫通して設けられた第1の層間接続体を介して電気的導通するように、かつ、該第2の配線パターンが前記第2または第3の絶縁板の前記厚み方向一部を貫通してさらに設けられた第2の層間接続体を介して該第2の配線パターンの隣の導電層となるべく前記第3または第2の絶縁板に設けられた第3の配線パターンに電気的に導通するように、前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
JP2007322062A 2007-11-01 2007-12-13 部品内蔵配線板、部品内蔵配線板の製造方法 Expired - Fee Related JP5515210B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2007322062A JP5515210B2 (ja) 2007-12-13 2007-12-13 部品内蔵配線板、部品内蔵配線板の製造方法
KR1020157002082A KR101611804B1 (ko) 2007-11-01 2008-10-29 부품 내장 배선판, 부품 내장 배선판의 제조 방법
CN200880113984.7A CN101843181B (zh) 2007-11-01 2008-10-29 内置元件电路板
CN201210049500.5A CN102612264B (zh) 2007-11-01 2008-10-29 内置元件电路板、内置元件电路板的制造方法
KR1020107011968A KR20100084684A (ko) 2007-11-01 2008-10-29 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US12/740,694 US8350388B2 (en) 2007-11-01 2008-10-29 Component built-in wiring board and manufacturing method of component built-in wiring board
PCT/JP2008/069678 WO2009057654A1 (ja) 2007-11-01 2008-10-29 部品内蔵配線板、部品内蔵配線板の製造方法
CN201210049514.7A CN102612265B (zh) 2007-11-01 2008-10-29 内置元件电路板、内置元件电路板的制造方法
TW097142088A TWI459871B (zh) 2007-11-01 2008-10-31 Built-in parts wiring board, built-in parts wiring board manufacturing methods
TW103127242A TWI545998B (zh) 2007-11-01 2008-10-31 Built-in parts wiring board
US13/685,917 US8987901B2 (en) 2007-11-01 2012-11-27 Component built-in wiring board and manufacturing method of component built-in wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322062A JP5515210B2 (ja) 2007-12-13 2007-12-13 部品内蔵配線板、部品内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2009147066A JP2009147066A (ja) 2009-07-02
JP5515210B2 true JP5515210B2 (ja) 2014-06-11

Family

ID=40917355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322062A Expired - Fee Related JP5515210B2 (ja) 2007-11-01 2007-12-13 部品内蔵配線板、部品内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5515210B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095130B1 (ko) 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
JP5108253B2 (ja) * 2006-05-09 2012-12-26 大日本印刷株式会社 部品実装モジュール

Also Published As

Publication number Publication date
JP2009147066A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US9226382B2 (en) Printed wiring board
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN107770946B (zh) 印刷布线板及其制造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP7216139B2 (ja) 回路基板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JP5649771B2 (ja) 部品内蔵配線板
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2009239088A (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees