JP5359993B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents
部品内蔵配線板、部品内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP5359993B2 JP5359993B2 JP2010119331A JP2010119331A JP5359993B2 JP 5359993 B2 JP5359993 B2 JP 5359993B2 JP 2010119331 A JP2010119331 A JP 2010119331A JP 2010119331 A JP2010119331 A JP 2010119331A JP 5359993 B2 JP5359993 B2 JP 5359993B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- component
- semiconductor element
- wiring pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
Claims (10)
- 端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品と、
前記半導体素子部品の表面の少なくとも一部に密着して該半導体素子部品の少なくとも一部分を埋め込んだ板状絶縁層と、
前記板状絶縁層の上面上に設けられた第1の配線パターンと、
前記板状絶縁層の前記上面に対向する下面上に設けられた、前記半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドを含む第2の配線パターンと、
前記半導体素子部品の前記表面実装用端子の前記一部と前記第2の配線パターンの前記ランドとを電気的、機械的に接続する、すずを含むはんだ接続部材と、
前記第2の配線パターンと電気導通して該第2の配線パターンから、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に電気導通するように延設されたビアホール内めっきビアと
を具備することを特徴とする部品内蔵配線板。 - 表面実装型受動素子部品をさらに具備し、
前記板状絶縁層が、前記表面実装型受動素子部品の表面の一部に密着して該表面実装型受動素子部品の少なくとも一部分をも埋め込み、
前記第2の配線パターンが、前記表面実装型受動素子部品の端子をはんだ接続するためのランドをも第2のランドとして含み、
前記表面実装型受動素子部品の前記端子と前記第2の配線パターンの前記第2のランドとを電気的、機械的に接続する、すずを含む第2のはんだ接続部材をさらに具備すること
を特徴とする請求項1記載の部品内蔵配線板。 - 前記第2の配線パターンと電気導通して該第2の配線パターンから前記板状絶縁層を貫通して、前記第1の配線パターンに電気導通するように延設された、層間接続体たる第2のビアホール内めっきビアをさらに具備することを特徴とする請求項1または2記載の部品内蔵配線板。
- 前記第2の配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンであることを特徴とする請求項1記載の部品内蔵配線板。
- 前記板状絶縁層との間に前記第2の配線パターンを挟むように、前記第2の配線パターン上に積層位置する第2の板状絶縁層をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
- 前記第2の配線パターンが、基層と、該基層上位置選択的に積層された、前記はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有し、
前記はんだ接続部材が、金をも含むこと
を特徴とする請求項1記載の部品内蔵配線板。 - 前記第2の配線パターンの前記ランド上であって前記はんだ接続部材が接触する第1の領域と該第1の領域から延設された前記第2の配線パターン上であって前記はんだ接続部材が接触しない第2の領域とを隔てるように設けられた樹脂パターンをさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
- 前記はんだ接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有し、
前記導電部が、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記導電部が、すずを組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が240℃以下であり、前記複数元素系相部の融点が260℃以上であること
を特徴とする請求項1記載の部品内蔵配線板。 - 前記半導体素子部品の前記表面実装用端子が、前記一部および該一部以外を含めすべて、少なくとも表面に銅を有することを特徴とする請求項1記載の部品内蔵配線板。
- 端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドとなるべき領域を、金属箔上に位置設定する工程と、
前記金属箔の前記領域上に、すずを含むはんだ成分を含有のペースト状はんだ組成物を付着させる工程と、
前記金属箔上の、前記ペースト状はんだ組成物を介した前記領域上に前記半導体素子部品の前記表面実装用端子のうちの前記一部が位置するように、前記半導体素子部品をマウントする工程と、
前記ペースト状はんだ組成物をリフローさせ前記半導体素子部品を前記金属箔上に固定する工程と、
前記半導体素子部品の表面に密着して該半導体素子部品を埋め込むように、前記金属箔上に板状絶縁層を積層する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に達するように、前記金属箔および前記板状絶縁層に連通する穴を形成する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外と前記金属箔とを電気導通させるように、前記金属箔および前記板状絶縁層に連通する前記穴内にめっきビアを形成する工程と、
前記めっきビアが電気導通されている前記金属箔を、前記ランドとなるべき前記領域が第1の導電パターンとして少なくとも残り、かつ前記めっきビアから引き出されるような金属箔のパターンが第2の導電パターンとして少なくとも残るように、パターニングする工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119331A JP5359993B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119331A JP5359993B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249458A JP2011249458A (ja) | 2011-12-08 |
JP5359993B2 true JP5359993B2 (ja) | 2013-12-04 |
Family
ID=45414387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119331A Expired - Fee Related JP5359993B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359993B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038909A (ja) * | 2012-08-13 | 2014-02-27 | Koki:Kk | 部品実装基板およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332866A (ja) * | 2000-05-24 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
JP2003211289A (ja) * | 2002-01-21 | 2003-07-29 | Fujitsu Ltd | 導電性接合材料、それを用いた接合方法及び電子機器 |
JP3888267B2 (ja) * | 2002-08-30 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
CN102612265B (zh) * | 2007-11-01 | 2016-05-11 | 大日本印刷株式会社 | 内置元件电路板、内置元件电路板的制造方法 |
JP2010010671A (ja) * | 2008-05-29 | 2010-01-14 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2009016882A (ja) * | 2008-10-20 | 2009-01-22 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2010
- 2010-05-25 JP JP2010119331A patent/JP5359993B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249458A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945974B2 (ja) | 部品内蔵配線板 | |
JP5130661B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP2010010671A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5851079B2 (ja) | 部品内蔵配線板 | |
US20120152606A1 (en) | Printed wiring board | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009111307A (ja) | 部品内蔵配線板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP5359993B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
JP2013211497A (ja) | 部品接合構造 | |
JP2005244164A (ja) | 中継基板付き基板及びその製造方法 | |
JP2013077726A (ja) | 半導体パッケージの製造方法 | |
JP2011071560A (ja) | 部品内蔵配線板の製造方法 | |
JP5779908B2 (ja) | 部品内蔵配線板 | |
JP2010040891A (ja) | 部品内蔵配線板 | |
JP5895981B2 (ja) | 電子モジュール | |
JP2011228422A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5818296B2 (ja) | 電子モジュール、電子モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |