JP4024188B2

JP4024188B2 - 半導体チップ内蔵配線板の製造方法

Info

Publication number: JP4024188B2
Application number: JP2003275532A
Authority: JP
Inventors: 浩之平井; 義孝福岡
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2003-07-16
Filing date: 2003-07-16
Publication date: 2007-12-19
Anticipated expiration: 2023-07-16
Also published as: JP2005039094A

Description

本発明は、半導体チップを基板中に内蔵する半導体チップ内蔵配線板の製造方法に係り、特に、生産性向上に適する半導体チップ内蔵配線板の製造方法に関する。

半導体チップを内蔵する配線板の従来例として、例えば、特開平２００３−４６０１９公報に記載されたものや特開平２００２−１４６７５７号公報に記載されたものがある。これらの例に開示されるように、配線板に半導体チップを内蔵するには、少なくとも、半導体チップの側面を囲むように配線板を構成する一部基板にキャビティを設けることと、このキャビティ内の半導体チップ周りの空間を充填するように充填材（充填樹脂）を設けることとが必要である。
特開２００３−４６０１９号公報特開２００２−１４６７５７号公報

上記のような充填材の充填が必要な半導体チップ内蔵配線板は、充填材を充填する工程や充填材を硬化させる工程に個別の時間がかかり生産性の向上という点で限界がある。

本発明は、上記の事情を考慮してなされたもので、半導体チップを基板中に内蔵する半導体チップ内蔵配線板の製造方法において、さらに生産性向上が可能な半導体チップ内蔵配線板の製造方法を提供することを目的とする。

上記の課題を解決するため、本発明に係る半導体チップ内蔵配線板の製造方法は、穴が開口された半硬化状態の絶縁板と平板状の半硬化状態の絶縁板とを積層して、半導体チップを収容可能なキャビティを有する未硬化状態のキャビティ付絶縁板を用意する工程と、
前記キャビティ付絶縁板のキャビティの中に半導体チップを、入出力パッドの存する面が開放面となるように向けて配置する工程と、キャビティの中に半導体チップが配置された前記キャビティ付絶縁板のいずれか一方の面に、導電性バンプが形成された金属箔、または導電層がパターニングされて被着され、かつ前記導電層に導電性バンプが形成された配線板を、前記導電性バンプを前記キャビティ付絶縁板に貫通させて配置し、他方の面には、金属箔、または導電層がパターニングされて被着されている配線板を配置して積層体とする工程と、前記積層体を積層方向に加圧かつ加熱して、前記キャビティ付絶縁板を硬化させるとともに、前記半導体チップの前記入出力パッドの存する面にある入出力端子とこれに対向位置する前記金属箔または前記配線板の導電層とを電気的に接続させ、かつ、前記導電性バンプの先端部を対向位置する前記金属箔または前記配線板の導電層に電気的に接続させる工程と、を具備することを特徴とする。

すなわち、本発明の製造方法で製造された半導体チップ内蔵配線板では、半導体チップの少なくとも側面は単一の絶縁層により覆い囲まれている。この単一の絶縁層は、その上下に配線層が設けられており、また、単一の絶縁層を貫通して導電性の層間接続体が設けられている。換言すると、半導体チップと単一の絶縁層との間に充填材が別途設けられておらず、充填材の充填・硬化の工程なしで製造が可能である。したがって、生産性の向上が可能である。

これは、上記で述べた半導体チップ内蔵配線板のひとつの製造方法である。この方法では、まず、「半硬化状態の絶縁板に設けられたキャビティの中に半導体チップを、入出力パッドの存する面が開放面となるように向けて配置する」。そして、「前記半導体チップが配置された前記半硬化状態の絶縁板の上下面に、金属箔、または導電層がパターニングされて被着されている配線板を積層一体化する」。

後の工程では、また、「積層方向に加圧かつ加熱して前記半硬化状態の絶縁板を硬化」することと、「前記半導体チップの前記入出力パッドの存する面にある入出力端子とこれに対向位置する前記金属箔または前記導電層とを電気的に接続すること」とがなされる。積層方向に加圧かつ加熱することにより、半硬化状態の絶縁板が流動性を得てキャビティに残る半導体チップ周りの空間が埋められ、その後硬化される。よって、配線板としての積層化工程と同時に半導体チップ周りの空間が絶縁板を構成する材料により埋められ、個別の充填材の充填・硬化の工程を必要としない。したがって、生産性を向上できる。また、半導体チップの入出力端子の電気的接続は、半導体チップを内蔵するための前提となる、配線パターンとの電気的接続のひとつの方法である。

本発明によれば、充填材の充填・硬化の工程を必要としないので、さらに生産性向上が可能な半導体チップ内蔵配線板およびその製造方法を提供することができる。

本発明の実施態様として、前記入出力端子は、金バンプ、銅バンプ、または半田バンプを含み得る。これらの金属バンプにより第１の配線層の配線パターンとの電気的接続を確立するものである。第１の配線層の配線パターンとの電気的接続が確立されるこれらの金属バンプには、半導体チップの入出力パッドにあらかじめ導通している。

また、実施態様として、前記入出力端子は、前記半導体チップの前記入出力パッドの位置を再配置する機能をさらに備えているようにしてもよい。これは、半導体チップとして、例えば、いわゆるウエハレベルパッケージングが施されたものを用いるようにしたものである。このような再配置化がなされることで入出力端子の配置ルールがより粗略化され、よってこれに電気的接続される配線パターンとの位置合わせ精度も粗くすることが可能である。したがって、通常のフリップチップ接続に要する精度を確保する実装装置より相当に安価な実装装置を、半導体チップの配置（マウント）に使用することができる。

また、実施態様として、前記入出力端子は、導電性ペーストを硬化させたものまたはクリーム半田を溶融固化させたものを含むように構成してもよい。導電体の一部として導電性ペーストを硬化させたものやクリーム半田を溶融固化させたものを用いると、配線パターンとの電気的接続が強固になり信頼性向上に好ましい。

また、実施態様として、前記導電性バンプは、導電性ペーストを硬化させた導電性バンプからなるようにしてもよい。このような層間接続体は、積層一体化と同時に単一の絶縁層に貫通・形成することができるので、スルーホールの形成やスルーホール内壁面へのめっき形成などによる層間接続体の形成に比較して生産性がなお良好である。

また、本発明においては、前記半導体チップが接続された配線層の配線パターンに電気的接続され、かつ前記単一の絶縁層に埋め込み設けられた表面実装型電気・電子部品をさらに具備するようにしてもよい。半導体チップのほかに表面実装型電気・電子部品を内蔵するものである。

また、半導体チップ内蔵配線板の上記ひとつの製造方法における実施態様として、前記第２の工程は、前記半硬化状態の絶縁板の上下面のうちいずれか一方の面に積層配置された前記金属箔または前記配線板として、前記金属箔上または前記導電層上にあらかじめ導電性バンプが形成されたものを用い、ｉ．前記導電性バンプを前記半硬化状態の絶縁板に貫通させて先端部を突出させるように積層する工程と、ｉｉ．前記突出させた先端部を他方の対向位置する前記金属箔または前記導電層に電気的接続させるように積層する工程とを有するようにしてもよい。導電性バンプを由来とする層間接続体を、積層一体化の工程中に絶縁板に貫通・形成するようにしたものである。

また、半導体チップ内蔵配線板の上記別の製造方法における実施態様として、前記第３の工程は、前記半硬化状態の絶縁板、および前記第２の金属箔、または前記第２の導電層がパターニングされて被着されている前記第２の配線板として、前記第２の金属箔上または前記第２の導電層上にあらかじめ導電性バンプが形成されその先端部が前記半硬化状態の絶縁板を貫通・突出して積層されているものを用い、前記導電性バンプの前記先端部が対向位置する前記金属箔または前記導電層に対して電気的接続を確立するようになされてもよい。これも導電性バンプを由来とする層間接続体を、積層一体化に伴い絶縁板に貫通・形成するようにしたものである。

また、両製造方法は、実施態様として、前記第１の工程の前に、半導体チップの前記入出力パッドの位置を再配置して前記入出力端子とする工程をさらに具備するようにしてもよい。これは、半導体チップとして、例えば、いわゆるウエハレベルパッケージングが施されたものを用いようとするものである。このような再配置化がなされることで入出力端子の配置ルールがより粗略化され、よってこれに電気的接続される配線パターンとの位置合わせ精度も粗くすることが可能である。したがって、通常のフリップチップ接続に要する精度を確保する実装装置より相当に安価な実装装置を、半導体チップの配置に使用することができる。

ここで、まず、比較対照例としての半導体チップ内蔵配線板について図７を参照して説明する。図７は、比較参照例としての半導体チップ内蔵配線板の構成を示す模式的断面図である。この半導体チップ内蔵配線板５００は、積層された絶縁板の一部層に穴グリ５０２を設け、その内部に半導体チップ５０１を内蔵している。

穴グリ５０２の底面にある配線パターンと半導体チップ５０１の入出力端子とがフリップチップ接続されている。また、半導体チップ５０１の下面の配線板との隙間にはアンダーフィル樹脂５０４が充填され、かつ、半導体チップ５０１と穴グリ５０２との間に残る空間には充填樹脂５０３が充填される。

このような構造の半導体チップ内蔵配線板５００は生産性が良好とはいえない。これは、アンダーフィル樹脂５０４および充填樹脂５０３の充填、硬化にそれぞれ個別に時間がかかるからである。例えば、アンダーフィル樹脂５０４の熱硬化には例えば３０秒を要する。また、フリップチップボンダを用いるので、特に大面積のワーク（例えば２００ｍｍ角を超えるワーク）に適用するには非常に高価なフリップチップボンダが必要となるか、または適用が不可能である。このため、大面積用ではないフリップチップボンダの使用で生産性が限られる。

さらに、充填樹脂５０３の上部には、配線パターンを配置することが不可能であり、パターン設計上の制約という不利も存在する。すなわち、配線板としての機能性の面で改善の余地がある。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図である。まず、図１（ａ）に示すように、半導体チップ内蔵用のキャビティ１２ａが形成されたプリプレグ（半硬化状態の絶縁板）１１、１２を用意する。プリプレグ自体は、公知であるのでここでは詳細を省略するが、硬化後の強度、厚さ、加熱時の流動性などが所定（後述）になるものを用いる。

この実施形態では、キャビティ１２ａを有する半硬化状態の絶縁板として、穴が開口されたプリプレグ１２と平板上のプリプレグ１１とが積層されたものを用いている。

次に、図１（ｂ）に示すように、キャビティ１２ａに半導体チップ１３を、その入出力パッドの存する面が開放面となるように配置・固定し、配線板素材１０を得る。ここでは、入出力パッドに導通して金属バンプ１５があらかじめ形成されている半導体チップ１３を用いる。金属バンプ１５には、金バンプ、銅バンプ、半田バンプなどを用いることができる。また、半導体チップ１５は、研削により薄化された例えば１００μｍ程度の厚さのものを用いる。これは、プリプレグ１１、１２を貫通する層間接続体として導電性バンプ（後述）によるものを用いるので、導電性バンプが貫通可能な厚さのプリプレグ１２、１１に半導体チップ１３を内蔵するためである。

キャビティ１２ａ内への半導体チップ１３の配置は、例えば接着樹脂１４を介して行なう。その配置には、例えば電子部品実装用のマウンタを用いることができる。半導体チップ１３の金属バンプ１５の位置に対向してパターニングされた導電層（配線パターン：後述）が接続されるため、半導体チップ１３の上記配置はある程度の正確性は必要である。しかしながら、金属バンプ１５の形成により半導体チップ１３としての入出力端子の配置ルールをより粗にすることが可能であり、この場合には、フリップチップ接続に用いるような精度で実装することを要しない。また、通常の電子部品実装用のマウンタであればより大面積の実装が可能なので、例えば多数の完成品を製造すべく一枚のプリプレグ１１、１２を大面積とし、図２（ｂ）に示すような実装をその大面積内に多数設けることもできる。これにより、さらに生産性の向上が図れる。

次に、図１（ｃ）に示すように、半導体チップ１３がキャビティ１２ａに配置・固定された配線板素材１０の下側に、導電性バンプ３５があらかじめ形成された配線板素材３０を配置して、導電性バンプ３５がプリプレグ１１、１２に突入するように積層する（図においてＡの積層）。配線板素材３０は、絶縁板３１の上下面に配線パターン３２、３３が形成され、また、それらの配線パターン３２、３３は層間接続バンプ３４により電気的に導通（層間接続）している。層間接続は、これに限らず、周知のスルーホールによるものでもよい。

また、導電性バンプ３５の形成は、公知のように、配線パターン３２上の必要な位置に、例えばスクリーン印刷により行なうことが可能である。そのためには、インク相当の導電性ペーストとして、例えばペースト状樹脂の中に金属粒（銀、金、銅、半田など）を分散させ、加えて揮発性の溶剤を混合させたものを用意し、これをスクリーン印刷により配線パターン３２上に、個々がほぼ円錐形状になるように印刷する。印刷後に溶剤を揮発させ硬化させる。

図１（ｃ）においてＡの積層が完了したら、次に、このＡの積層体の上側に配線板素材２０を配置し、積層方向に加圧かつ加熱して、一体化する。このとき、導電性バンプ３５の先端が、対向して位置する配線板素材２０の下側の配線パターン２３に達して塑性変形し、これらの間の電気的接続が確立される。また、プリプレグ１１、１２が熱により流動性を得て半導体チップ１３周りの空間が埋められる。さらに、半導体チップ１３の金属バンプ１５に、対向して位置する配線板素材２０の下側の配線パターン２３が当接され、これらの間の電気的接続もなされる。また、この一体化により、図１（ｄ）に示すように、プリプレグ１１、１２は、半硬化状態から完全に硬化した状態（硬化絶縁板１１Ａ、１２Ａ）になる。

なお、上側の配線板素材２０も、導電性バンプ３５が形成されていないことを除けば下側の配線板素材３０と同様に、絶縁板２１の上下面に配線パターン２１、２２が形成され、それらの配線パターン３２、３３が層間接続バンプ２４により電気的に導通（層間接続）しているものを用い得る。層間接続は、当然ながら周知のスルーホールによるものでもよい。また、図示する配線板素材２０や導電性バンプ３５形成前の配線板素材３０の製造方法は、公知のものによることができる。その製造方法を参考として概略的に述べると、まず、金属箔上に複数の円錐状の導電性バンプを印刷・形成し、これに半硬化状態のプリプレグを積層して導電性バンプをプリプレグに貫通させる。そして、貫通により突出した導電性バンプの先端を塑性変形させるようにさらに金属箔を積層して、積層方向に加圧かつ加熱しプリプレグを硬化させて一体化する。一体化のあと、上下面の金属箔を所望にパターニングする。

上記Ｂの積層により図１（ｄ）に示す状態が得られ、これにより本実施形態に係る半導体チップ内蔵配線板が完成する。ここで導電性バンプ３５は、配線板素材２０の下側の配線パターン２３に達して塑性変形し層間接続バンプ３５Ａになっている。各厚さは、例えば、絶縁板２１、３１がそれぞれ７０μｍ程度、硬化絶縁板１１Ａ、１２Ａが合わせて百数十μｍないし２００μｍである。半導体チップ１３の側面を始めその周りの空間は硬化絶縁板１１Ａ、１２Ａにより埋められており、新たな樹脂の充填や硬化の工程を要しない。したがって相当に生産性が向上する。また、半導体チップ１３の背面にも配線パターン３２を配置することができ、配線板としての機能性の面でも改善される。また、図１（ｄ）に示す半導体チップ内蔵配線板は、配線層の数が４であるが、さらに配線層数を増加させた配線板とすることもできる（後述）。

なお、導電性バンプ３５による層間接続バンプ３５Ａを設けることに代えて、Ｂの積層に際して導電性バンプ３５の形成されていない配線板素材３０を用い、その積層のあと、全層を貫通してスルーホールを設けその内表面に導電層を設けるようにして、所定の層間の電気的接続体とするようにしてもよい。

また、上記実施形態で、プリプレグ１１、１２は、その加熱時の流動性により、半導体チップ１３と絶縁板２１との間の隙間（例えば数十μｍの隙間）にも広がるようなものを用いるのが、信頼性向上の意味でより好ましい。また、同様の理由で、絶縁板２１、３１と硬化絶縁板１１Ａ、１２Ａとの強度により、半導体チップ１３が十分機械的に保護されるように強度（硬化後の強度）が確保されたものを用いるのが好ましい。

次に、本発明の別の実施形態に係る半導体チップ内蔵配線板について図２を参照して説明する。図２は、本発明の別の実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図である。図２において、図１中に示した構成要素と同一のものには同一符号を付している。この実施形態は、キャビティ１２ａ内に半導体チップ１３が配置・固定された配線板素材１０を用いる点で上記実施形態と同様である。違いは、配線板素材１０の上下に積層される対象が配線板素材２０、３０ではなく、金属箔（例えば銅箔）４４と導電性バンプ４７があらかじめ形成された金属箔（例えば銅箔）４６（導電性バンプ形成済み金属箔４５）とであることである。

この場合においても、図２（ａ）に示すＡの積層が最初に行なわれ、次に積層されたＡにさらにＢの積層がなされる。Ａの積層では、導電性バンプ４７がプリプレグ１１、１２に突入するように積層される。Ｂの積層では、積層方向の加圧により、導電性バンプ４７の先端が、対向して位置する金属箔４４に達して塑性変形し、これらの間の電気的接続が確立される。また、加熱によりプリプレグ１１、１２が流動性を得て半導体チップ１３周りの空間が埋められる。

さらに、半導体チップ１３の金属バンプ１５に、対向して位置する金属箔４４が当接され、これらの間の電気的接続もなされる。また、この一体化により、図２（ｂ）に示すように、プリプレグ１１、１２は、半硬化状態から完全に硬化した状態（硬化絶縁板１１Ａ、１２Ａ）になる。導電性バンプ４７は、金属箔４４に達して塑性変形し層間接続バンプ４７Ａになる。なお、Ａの積層およびＢの積層においては、金属箔４４、４６の外側に当て板を沿えるようにして積層すれば、先の実施形態と同様な確実な積層が可能である。

上記積層により図２（ｂ）に示す状態となる（すなわち両面に金属シールド層を有する半導体チップ内蔵配線板５０）。このあと、両面の積層された金属箔４４、４６を所望にパターニングすることにより、本実施形態に係る半導体チップ内蔵内線板が完成する。この実施形態は、配線層の数が２の両面配線板である。この実施形態でも上記実施形態と同様に生産性の向上などの効果が得られる。

図３は、上記説明の各実施形態の半導体チップ内蔵配線板をさらに多層化する場合に用い得る素材を模式的に示す断面図である。すなわち、この素材は、絶縁板１０１、その両面に形成された配線パターン１０２、１０３、および配線パターン１０２、１０３間を電気的接続する層間接続バンプ１０４からなる両面配線板の配線パターン１０３上に、円錐状の導電性バンプ１０５を印刷・形成し、さらに導電性バンプ１０５が貫通するようにプリプレグ１０６を積層させたものである。

このような素材を、図１（ｄ）に示す配線板の上側または下側にプリプレグ１０５が内側となるように積層、一体化すれば配線層数は、一回の積層につき２つ増加する。これは、図２（ｂ）に示す配線板においてその金属箔４４、４６をパターニングしたものについても同様に適用できる。なお、絶縁板１０１、その両面に形成された配線パターン１０２、１０３、および配線パターン１０２、１０３間を電気的接続する層間接続バンプ１０４からなる両面配線板の製造方法は、配線板素材２０などと同様である。

次に、上記各実施形態で使用できる半導体チップ１３についてさらに説明する。上記で半導体チップ１３の入出力端子の配置ルールをより粗にするため金属バンプ１３を設けることについて言及したが、このような金属バンプの形成方法の例を以下図４を参照して説明する。図４は、本発明の各実施形態に係る半導体チップ内蔵配線板において部材として使用することができる半導体チップを調製する過程を示す模式的断面図である。

まず、図４（ａ）に示すように、ウエハ５１上に完成された多数の半導体装置（すなわちウエハ状態の半導体装置）を用意する。半導体装置上にはそれぞれ入出力用のパッド５１ａが形成されている。この配置ルールは、半導体装置としてのルールによっており、通常きわめて密の間隔である。次に、図４（ｂ）に示すように、半導体装置上全面に例えばポリイミド５２などの絶縁層を塗布、硬化させる。そして、例えばフォトリソグラフィを用いてポリイミド５２の必要箇所にパッド５１ａに通じる開口を形成する。さらに、開口に露出したパッド５１ａ上にニッケルなどのバリアメタル層を形成し、続けて、図４（ｃ）に示すように、バリアメタル層に接続して銅などで再配線層５３を形成する。この再配線層５３により、入出力端子としての配置ルールをより粗にすることが可能である。

次に、図４（ｄ）に示すように、再び半導体装置上全面に例えばポリイミド５４などの絶縁層を塗布、硬化させる。そして、例えばフォトリソグラフィを用いてポリイミド５４の必要箇所に再配線層５３に通じる開口を形成する。さらに、開口に露出した再配線層５３上に金属バンプ５５を形成する。以上は、いわゆるウエハレベル・パッケージングとも呼ばれている技術である。続いて、図４（ｅ）に示すように、ウエハ５１はダイシングされ各半導体チップ５１Ａとして分離される。分離された半導体チップ５１Ａは、次に図４（ｆ）に示すように、厚さが１００μｍ程度となるように裏面が研削される（半導体チップ５１Ｂ）。ここで、半導体チップ５１Ｂが先の実施形態における半導体チップ１３に相当し、金属バンプ５５が先の実施形態における金属バンプ１５に相当する。半導体チップ５１Ｂの裏面には例えば熱硬化性の接着テープ（図示せず：接着樹脂１４に相当）が貼付される。

このように半導体チップ５１Ｂとして入出力端子が再配置化されていると、その入出力端子の配置ルールはより粗にされ得、半導体チップ５１Ｂのキャビティ内への配置にさほどの（通常のフリップチップ実装で要するほどの）精度を必要としなくなる。したがって、半導体チップ５１Ｂの配置に通常の電子部品実装用のマウンタを用いることが可能であり、しかも、これにより大面積のパネルに多数の配線板を面付けして製造し生産性をさらに向上できる。

次に、参考例について図５を参照して説明する。図５は、参考例に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図である。図５において、すでに説明したものと同じものには同一符号を付してある。

まず、図５（ａ）に示すように、配線板素材６０上の配線パターン６２上の所定位置に半導体チップとの接続用のクリーム半田６５を例えばスクリーン印刷により付着させる。配線板素材６０は、絶縁板６１と、絶縁板６１の両面の配線パターン６２、６３と、これらの配線パターン６２、６３の間を電気的に接続する層間接続バンプ６４とを有する。このような配線板素材６０は、すでに説明した配線板素材２０などと同様に製造することができる。また、クリーム半田６５は、これに代えて導電性ペーストを塗布するようにしてもよい。

次に、クリーム半田６５が付着された配線板素材６０上に、その付着位置に合致する位置の入出力端子を有する半導体チップ１３をフリップチップ実装する。この実装は、半導体チップ１３上に上記ですでに説明したような再配置による入出力端子があらかじめ設けられていれば、例えば通常の電子部品実装用のマウンタにより行なうことができる。配置に、通常のフリップチップ実装ほどの精度を要しないからである。半導体チップ１３の実装のあと、クリーム半田６５を溶融、固化する（半田６５Ａ）。クリーム半田６５に代えて導電性ペーストが付着されている場合には、この導電性ペーストを乾燥させる。

次に、図５（ｃ）に示すような積層、一体化を行なう。すなわち、半導体チップ１３が実装された配線板素材６０の上に、半導体チップ１３に対応する位置にキャビティ８１ａを有する別の配線板素材を配置する。この別の配線板素材は、キャビティ８１ａが形成されていることを除けば、図３において説明したものと構造自体は同様のものである。すなわち、絶縁板７１、その両面に形成された配線パターン７２、７３、および配線パターン７２、７３間を電気的接続する層間接続バンプ７４からなる両面配線板の配線パターン７２上に、円錐状の導電性バンプ７５を印刷・形成し、さらに導電性バンプ７５が貫通するように、あらかじめキャビティ８１ａに相当する開口が形成されたプリプレグ８１を積層させたものである。

図５（ｃ）に示す配置で積層方向に加圧かつ加熱して一体化することにより、図５（ｄ）に示す状態となる。このとき、導電性バンプ７５の先端が、対向して位置する配線板素材６０の上側の配線パターン６２に達して塑性変形し（層間接続バンプ７５Ａ）、これらの間の電気的接続が確立される。また、プリプレグ８１が熱により流動性を得て半導体チップ１３周りの空間が埋める。さらに、この一体化により、プリプレグ８１は、半硬化状態から完全に硬化した状態（硬化絶縁板８１Ａ）になる。図５（ｄ）に示す状態により参考例の実施形態に係る半導体チップ内蔵配線板が完成する。

この実施形態では、図１、図２に示した実施形態に比較して、半導体チップ１３の入出力端子である金属バンプ１５と配線板側の配線パターン６２との接続が、より確実なものになる点で信頼性上好ましいものとなる。すなわち、図１、図２に示したものでは、この接続が積層時の加圧による当接になっているが、本実施形態では、半田接続または導電性ペーストを介した接続になっている。

その他の点について述べると、先の実施形態と同様に、半導体チップ１３の側面を始めその周りの空間が硬化絶縁板８１Ａにより埋められており、新たな樹脂の充填や硬化の工程を要しない。したがって相当に生産性が向上する。また、図示していないが、原理的には半導体チップ１３の背面にも配線パターン７２を配置することができ、配線板としての機能性の面でも改善される。さらに、図５（ｄ）に示す半導体チップ内蔵配線板は、配線層の数が４であるが、さらに配線層数を増加させた配線板とすることもできる。これは、例えば図３に示した配線板素材をさらに積層することにより達成される。また、図５（ｄ）において、層間接続バンプ６４、７４は、周知のスルーホールによる層間接続体であってもよい。

さらに、導電性バンプ７５による層間接続バンプ７５Ａを設けることに代えて、積層の際して導電性バンプ７５の形成されていない配線板素材６０を用い、その積層のあと、全層を貫通してスルーホールを設けその内表面に導電層を設けるようにして、所定の層間の電気的接続体とすることもできる。

また、図５においては、積層に際して配線板素材６０の上に配置する配線板素材として、半導体チップ１３に対応する位置に開口を有するプリプレグ８１とその上の両面配線板とにしたが、半導体チップ１３に対応する位置に開口を有するプリプレグ８１とその上の金属箔とすることもできる。同様に、図５においては、半導体チップ１３を実装する配線板素材６０を両面配線板としたが、単なる金属箔とすることもできる。考え方として、図１に示す実施形態と図２に示す実施形態との関係を、図５に示す実施形態に適用することに相当する。

次に、参考例のさらに別の実施形態について図６を参照して説明する。図６は、本発明のさらに別の実施形態に係る半導体チップ内蔵配線板の構造を示す模式式的断面図である。図６において、すでに説明したものと同じものには同一符号を付してある。この実施形態では、図５に示した実施形態に対して、硬化絶縁板８１Ａに埋め込み設けられた表面実装型電気・電子部品（例としてチップコンデンサ８５）をさらに有する。

このような配線板を製造するには、半導体チップ１３の実装（図５（ｂ）を参照）の前または後にチップコンデンサ８５のような表面実装形電気・電子部品をも、例えばマウンタにより実装する。表面実装形電気・電子部品と配線パターン６２との接続は、半導体チップ１３と同様に、クリーム半田の溶融、固化による半田８６（または乾燥された導電性ペースト）による。積層前のプリプレグ８１には、実装された表面実装形電気・電子部品に対応する位置に開口またはキャビティを設けておく。このように、図５に示した実施形態では、半導体チップ１３に加えて他の電気・電子部品を内蔵する構造に容易に変形することができる。したがって、半導体チップ内蔵内線板としてより付加価値の高いものを提供できる。

本発明に係る半導体チップ内蔵配線板は、電子部品製造産業などの分野で生産することができる。本発明に係る半導体チップ内蔵配線板の製造方法は、電子部品製造産業などの分野で使用することができ、また製造された半導体チップ内蔵配線板は、電子機器製造産業などの分野で使用することができる。したがって、いずれも産業上の利用可能性を有する。

本発明の一実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図。本発明の別の実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図。本発明の各実施形態に係る半導体チップ内蔵配線板において部材として使用することができる配線板素材の構成を示す模式的断面図。本発明の各実施形態に係る半導体チップ内蔵配線板において部材として使用することができる半導体チップを調製する過程を示す模式的断面図。参考例の実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図。参考例の別の実施形態に係る半導体チップ内蔵配線板の構成を示す模式的断面図。比較参照例としての半導体チップ内蔵配線板の構成を示す模式的断面図。

符号の説明

１０…配線板素材、１１…プリプレグ、１１Ａ…硬化絶縁板、１２…プリプレグ、１２Ａ…硬化絶縁板、１２ａ…キャビティ、１３…半導体チップ、１４…接着樹脂、１５…金属バンプ、２０…配線板素材、２１…絶縁板、２２、２３…配線パターン、２４…層間接続バンプ、３０…配線板素材、３１…絶縁板、３２、３３…配線パターン、３４…層間接続バンプ、３５…導電性バンプ、３５Ａ…層間接続バンプ、４０…半導体チップ内蔵配線板、４４…金属箔、４５…導電性バンプ形成済み金属箔、４６…金属箔、４７…導電性バンプ、４７Ａ…層間接続バンプ、５０…半導体チップ内蔵配線板、５１…デバイス形成済みウエハ、５１ａ…パッド、５１Ａ…半導体チップ、５１Ｂ…薄化された半導体チップ、５２…絶縁層、５３…再配置配線、５４…絶縁層、５５…金属バンプ、６０…配線板素材、６１…絶縁板、６２、６３…配線パターン、６４…層間接続バンプ、６５…クリーム半田、６５Ａ…半田、７１…絶縁板、７２、７３…配線パターン、７４…層間接続バンプ、７５…導電性バンプ、７５Ａ…層間接続バンプ、８１…プリプレグ、８１ａ…キャビティ、８１Ａ…硬化絶縁板、８５…チップコンデンサ、８６…半田、１０１…絶縁板、１０２、１０３…配線パターン、１０４…層間接続バンプ、１０５…導電性バンプ、１０６…プリプレグ。

Claims

穴が開口された半硬化状態の絶縁板と平板状の半硬化状態の絶縁板とを積層して、半導体チップを収容可能なキャビティを有する未硬化状態のキャビティ付絶縁板を用意する工程と、
前記キャビティ付絶縁板のキャビティの中に半導体チップを、入出力パッドの存する面が開放面となるように向けて配置する工程と、
前記半導体チップが配置された前記キャビティ付絶縁板の上下面に、金属箔、または導電層がパターニングされて被着されている配線板を配置して積層体とする工程と、
前記積層体を積層方向に加圧かつ加熱して、前記キャビティ付絶縁板を硬化し、かつ、前記半導体チップの前記入出力パッドの存する面にある入出力端子とこれに対向位置する前記金属箔または前記導電層とを電気的に接続する工程と、
を具備することを特徴とする半導体チップ内蔵配線板の製造方法。
穴が開口された半硬化状態の絶縁板と平板状の半硬化状態の絶縁板とを積層して、半導体チップを収容可能なキャビティを有する未硬化状態のキャビティ付絶縁板を用意する工程と、
前記キャビティ付絶縁板のキャビティの中に半導体チップを、入出力パッドの存する面が開放面となるように向けて配置する工程と、
キャビティの中に半導体チップが配置された前記キャビティ付絶縁板のいずれか一方の面に、導電性バンプが形成された金属箔、または導電層がパターニングされて被着され、かつ前記導電層に導電性バンプが形成された配線板を、前記導電性バンプを前記キャビティ付絶縁板に貫通させて配置し、他方の面には、金属箔、または導電層がパターニングされて被着されている配線板を配置して積層体とする工程と、
前記積層体を積層方向に加圧かつ加熱して、前記キャビティ付絶縁板を硬化させるとともに、前記半導体チップの前記入出力パッドの存する面にある入出力端子とこれに対向位置する前記金属箔または前記配線板の導電層とを電気的に接続させ、かつ、前記導電性バンプの先端部を対向位置する前記金属箔または前記配線板の導電層に電気的に接続させる工程と、
を具備することを特徴とする半導体チップ内蔵配線板の製造方法。
前記半導体チップを前記キャビティ付絶縁板のキャビティの中に配置するに先立って、前記半導体チップの前記入出力パッドの位置を、配置ルールが粗になるよう再配置して前記入出力端子とする工程をさらに具備することを特徴とする請求項１又は２記載の半導体チップ内蔵配線板の製造方法。