JP5427305B1 - 部品内蔵基板及びその製造方法並びに実装体 - Google Patents

部品内蔵基板及びその製造方法並びに実装体 Download PDF

Info

Publication number
JP5427305B1
JP5427305B1 JP2013030258A JP2013030258A JP5427305B1 JP 5427305 B1 JP5427305 B1 JP 5427305B1 JP 2013030258 A JP2013030258 A JP 2013030258A JP 2013030258 A JP2013030258 A JP 2013030258A JP 5427305 B1 JP5427305 B1 JP 5427305B1
Authority
JP
Japan
Prior art keywords
substrate
sided
component
layer
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013030258A
Other languages
English (en)
Other versions
JP2014212141A (ja
Inventor
伸 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2013030258A priority Critical patent/JP5427305B1/ja
Priority to JP2013227865A priority patent/JP5526276B1/ja
Priority to US14/182,758 priority patent/US9560770B2/en
Priority to EP14155680.3A priority patent/EP2768291B1/en
Priority to DK14155680.3T priority patent/DK2768291T3/en
Application granted granted Critical
Publication of JP5427305B1 publication Critical patent/JP5427305B1/ja
Publication of JP2014212141A publication Critical patent/JP2014212141A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造工程を簡素化しつつ全体の薄型化を図る。
【解決手段】部品内蔵基板は、複数の単位基板を積層し、積層方向に複数の電子部品を内蔵してなる多層構造を備える。単位基板としては、樹脂基材の両面側に形成された配線及び樹脂基材を貫通し配線と接続されたビアを有し、電子部品が収容された開口部を備えた両面基板と、樹脂基材の両面側に設けられた接着層及び接着層と共に樹脂基材を貫通するビアを有する中間基板と、樹脂基材の一方の面側に形成された配線及び樹脂基材を貫通し配線と接続されたビアを有し、樹脂基材の他方の面側に設けられた接着層を備えた片面基板とが含まれる。両面基板は、積層方向に複数積層されている。中間基板は、両面基板を含む複数の他の単位基板の間に積層されている。片面基板は、ビアの一部は電子部品と接続され、片面基板及び中間基板は、開口部に電子部品が収容された両面基板を挟んで積層されている。
【選択図】図１

Description

この発明は、電子部品を内蔵した部品内蔵基板及びその製造方法並びに実装体に関する。
近年の小型精密電子機器を中心とした更なる小型化や高性能化の要求に対応するために、基板に搭載される半導体デバイスについても小型化や高集積化が求められている。このような要求に対してＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）等の三次元パッケージ技術や部品内蔵基板技術により、半導体デバイスの小型化を進めつつ高集積化に対応する必要性が増している。
部品内蔵基板技術を用いたものとして、下記特許文献１に開示された多層プリント配線板が知られている。この多層プリント配線板は、絶縁基板に配線層が形成された複数のプリント配線板を、両面に接着層を形成した絶縁体スペーサを介して積層し、絶縁スペーサにより形成されるプリント配線板間のスペースに電子部品を内蔵している。
特開２００７−８０８５７号公報
しかしながら、上述した特許文献１に開示された従来技術の多層プリント配線板では、各プリント配線板間に、内蔵される電子部品の厚さよりも厚い絶縁体スペーサを配置して、各プリント配線板間に電子部品を内蔵するための空隙を形成した状態で多層に積層している。このため、製造工程が煩雑になると共に多層プリント配線板全体の薄型化が図り難いという問題がある。
この発明は、上述した従来技術による問題点を解消し、製造工程を簡素化しつつ全体の薄型化を図ることができる部品内蔵基板及びその製造方法並びに実装体を提供することを目的とする。
本発明に係る部品内蔵基板は、複数の単位基板を積層し、積層方向に複数の電子部品を内蔵してなる多層構造の部品内蔵基板であって、前記複数の単位基板は、第１絶縁層の両面側に形成された第１配線層及び前記第１絶縁層を貫通し前記第１配線層と接続された第１層間導電層を有し、前記電子部品が収容された開口部を備えた両面基板と、第２絶縁層の両面側に設けられた第１接着層及び前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を有する中間基板とを含み、前記両面基板は、前記積層方向に複数積層され、前記中間基板は、前記両面基板を含む複数の他の単位基板の間に積層されていることを特徴とする。
本発明に係る部品内蔵基板によれば、複数の単位基板を積層して複数の電子部品を内蔵してなる部品内蔵基板において、電子部品が開口部に収容された両面基板が積層方向に複数積層され、中間基板が両面基板を含む複数の他の単位基板の間に積層されているので、従来のものと比べて絶縁体スペーサの数を少なくして電子部品を収容する箇所の厚さを薄くすることができ、簡単な製造工程で部品内蔵基板全体の薄型化を図ることが可能となる。
本発明の一実施形態においては、前記複数の単位基板は、第３絶縁層の一方の面側に形成された第２配線層及び前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有し、前記第３絶縁層の他方の面側に設けられた第２接着層を備えた片面基板を含み、前記片面基板の第３層間導電層の一部が前記電子部品と接続され、前記片面基板及び前記中間基板が、前記開口部に前記電子部品が収容された前記両面基板を挟んで積層される。
本発明に係る部品内蔵基板の製造方法は、複数の単位基板を積層し、積層方向に複数の電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、前記単位基板として第１絶縁層の両面側に第１配線層を形成すると共に、前記第１絶縁層を貫通して前記第１配線層と接続される第１層間導電層を形成し、前記電子部品が収容される開口部を形成して両面基板を作製する工程と、前記単位基板として第２絶縁層の両面側に第１接着層を設けると共に、前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を形成して中間基板を作製する工程と、前記作製された両面基板の前記開口部に前記電子部品を収容し、前記単位基板を積層方向に複数積層する工程とを備え、前記積層する工程では、前記作製された中間基板を前記両面基板を含む他の単位基板の間に配置して積層することを特徴とする。
本発明に係る部品内蔵基板の製造方法によれば、複数の単位基板を積層して複数の電子部品を内蔵してなる部品内蔵基板が、単位基板として作製された両面基板の開口部に電子部品を収容し、作製された中間基板を両面基板を含む他の単位基板の間に配置して積層方向に複数積層して製造されるので、上記部品内蔵基板の作用効果と同様の作用効果を奏することができる。
本発明の一実施形態においては、前記単位基板として第３絶縁層の一方の面側に第２配線層を形成すると共に、前記第３絶縁層を貫通して前記第２配線層と接続される第３層間導電層を形成し、前記第３絶縁層の他方の面側に第２接着層を設けて片面基板を作製する工程を更に備え、前記積層する工程では、前記片面基板の第３層間導電層の一部が前記電子部品と接続するように、前記片面基板及び前記中間基板が、前記開口部に前記電子部品が収容された前記両面基板を挟んだ状態となるように積層する。
本発明に係る実装体は、上記部品内蔵基板の表面及び裏面の少なくとも一つの実装面上に他の電子部品を実装したものである。
本発明によれば、製造工程を簡素化しつつ全体の薄型化を図ることができる。
本発明の第１の実施形態に係る部品内蔵基板を示す断面図である。 同部品内蔵基板の製造方法による製造工程を示すフローチャートである。 同部品内蔵基板の製造方法による製造工程を示すフローチャートである。 同部品内蔵基板の製造方法による製造工程を示すフローチャートである。 同部品内蔵基板の製造方法による製造工程を示すフローチャートである。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 本発明の第２の実施形態に係る部品内蔵基板を示す断面図である。 本発明の第１の実施形態に係る部品内蔵基板を備えた実装体を示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法並びに実装体を詳細に説明する。
図１は、本発明の第１の実施形態に係る部品内蔵基板を示す断面図である。図１に示すように、部品内蔵基板１は、複数の単位基板を積層して積層方向に複数の電子部品９０を内蔵してなるもので、単位基板としての複数の両面基板１０と、中間基板２０と、複数の片面基板３０とを、例えば熱圧着により一括積層した構造を備えている。また、部品内蔵基板１において、各電子部品９０は、各両面基板１０に形成された開口部１９内に、中間基板２０及び片面基板３０に挟まれた状態でそれぞれ内蔵されている。
各両面基板１０は、それぞれフィルム状の第１絶縁層としての樹脂基材１１と、この樹脂基材１１の両面側に形成された第１配線層としての配線１２と、一方の配線１２及び樹脂基材１１を貫通するビアホール２内にめっき形成されて各配線１２を接続する第１層間導電層としてのビア１３とを備える。また、各両面基板１０は、それぞれ所定箇所において樹脂基材１１及び配線１２を除去した開口部１９を備える。
中間基板２０は、フィルム状の第２絶縁層としての樹脂基材２１と、この樹脂基材２１の両面側に設けられた第１接着層２２と、これら第１接着層２２及び樹脂基材２１を貫通するビアホール３内に充填形成された導電性ペーストからなる第２層間導電層としてのビア２３とを備える。各片面基板３０は、それぞれフィルム状の第３絶縁層としての樹脂基材３１と、この樹脂基材３１の片面側に形成された第２配線層としての配線３２と、樹脂基材３１の他方の面側に設けられた第２接着層２２ａと、この第２接着層２２ａ及び樹脂基材３１を貫通するビアホール４内に充填形成された導電性ペーストからなる第３層間導電層としてのビア３３とを備える。
このように、両面基板１０は両面ＣＣＬにより、片面基板３０は片面ＣＣＬによりそれぞれ構成することができる。各樹脂基材１１，２１，３１は、それぞれ例えば厚さ２５μｍ程度の低誘電率材料の樹脂フィルムにより構成されている。樹脂フィルムとしては、例えばポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）等を用いることができる。
配線１２，３２は、例えば樹脂基材１１，３１上にパターン形成された銅箔等からなる。各電子部品９０は、トランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子の能動部品や、抵抗器、コンデンサ、リレー、圧電素子等の受動部品からなる。図１に示す電子部品９０は、例えば再配線を施したＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）を示している。電子部品９０の電極形成面側には、図示しないパッド上に形成された複数の再配線電極９１が設けられ、その周囲には図示しない絶縁層が形成されている。
ビア２３，３３は、ビアホール３，４内にそれぞれ充填された導電性ペーストからなる。導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等からなる選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含んでいる。そして、導電性ペーストは、これらの金属粒子にエポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、硬化温度が約１５０℃〜２００℃で、硬化後の融点が約２６０℃以上となる金属焼結型の特性を備え、例えば含有された低融点の金属が２００℃以下で溶融し合金を形成することができ、特に銅や銀等とは金属間化合物を形成することができる特性を備えている。従って、各ビア２３，３３と配線１２，３２との接続部は、一括積層の熱圧着時に金属間化合物により合金化されることとなる。
なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。なお、導電性ペーストのビアホール３，４内への充填方法としては、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法等を用いることが可能である。なお、ビア１３は、上述したように樹脂基材１１の両面に形成された配線１２を層間接続するために、ビアホール２に施されためっきにより構成されている。
第１の実施形態に係る部品内蔵基板１においては、各両面基板１０及び片面基板３０は、中間基板２０を挟んで両面基板１０が配置され、更に片面基板３０が配置される順番で５層に積層されている。両面基板１０の開口部１９に収容された各電子部品９０は、それぞれ電極形成面と反対側の裏面側が中間基板２０と対向するように配置されて内蔵されている。
また、各片面基板３０は、ビア３３の一部が電子部品９０の再配線電極９１と接続され、配線３１が部品内蔵基板１の表面側及び裏面側にそれぞれ位置する状態で配置されている。中間基板２０と各両面基板１０は、中間基板２０の第１接着層２２によりそれぞれ接着され、各両面基板１０と片面基板３０は、片面基板３０の第２接着層２２ａによりそれぞれ接着されている。第１及び第２接着層２２，２２ａは、例えばエポキシ系やアクリル系などの、揮発成分が含まれた有機系接着材等からなる。
このように構成された部品内蔵基板１においては、単位基板としての両面基板１０、中間基板２０及び片面基板３０を組み合わせて積層した５層構造からなり、各電子部品９０を開口部１９内に収容して積層方向に内蔵している。このため、電子部品９０を内蔵する箇所の厚さを両面基板１０の厚さとほぼ同等の厚さに調整することができ、基板全体の厚さを抑えて薄型化を図ることができる。
また、簡単な構造の両面基板１０、中間基板２０及び片面基板３０を作製して電子部品９０を収容した上で、例えば熱圧着により一括積層して製造することができるので、製造工程を簡素化することができる。更に、開口部１９に収容された電子部品９０は、周囲を第１及び第２接着層２２，２２ａにより囲まれた状態で内蔵され、各電子部品９０間には中間基板２０の樹脂基材２１が介在しているので、積層方向の機械的強度を確保しながら絶縁信頼性を高めることができる。
次に、第１の実施形態に係る部品内蔵基板１の製造方法について説明する。
図２〜図５は、部品内蔵基板の製造方法による製造工程を示すフローチャートである。また、図６〜図９は、部品内蔵基板を製造工程毎に示す断面図である。まず、図２を参照しながら片面基板３０の製造工程について説明する。
図６（ａ）に示すように、樹脂基材３１の一方の面にベタ状態の銅箔等からなる導体層が形成された片面ＣＣＬの導体層上に、例えばフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行い、配線３２をパターン形成する（ステップＳ１００）。
ここで用いられる片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層に、厚さ２５μｍ程度の樹脂基材３１を貼り合わせた構造からなる。この片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを用いることができる。
その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたもの等を用いることもできる。
なお、樹脂基材３１は、必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであっても良い。また、上記エッチングには塩化第二鉄や塩化第二銅等を主成分とするエッチャントを用いることができる。
次に、図６（ｂ）に示すように、樹脂基材３１の配線３２側と反対側の他方の面にラミネート等により接着材を貼り付けて（ステップＳ１０２）、第２接着層２２ａを形成する。このステップＳ１０２にて貼り付けられる接着材としては、例えば厚さ２５μｍ程度のエポキシ系熱硬化性フィルムを用いることができる。貼り付けには真空ラミネータを用い、例えば減圧下の雰囲気中にて接着材が硬化しない温度で０．３ＭＰａの圧力により加熱プレスして貼り合わせることが挙げられる。
なお、第２接着層２２ａや第１接着層２２に用いられる接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミド等に代表される熱可塑性接着材等であっても良い。また、接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであっても良い。
そして、図６（ｃ）に示すように、第２接着層２２ａ側から配線３２に向かって、例えばＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射して、第２接着層２２ａ及び樹脂基材３１を貫通するビアホール４を所定箇所に形成する（ステップＳ１０４）。なお、形成されたビアホール４内には、形成後に例えばプラズマデスミア処理が施される。
ステップＳ１０４にて形成されるビアホール４は、その他、炭酸ガスレーザ（ＣＯ２レーザ）やエキシマレーザなどで形成しても良く、ドリル加工や化学的なエッチングなどにより形成しても良い。また、デスミア処理は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としても良い。
ビアホール４を形成したら、図６（ｄ）に示すように、形成したビアホール４内に、例えばスクリーン印刷等により上述したような導電性ペーストを充填して（ステップＳ１０６）、ビア３３を形成して第２接着層２２ａが備えられた樹脂基材３１を有する片面基板３０を複数製造する。
そして、別途製造した電子部品９０の再配線電極９１を、片面基板３０の所定のビア３３に、例えば電子部品用実装機（図示せず）を用いて位置合わせして、片面基板３０の第２接着層２２ａ及びビア３３の導電性ペーストの硬化温度以下の温度で加熱することによって、電子部品９０を仮留め接着して搭載する（ステップＳ１０８）。このようにして電子部品９０が搭載された片面基板３０を複数準備しておく。
次に、図３を参照しながら両面基板１０の製造工程について説明する。
まず、樹脂基材１１の両面に導体層が形成された両面ＣＣＬを準備し（ステップＳ２００）、所定箇所にビアホール２を形成して（ステップＳ２０２）、プラズマデスミア処理を行う。
次に、樹脂基材１１の全面にパネルめっき処理を施して（ステップＳ２０４）、導体層上及びビアホール２内にめっき層を形成し、配線１２及びビア１３の原型を形成する。そして、図７（ａ）に示すように、樹脂基材１１の両面にエッチング等を施して、配線１２やビア１３等をパターン形成する（ステップＳ２０６）。
最後に、図７（ｂ）に示すように、電子部品９０が内蔵される部分の樹脂基材１１をＵＶ−ＹＡＧレーザ装置などを用いてレーザ光を照射することにより除去し、所定の開口径を有する開口部１９を形成して（ステップＳ２０８）、電子部品９０が収容される開口部１９を有する両面基板１０を複数製造する。
次に、図４を参照しながら中間基板２０の製造工程について説明する。
まず、図８（ａ）に示すように、例えばポリイミドフィルムからなる樹脂基材２１の両面にラミネート等により接着材を貼り付けて（ステップＳ３００）、第１接着層２２を形成する。
次に、図８（ｂ）に示すように、例えばＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射して、各第１接着層２２及び樹脂基材２１を貫通するビアホール３を所定箇所に形成し（ステップＳ３０２）、プラズマデスミア処理を施す。最後に、図８（ｃ）に示すように、形成したビアホール３内に、例えばスクリーン印刷等により上記導電性ペーストを充填して（ステップＳ３０４）、ビア２３を形成して第１接着層２２が両面に設けられた樹脂基材２１を有する中間基板２０を製造する。
このようにして複数の両面基板１０、複数の片面基板３０及び中間基板２０を作製したら、図９に示すように、中間基板２０を挟んで各片面基板３０に搭載された各電子部品９０と各両面基板１０の開口部１９とを位置合わせすると共に、各ビア２３，３３及び各配線１２を位置合わせして位置決めし、積層する（ステップＳ４００）。
最後に、例えば熱圧着を行う場合は真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層し（ステップＳ４０２）、図１に示すような５層構造の部品内蔵基板１を製造する。一括積層時には、層間や開口部１９内の各第１及び第２接着層２２，２２ａ及び各樹脂基材１１，２１，３１等の硬化と同時に、ビアホール２，３，４内に充填された導電性ペーストの硬化及び合金化が行われる。
従って、導電性ペーストからなるビア２３，３３と接する配線１２，３２や、ビア３２及び再配線電極９１等との間には、金属間化合物の合金層が形成される。これにより、各配線１２，３２やビア２３，３３の接続部の機械的強度を高めることができると共に、確実に接続して接続信頼性を高めることができる。なお、各基板１０，２０，３０の積層処理は、熱圧着による一括積層に限定されるものではない。
図１０は、本発明の第２の実施形態に係る部品内蔵基板を示す断面図である。第２の実施形態に係る部品内蔵基板１Ａは、第１の実施形態に係る部品内蔵基板１の片側（上方側）の電子部品９０を受動部品とし、部品内蔵基板１の表面側に、更に中間基板２０、両面基板１０及び電子部品９０を搭載した片面基板３０を順に積層して、３つの電子部品９０を積層方向に内蔵した８層構造を備える点が相違している。
このように構成すれば、第１の実施形態に係る部品内蔵基板１の作用効果と同様の作用効果を奏することができると共に、３つのみならず、４つ、５つ、それ以上と多数の電子部品９０を積層方向に内蔵しつつ、部品内蔵基板１Ａ全体の厚さを抑えて薄型化を図ることが可能となる。
図１１は、本発明の第１の実施形態に係る部品内蔵基板を備えた実装体を示す断面図である。実装体１００は、第１の実施形態に係る部品内蔵基板１の表面側及び裏面側に、内蔵された電子部品９０とは異なる他の電子部品９９を表面実装したものである。各電子部品９９は、約２６０℃程度の温度による半田リフロー処理によって、片面基板３０の配線３２に半田９８を介して接続されている。
本例では部品内蔵基板１の裏面側に一つ、表面側に２つの電子部品９９が表面実装されているが、表面側の２つの電子部品９９は、更にモールド樹脂等による樹脂部材９７により配線３２上で封止されている。このように構成された実装体１００は、上述した作用効果と同様の作用効果を奏することができると共に、部品内蔵基板１において半田を用いていないため、半田リフロー時に基板内部で半田が再溶融することはなく、高い接続信頼性を確保することができる。
１，１Ａ 部品内蔵基板
２，３，４ ビアホール
１０ 両面基板
１１，２１，３１ 樹脂基材
１２，３２ 配線
１３，２３，３３ ビア
１９ 開口部
２０ 中間基板
２２ 第１接着層
２２ａ 第２接着層
３０ 片面基板
９０，９９ 電子部品
９１ 再配線電極
９７ 樹脂部材
９８ 半田
１００ 実装体

Claims (5)

  1. 複数の単位基板を積層し、積層方向に複数の電子部品を内蔵してなる多層構造の部品内蔵基板であって、
    前記複数の単位基板は、
    第１絶縁層の両面側に形成された第１配線層及び前記第１絶縁層を貫通し前記第１配線層と接続された第１層間導電層を有し、前記電子部品が収容された開口部を備えた両面基板と、
    第２絶縁層の両面側に設けられた第１接着層及び前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を有する中間基板とを含み、
    前記両面基板は、前記積層方向に複数積層され、
    前記中間基板は、前記両面基板を含む複数の他の単位基板の間に積層されている
    ことを特徴とする部品内蔵基板。
  2. 前記複数の単位基板は、
    第３絶縁層の一方の面側に形成された第２配線層及び前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有し、前記第３絶縁層の他方の面側に設けられた第２接着層を備えた片面基板を含み、
    前記片面基板の第３層間導電層の一部が前記電子部品と接続され、前記片面基板及び前記中間基板が、前記開口部に前記電子部品が収容された前記両面基板を挟んで積層されている
    ことを特徴とする請求項１記載の部品内蔵基板。
  3. 複数の単位基板を積層し、積層方向に複数の電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、
    前記単位基板として第１絶縁層の両面側に第１配線層を形成すると共に、前記第１絶縁層を貫通して前記第１配線層と接続される第１層間導電層を形成し、前記電子部品が収容される開口部を形成して両面基板を作製する工程と、
    前記単位基板として第２絶縁層の両面側に第１接着層を設けると共に、前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を形成して中間基板を作製する工程と、
    前記作製された両面基板の前記開口部に前記電子部品を収容し、前記単位基板を積層方向に複数積層する工程とを備え、
    前記積層する工程では、前記作製された中間基板を前記両面基板を含む他の単位基板の間に配置して積層する
    ことを特徴とする部品内蔵基板の製造方法。
  4. 前記単位基板として第３絶縁層の一方の面側に第２配線層を形成すると共に、前記第３絶縁層を貫通して前記第２配線層と接続される第３層間導電層を形成し、前記第３絶縁層の他方の面側に第２接着層を設けて片面基板を作製する工程を更に備え、
    前記積層する工程では、前記片面基板の第３層間導電層の一部が前記電子部品と接続するように、前記片面基板及び前記中間基板が、前記開口部に前記電子部品が収容された前記両面基板を挟んだ状態となるように積層する
    ことを特徴とする請求項３記載の部品内蔵基板の製造方法。
  5. 請求項１又は２記載の部品内蔵基板の表面及び裏面の少なくとも一つの実装面上に他の電子部品を表面実装した実装体。
JP2013030258A 2013-02-19 2013-02-19 部品内蔵基板及びその製造方法並びに実装体 Active JP5427305B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013030258A JP5427305B1 (ja) 2013-02-19 2013-02-19 部品内蔵基板及びその製造方法並びに実装体
JP2013227865A JP5526276B1 (ja) 2013-02-19 2013-11-01 部品内蔵基板及びその製造方法並びに実装体
US14/182,758 US9560770B2 (en) 2013-02-19 2014-02-18 Component built-in board and method of manufacturing the same, and mounting body
EP14155680.3A EP2768291B1 (en) 2013-02-19 2014-02-19 Component built-in board and method of manufacturing the same, and mounting body
DK14155680.3T DK2768291T3 (en) 2013-02-19 2014-02-19 Built-in component board and method for making same as well as mounting body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030258A JP5427305B1 (ja) 2013-02-19 2013-02-19 部品内蔵基板及びその製造方法並びに実装体

Publications (2)

Publication Number Publication Date
JP5427305B1 true JP5427305B1 (ja) 2014-02-26
JP2014212141A JP2014212141A (ja) 2014-11-13

Family

ID=50287351

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013030258A Active JP5427305B1 (ja) 2013-02-19 2013-02-19 部品内蔵基板及びその製造方法並びに実装体
JP2013227865A Active JP5526276B1 (ja) 2013-02-19 2013-11-01 部品内蔵基板及びその製造方法並びに実装体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013227865A Active JP5526276B1 (ja) 2013-02-19 2013-11-01 部品内蔵基板及びその製造方法並びに実装体

Country Status (4)

Country Link
US (1) US9560770B2 (ja)
EP (1) EP2768291B1 (ja)
JP (2) JP5427305B1 (ja)
DK (1) DK2768291T3 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225912A (ja) * 2014-05-27 2015-12-14 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP2015225936A (ja) * 2014-05-27 2015-12-14 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP2016054222A (ja) * 2014-09-03 2016-04-14 太陽誘電株式会社 多層配線基板
US9826646B2 (en) 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
US9305866B2 (en) * 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP5913535B1 (ja) * 2014-11-19 2016-04-27 株式会社フジクラ 部品内蔵基板及びその製造方法
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
WO2017082416A1 (ja) * 2015-11-11 2017-05-18 京セラ株式会社 電子部品パッケージ
JP6313804B2 (ja) * 2016-04-12 2018-04-18 株式会社フジクラ 部品内蔵基板
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2003124429A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置
JP2005268378A (ja) * 2004-03-17 2005-09-29 Sony Chem Corp 部品内蔵基板の製造方法
JP2005317903A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP2006324568A (ja) 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
JP4785473B2 (ja) 2005-09-09 2011-10-05 株式会社フジクラ 多層プリント配線板、多層プリント配線板の製造方法、及び電子装置
TWI307946B (en) * 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
JP5150246B2 (ja) * 2007-12-28 2013-02-20 株式会社フジクラ 多層プリント配線板及びその製造方法
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
US8008125B2 (en) 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8541693B2 (en) 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5548855B2 (ja) * 2010-09-27 2014-07-16 日本電気株式会社 配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225912A (ja) * 2014-05-27 2015-12-14 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP2015225936A (ja) * 2014-05-27 2015-12-14 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
US9826646B2 (en) 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
JP2016054222A (ja) * 2014-09-03 2016-04-14 太陽誘電株式会社 多層配線基板

Also Published As

Publication number Publication date
EP2768291B1 (en) 2017-06-07
JP2014187350A (ja) 2014-10-02
JP2014212141A (ja) 2014-11-13
EP2768291A1 (en) 2014-08-20
JP5526276B1 (ja) 2014-06-18
DK2768291T3 (en) 2017-08-21
US20140233199A1 (en) 2014-08-21
US9560770B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP5583828B1 (ja) 電子部品内蔵多層配線基板及びその製造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR20160023585A (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
US9699921B2 (en) Multi-layer wiring board
JP2013211479A (ja) 多層配線基板
US20150351218A1 (en) Component built-in board and method of manufacturing the same, and mounting body
JP5406322B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2008182039A (ja) 多層配線板およびその製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP6998744B2 (ja) 部品内蔵基板
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2014204088A (ja) 多層配線基板およびその製造方法
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP2014045092A (ja) 部品内蔵基板
JP5311162B1 (ja) 部品実装基板の製造方法
JP5793372B2 (ja) 部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131129

R150 Certificate of patent or registration of utility model

Ref document number: 5427305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250