JP2005135995A - 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 - Google Patents
回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 Download PDFInfo
- Publication number
- JP2005135995A JP2005135995A JP2003367841A JP2003367841A JP2005135995A JP 2005135995 A JP2005135995 A JP 2005135995A JP 2003367841 A JP2003367841 A JP 2003367841A JP 2003367841 A JP2003367841 A JP 2003367841A JP 2005135995 A JP2005135995 A JP 2005135995A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wiring pattern
- module
- insulating resin
- pattern forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229920005989 resin Polymers 0.000 claims abstract description 70
- 239000011347 resin Substances 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000004308 accommodation Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 104
- 238000000034 method Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 238000007747 plating Methods 0.000 description 7
- 239000011888 foil Substances 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011162 core material Substances 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】回路収容層を、絶縁樹脂を介在させて、一組の外側配線パターン形成基板で挟んで接合させた回路部品内蔵モジュールであって、前記回路収容層は、表、裏面に電極部を設けた回路部品、ビア、貫通配線などの導通部材のうち、少なくとも回路部品を含むようにして、該回路部品の電極部、導通部材を表、裏両面から露出させて、略同一の厚みとされた絶縁樹脂層に収容させた構造となっており、かつ前記一組の外側配線パターン形成基板の各々は、絶縁基板の少なくとも一方の面に、前記回路収容層に形成されている回路部品の前記電極部、前記導通部材に対応させた突起電極を有した複数の配線パターンが形成されている。
【選択図】図1
Description
ここに、請求項1は、回路収容層を、絶縁樹脂を介在させて、一組の外側配線パターン形成基板で挟んで接合させた回路部品内蔵モジュールであって、前記回路収容層は、表、裏面に電極部を設けた回路部品、ビア、貫通配線などの導通部材のうち、少なくとも回路部品を含むようにして、該回路部品の電極部、導通部材を表、裏両面から露出させて、略同一の厚みとされた絶縁樹脂層に収容させた構造となっており、かつ前記一組の外側配線パターン形成基板の各々は、絶縁基板の少なくとも一方の面に、前記回路収容層に形成されている回路部品の前記電極部、前記導通部材に対応させた突起電極を有した複数の配線パターンが形成されていることを特徴とする。
ここに、請求項4は、表、裏面に電極部を設けた回路部品を支持板に載せ、該表、裏面の電極部が露出されるように、未硬化の絶縁樹脂を、該回路部品と略同じ厚み程度に加えた後に、絶縁樹脂を硬化させて、絶縁樹脂層を形成して回路収容層を形成する第1の工程と、絶縁板の表、裏両面に配線パターンを形成するとともに、その配線パターンの少なくとも一方には突起電極を形成して、外側配線パターン形成基板を形成する第2の工程と、前記回路収容層と、前記一組の外側配線パターン形成基板との間に絶縁樹脂を介在させて、前記回路部品の表、裏面の電極部と、前記一組の外側前記配線パターン形成基板のそれぞれに対応して形成した突起電極とが整合するようにして、加圧接合させる第3の工程とを備えている。
請求項5では、請求項4において、前記第1の工程では、上記支持板には、更に、ビアを載せてから未硬化の絶縁樹脂を、それらと略同じ厚み程度に加えた後に、絶縁樹脂を硬化させて、前記ビアを前記回路部品とともに絶縁樹脂層に収容させ、かつ前記第3の工程では、更に、前記ビアを前記一対の外側配線パターン形成基板に対応して形成した突起電極に整合させて加圧する、ことを特徴とする。
請求項6では、請求項5において、前記第1の工程では、前記回路収容層の絶縁樹脂層には、更に、小孔を形成し、その小孔に導電樹脂を充填して、貫通配線を形成し、かつ
前記第3の工程では、更に、前記貫通配線を前記一対の外側配線パターン形成基板に対応して形成した突起電極に整合させて加圧する、ことを特徴とする。
すなわち、この製造方法は、請求項1あるいは請求項2に記載の回路収容層のうちから、少なくとも2以上のものを準備する予備工程と、準備した2以上の回路収容層同士の間に、請求項7に記載の中間配線パターン形成基板と、絶縁樹脂とを介在させて、多層状態に積層して回路収容層多層構造体を形成する多層の積層構造体形成工程と、ついで、前記回路収容層多層構造体を、請求項1に記載の一対の外側配線パターン形成基板で、絶縁樹脂を介在させて、上、下から挟み、更に、前記一組の外側配線パターン形成基板の前記突起電極を、前記多層の回路収容層構造体の最上位、最下位に位置する回路収容層に対応させて設けている回路部品、導通部材に対応させて形成した回路部品の電極部、導通部材に加圧接合させる加圧接合工程とを備えている。
そのため、回路収容層と外側配線パターン形成基板とは導通経路が短縮され、モジュールの全体構造を小型化、薄型化できる。
また、はんだやボンディングワイヤを用いないので、高温の熱履歴を持つ実装工程を省略して回路部品を内蔵することが可能になり、電気配線長さの短縮化や配線設計に融通が効き、回路部品を高密度に収容でき、しかも熱的条件も有利となるので、さらに小型化が可能なものにできる。
また、特に、配線パターン形成基板をMID成型基板で構成し、突起電極をMID成型バンプで構成すれば、突起電極を基板製作と同時に作成することができ、製造工程の簡略化が可能となる利点がある。
さらに、絶縁樹脂として異方性導電シートを使用するので、回路部品の電極と突起電極とが加圧接合されたときに、そのシート内に収蔵された導電粒子によって電気的に接続されることとなり、電気的な接続構造の信頼性が向上できるようになる。
これら各回路収容層Aや、上下の外側配線パターン形成基板B、Bの間には絶縁樹脂7が介装されている。
ここに、回路収容層Aは、コンデンサ、抵抗、インダクタ等の回路部品1と、前後左右の寸法が300μm〜500μmで、高さ寸法が回路部品1と略同じに形成されたCu(銅)の直方体柱で成る複数のビア(インナービア)2とを、回路部品1と略同じ高さにした絶縁性熱硬化性エポキシ樹脂による絶縁樹脂層3で埋め込み収容している(請求項2、3)。
また、回路部品1は、それらの表、裏面に電極部を設けたチップ状の回路部品を想定しているが、チップ状の部品には限られず、後述するような半導体チップに貫通配線を施したものでもよい。要は、絶縁樹脂層に埋め込まれたときに、その表、裏面に電極部を露出させ得る構造体であればよい。
また、この例のように、ビアを用いれば、絶縁樹脂層3に貫通配線を形成する工程が省略できる。
また、外側配線パターン形成基板Bの各々は、厚さが100μmのFR−4コア材による絶縁基板4の表裏の両面に、Cu(銅)による配線パターン5が形成されており、さらに、それぞれの配線パターン5の一方には、Au(金)ワイヤによる直径18mmのスタッドバンプによる突起電極6が設けられている。ここに、突起電極6は、回路収容層Aに設けた回路部品1の電極部1a、ビア2に対応した位置に形成されている。
配線パターン5には、スタッドバンプ6を形成するために、厚さ3〜5μmのNiメッキ、又は厚さ0.1〜0.5μmのボンディングAuメッキが施されている。このようなスタッドバンプで突起電極6を形成しておけば、回路収容層の回路部品の電極部、ビアなどに加圧接合させる際に、スタッドバンプが潰れることで、突起電極と回路部品の電極部、ビアとのギャップ差を吸収することができる。
回路収容層Aと、上、下で一組の外側配線パターン形成基板B、Bとは、厚さが30〜100μmの絶縁樹脂7、例えば絶縁性エポキシ樹脂シート(NCP)が介装されている。
回路収容層Aは、それぞれの回路部品1の電極部1a、ビア2の上、下端部が、外側配線パターン形成基板B、Bのそれぞれに形成された突起電極6と整合し、導通する(電気的に接続)ようにして、絶縁樹脂7を介装させ、外側配線パターン形成基板で挟まれて、加圧接合されている。
このような回路部品内蔵モジュールMの製造方法、つまり第二の発明は次のようにして実施される。
先ず、図1(a)に示すように、厚さが200μmのステンレス箔8上に、前述した種々の回路部品1、必要に応じてビア2を配置し、次いで、図1(b)に示すように、未硬化の絶縁性熱硬化エポキシ樹脂3aを、回路部品1、ビア2と同じ高さになるまで塗布する。
ついで、図1(c)に示すように、回路部品1、ビア2の上側に、厚さが200μmのステンレス箔8を載せ、プレス加工による50kg/cm2の圧力と、適宜の加熱手段による170℃の温度とを付与して絶縁性熱硬化エポキシ樹脂3aを硬化させて、絶縁樹脂層3を形成する。
このようにして絶縁樹脂層3を形成した後は、図1(d)に示すように、上下のステンレス箔8を除去すれば、回路部品1の上下の電極部1aが露出された回路収容層Aが形成される。
このとき、回路部品1の電極部1a、ビア2の露出が不十分な場合には、エッチングによって表層の絶縁樹脂7を取り除いて、これらを十分に露出させる(以上、第1の工程)。
ついで、図1(e)に示すように、一組の外側配線パターン形成基板B、Bで回路収容層Aの上下を挟み、加圧接合する。
ここに、外側配線パターン形成基板Bのそれぞれは、絶縁基板4の100μmのFR−4コア材を貫通させて配線パターン5を形成しており、配線パターン5は、銅(Cu)で形成される。そして、配線パターン5には、径が18mmのAuワイヤによるスタッドバンプを形成された突起電極6を形成する。この突起電極6は、回路収容層Aの回路部品1の電極部1aやビア2の形成された位置に対応して形成される(以上、第2の工程)。
配線パターン5には、スタッドバンプ形成のために、厚さ3〜5μmのNiメッキ、又は厚さ0.1〜0.5μmのボンディングAuメッキを施す。
ついで、図1(f)に示すように、外側配線パターン形成基板B、Bに形成した突起電極6が埋設されるように、厚さが30〜100μmの未硬化の絶縁性エポキシ樹脂シート7aを、100℃に加熱して貼付ける。
そして、上、下の外側配線パターン形成基板B、Bのそれぞれの各突起電極6を、回路収容層Aの絶縁樹脂層3から露出している回路部品1の電極部1a、ビア2に位置合わせし整合させてから、230℃の温度で、かつ、50kg/cm2の圧力の条件で10秒間プレス加工して、回路収容層Aの回路部品の電極部1a、ビア2と、上、下の外側配線パターン形成基板B、Bに対応して形成された突起電極6とを導通接続させ、未硬化のNCP7aを硬化させ、接合させる(以上、第3の工程)。
以上の第1〜第3工程により、図1(g)に示すように、回路部品内蔵モジュールMが製造される(請求項4,5)。
ついで、第二の発明である回路部品内蔵モジュールMの製造方法を説明する。
先ず、図2(a)に示すように、厚さが200μmのステンレス箔8上に、前述した回路部品1を配置し、次いで、図2(b)に示すように、未硬化の絶縁性熱硬化エポキシ樹脂3aを、回路部品1と同じ高さになるまで塗布する。
ついで、図2(c)に示すように、回路部品1等の上側に、厚さが200μmのステンレス箔8を載せ、プレス加工による50kg/cm2の圧力と、適宜の加熱手段による170℃の温度とを付与して絶縁性熱硬化エポキシ樹脂3aを硬化させ、絶縁樹脂層3を形成する。
このようにして絶縁樹脂層3を形成した後は、図2(d)に示すように、上下のステンレス箔8を除去すると、回路部品1の上下の電極部1aが露出した回路収容層Aが形成される(以上、第1の工程)。
ついで、図2(e)に示すように、回路収容層Aの絶縁樹脂層の所定位置に、レーザー又はドリル加工により、径150μm程度の小孔9(貫通孔)を形成し、これらの小孔9に、図1(f)に示すように、CuやAgペースト等による導電樹脂ペースを充填し、温度150℃で90分間キュアし、硬化させて貫通配線10を形成する(請求項2)。
一方の外側配線パターン形成基板Bは、その一面に形成された配線パターンの所定位置には、図2(g)に示すように、径が100μm程度の半田ボールがフラックス塗布後に形成され、230℃以上に加熱溶融することにより、突起電極6が形成される。
この場合、突起電極6の高さを保持するためには、必要に応じて径80μm程度のCuコアボールにはんだメッキを施した半田ボールを使用する。
以上のようにして形成された、回路収容層Aと、前述と同様な第2の工程で形成された、一組の外側配線パターン形成基板B,Bとは、図2(h)に示すように、それぞれの配線パターン形成基板B,Bの突起電極6が埋設されるようにして、厚さが30〜100μmの未硬化の絶縁樹脂7、例えば、未硬化の絶縁性エポキシ樹脂シート(NCP)を、100℃に加熱して貼付ける。そして、最後に、上、下の外側配線形成シートB,Bの各突起電極6と、回路収容層Aの絶縁樹脂層3より露出した回路部品1の電極部1a、貫通配線10とを位置合わせし、これらを整合させてから、230℃の温度で、かつ、50kg/cm2の圧力の条件で10秒間プレス加工することにより、回路部品の電極部1a、貫通配線10と突起電極6とを導通接続させるとともに、未硬化の絶縁樹脂7を硬化させ、接合させる(以上、第2の工程)。
以上の第1〜第3工程により、図2(i)に示すように、上下の配線パターン形成基板B、B及び回路収容層Aとが一体化されて回路部品内蔵モジュールMが製造される(請求項4,6)。
この例では、配線形成パターン基板B、その配線パターン5に形成した突起電極6のそれぞれを、MID基板11、MID成形バンプ12aによって形成している。
ここに、MID基板11は、熱可塑性樹脂を射出成形して作成されたものにCuメッキを施して成る。MID成形バンプによる突起電極12には、MID基板11の射出成形時に、基板上に予め100μm角で高さ100μm程度の凸部12aを成形し、その凸部12aにCuメッキが施す。この態様のものでは、突起電極6をMID基板11の成型時に同時に形成できるので、製造工程が簡略化できる。
この例では、上、下の配線パターン形成基板B、Bと回路収容層Aとの間には、絶縁樹脂に代えて、異方性導電シート(ACF)13を介在させている。
ここに、異方性導電シート13は、絶縁性エポキシ樹脂に導電粒子を分散させて成るので、回路部品電極1a及びビア2と、突起電極6とが圧接されたときに導通接続され、硬化される。
この例では、回路収容層A´は、ICチップ、LSIなどの半導体チップを回路部品1´としている(請求項3)。
このような半導体チップ1´は、一方の面に電極パターン1bが形成され、その反対面には電極パターンは形成されていないので、一方の面に形成されている電極パターンは、その一部を電極部として絶縁樹脂層3より露出させるが、電極パターンの形成されていない面には、貫通配線1cを形成して、電極パターンの一部を反対面に導通させ、電極部1dを形成することで、半導体チップ以外の回路部品と同様に絶縁樹脂層3の表、裏面に電極部1dを形成することが出来る。
この場合の貫通配線、電極部は、半導体チップ1´に貫通孔を形成し、その貫通孔に酸化膜を形成してから、導電性ペーストを充填することで、貫通配線1cとなし、その貫通配線1cに一方の面に形成された電極パターンを、反対面に導通させ、Al電極などをパターン蒸着して電極部1dを形成する。
このようにすれば、半導体チップ1´も、チップ状の回路部品と同様にして、半田などを使用せずに、上下層間の導通接続ができ、特に、チップ状の回路部品と分離して回路収容層を構成することで、回路収容層は、チップ状の回路部品の厚みには影響を受けない薄型に形成できる。
この回路部品モジュールM”は、外側配線パターン形成基板Ba,Bbを上、下で二重に積層させた構造的特徴を有している。
この例では、回路収容層Aの上、下両面に二重に積層された外側配線パターン形成基板Ba,Bbのうち、いずれも内側のものBaは、回路収容層A側の回路部品1の電極部1a、ビア2、導通配線10などに対応した多数の突起電極6を形成しているが、それらの外側のものBbは、内側の配線パターン形成基板Bbに対応させた突起電極6と、外部に導出する配線パターンを形成した単純な構造になっている。
このような構造のものでは、回路収容層Aの上、下に外側配線パターンBa,Bbを二重に積層するために、モジュール全体の厚みは増大するが、外側に位置する外側配線パターン形成基板の配線パターンや構造を単純化できるので、見た目をシンプル化できる利点がある。
すなわち、上下の外側配線パターン形成基板B,Bで挟まれる回路収容層を多層の回路収容構造体Cとしたものである。
多層の回路収容構造体Cは、抵抗、コンデンサ、インダクタなどの受動素子1を回路部品とした回路収容層Aと、半導体チップ1´を回路部品とした回路収容層A´とを、それらの間に中間配線パターン形成基板B´,B´と、絶縁樹脂7、7とを介在させて積層している。絶縁樹脂7は、前述した未硬化のNCPが使用され、中間配線パターン形成基板B´と回路収容層A、A´が接合され、加圧されることで硬化される。
ここに、中間配線パターン形成基板B´は、絶縁基板4の少なくとも一方の面に複数の配線パターン5を形成するとともに、絶縁基板4の表、裏の両面には、隣接する回路収容層A、A´の回路部品1の電極部1a、ビア2、貫通配線10などと、導通接続される突起電極6を形成している。
本発明で使用される回路収容層は、前述したように、コンデンサ、抵抗、インダクタなどの受動素子1を回路部品として含む以外に、トランジスタや、トランジスタを内蔵した半導体チップなどの能動素子1´を回路部品として採用することが出来るので、これらの回路部品を絶縁樹脂層に収容させた回路収容層A,A´を適宜選択することによって、同種の回路部品、異種の回路部品を種々組み合わせて、多層の回路収容構造体Cを構成することが出来る。
特に、このような多層構造体では、半導体チップ1´と、それ以外の回路部品1とを分離して、別の回路収容層A,A´にしたものを積層することが出来るので、半導体チップ1´は、他の回路部品1の厚みには影響されず、より薄型化して内蔵することができるので、全体としてモジュールを薄型化できる。
このような多層構造の回路部品内蔵モジュールでは、多層の回路収容構造体Cは、前述した単層の回路収容層A、A´と同じようにして、その上、下両面に、絶縁樹脂7を介在させて、前述した一組の外側配線パターン形成基板B,Bで挟んで、加圧接合されている。
すなわち、一組の外側配線パターン形成基板B,Bは、絶縁樹脂7,7を介在させて、多層の回路収容構造体Cを、上、下から挟み、更に、前記一組の外側配線パターン形成基板B,Bに形成した前記突起電極6、6を、多層の回路収容層構造体Cの最上位、最下位に位置する回路収容層A、A´に設けている回路部品1の電極部1aや、ビア2、貫通配線10に加圧接合させて、導通一体化させた構造になっている(請求項7)。
この方法では、まず、積層すべき複数の回路収容層A,A´を準備する。
この場合、回路部品として、抵抗、コンデンサ、インダクタなどの受動素子、あるいはトランジスタ、トラジスタを内蔵させた半導体チップなどを、絶縁樹脂層3に収容した回路収容層A,A´のうちから、設計仕様に基いて必要なものを選択する(予備工程)。
ついで、これらの回路収容層A,A´を、予め準備作成した中間配線パターン形成基板B´、B´を、絶縁樹脂7,7とともに介在させて、積層させる。
この場合、複数の回路収容層A,A´のそれぞれの間に介在させる中間配線パターン形成基板B´は、上下に隣接した回路収容層A,A´のそれぞれに形成された回路部品1、1の電極部1a、1b,ビア2、貫通配線10に対応した突起電極6・・・を形成したものが選択され、選択されたこれらの回路収容層A,A´を、中間配線パターン形成基板、絶縁樹脂B´を介在させて、接合することによって多層の収容回路層構造体Cが形成される(回路収容多層構造体形成工程)。
かくして、形成された多層の収容回路層構造体Cは、一組の外側配線パターン形成基板B,Bで上下を挟まれ、それぞれの間に絶縁樹脂7,7を介在させて、加圧接合する。
そしてこのとき、一組の外側配線パターン形成基板B,Bに形成した突起電極6,6を、多層の回路収容層構造体Cの最上位、最下位に位置する回路収容層A,A´に設けている回路部品1、1´の電極部1a,1bや、ビア2、貫通配線10に加圧接合させて、導通させる(加圧接合工程)。
このような製造方法は、予備工程、積層構造体形成工程、加圧接合工程とで構成されているが、本発明は、これらの工程を順次時系列的に実行するものには限定されず、これらが並行して行われてもよい(請求項8)。
そのような場合には、積層すべき回路収容層の回路部品の電極部、ビア、貫通配線と、中間配線形成パターンの配線パターンに設けた突起電極とを一度に整合させるために高い精度の位置決め装置が必要となるが、一組の外側配線形成パターンで上下から加圧接合すればよい。
A、A´ 回路収容層
B 外側配線パターン形成基板
B´ 中間配線パターン形成基板
C 多層の回路収容構造体
1、1´ 回路部品
1a、1b その電極部
2 ビア
3 絶縁樹脂層
3a 未硬化の絶縁性熱硬化エポキシ樹脂
4 絶縁基板
5 配線パターン
6 突起電極
7 絶縁樹脂
9 貫通配線
10 ビア
11 MID基板
12 突起電極
12a 電極
13 異方性導電シート
Claims (8)
- 回路収容層を、絶縁樹脂を介在させて、一組の外側配線パターン形成基板で挟んで接合させた回路部品内蔵モジュールであって、
前記回路収容層は、表、裏面に電極部を設けた回路部品、ビア、貫通配線などの導通部材のうち、少なくとも回路部品を含むようにして、該回路部品の電極部、導通部材を表、裏両面から露出させて、略同一の厚みとされた絶縁樹脂層に収容させた構造となっており、かつ
前記一組の外側配線パターン形成基板の各々は、絶縁基板の少なくとも一方の面に、前記回路収容層に形成されている回路部品の前記電極部、前記導通部材に対応させた突起電極を有した複数の配線パターンが形成されている回路部品内蔵モジュール。 - 請求項1において、
前記導通部材は、上記絶縁樹脂層と同じ厚みのビアか、上記絶縁樹脂層に形成した小孔に導電樹脂を充填させて形成した貫通配線で構成されている回路部品内蔵モジュール。 - 請求項1、2のいずれかにおいて、
前記回路部品は、抵抗、コンデンサ、インダクタなどの受動素子、あるいは、トランジスタなどの能動素子、能動素子を内蔵させた半導体チップから選ばれたものである回路部品内蔵モジュール。 - 表、裏面に電極部を設けた回路部品を支持板に載せ、該表、裏面の電極部が露出されるように、未硬化の絶縁樹脂を、該回路部品と略同じ厚み程度に加えた後に、絶縁樹脂を硬化させて、絶縁樹脂層を形成して回路収容層を形成する第1の工程と、
絶縁板の表、裏両面に配線パターンを形成するとともに、その配線パターンの少なくとも一方には突起電極を形成して、外側配線パターン形成基板を形成する第2の工程と、
前記回路収容層と、前記外側配線パターン形成基板の一組とを、それらの間に絶縁樹脂を介在させて、前記回路部品の表、裏面の電極部と、前記一組の外側前記配線パターン形成基板に対応して形成した突起電極とが整合するようにして、加圧接合させる第3の工程とを備えた、回路部品内蔵モジュールの製造方法。 - 請求項4において、
前記第1の工程では、上記支持板には、更に、ビアを載せてから未硬化の絶縁樹脂を、それらと略同じ厚み程度に加えた後に、絶縁樹脂を硬化させて、前記ビアを前記回路部品とともに絶縁樹脂層に収容させ、かつ
前記第3の工程では、更に、前記ビアを前記一組の外側配線パターン形成基板のそれぞれに対応して形成した突起電極に整合させて加圧する、ことを特徴とする
回路部品内蔵モジュールの製造方法。 - 請求項5において、
前記第1の工程では、前記回路収容層の絶縁樹脂層には、更に、小孔を形成し、その小孔に導電樹脂を充填して、貫通配線を形成し、かつ
前記第3の工程では、更に、前記貫通配線を前記一組の外側配線パターン形成基板に対応して形成した突起電極に整合させて加圧する、ことを特徴とする
回路部品内蔵モジュールの製造方法。 - 多層の回路収容構造体を、絶縁樹脂を介在させて、請求項1に記載された、一組の外側配線パターン形成基板で挟み加圧接合させた回路部品内蔵モジュールであって、
前記多層の回路収容構造体は、
請求項1または請求項2に記載の回路収容層のうちから選択された、少なくとも2以上のものを、それぞれの間に中間配線パターン形成基板と、絶縁樹脂とを介在させて、多層状態に積層し、かつ前記中間配線パターン形成基板は、それぞれの絶縁基板の少なくとも一方の面に複数の配線パターンを形成するとともに、それらの絶縁基板の表、裏の両面には、隣接する前記回路収容層に設けられている回路部品、導通部材に対応させた突起電極を有した配線パターンを形成した構造とされており、
前記一組の外側配線パターン形成基板は、
それぞれに形成した前記突起電極を、前記多層の回路収容層構造体の最上位、最下位に位置する回路収容層に設けている回路部品、導通部材に整合させて、加圧接合させている、多層構造回路部品内蔵モジュール。 - 請求項1あるいは請求項2に記載の回路収容層のうちから、少なくとも2以上のものを準備する予備工程と、
準備した2以上の回路収容層同士の間に、請求項7に記載の中間配線パターン形成基板と、絶縁樹脂とを介在させて、それらの回路収容層を、多層状態に積層して回路収容層多層構造体を形成する回路収容多層構造体形成工程と、
前記回路収容多層構造体を、請求項1に記載の一組の外側配線パターン形成基板で、絶縁樹脂を介在させて、上、下から挟み、更に、前記一組の外側配線パターン形成基板に形成した前記突起電極を、前記多層の回路収容多層構造体の最上位、最下位に位置する回路収容層に設けている回路部品、導通部材に対応させて加圧接合させる加圧接合工程とを備えた、
多層構造回路部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367841A JP2005135995A (ja) | 2003-10-28 | 2003-10-28 | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367841A JP2005135995A (ja) | 2003-10-28 | 2003-10-28 | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005135995A true JP2005135995A (ja) | 2005-05-26 |
Family
ID=34645730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367841A Pending JP2005135995A (ja) | 2003-10-28 | 2003-10-28 | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005135995A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114123A1 (ja) * | 2006-03-31 | 2007-10-11 | Lintec Corporation | 回路基板の製造方法及びその方法で得られた回路基板 |
KR100771319B1 (ko) * | 2006-05-15 | 2007-10-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
KR100797693B1 (ko) * | 2006-05-24 | 2008-01-23 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
JP2010514217A (ja) * | 2006-12-19 | 2010-04-30 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | チップ・コンデンサ組み込み型pwb |
JP2010283268A (ja) * | 2009-06-08 | 2010-12-16 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法および部品内蔵基板 |
JP2011023626A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011166161A (ja) * | 2011-04-01 | 2011-08-25 | Fujitsu Ltd | キャパシタ内蔵インターポーザモジュール |
US8445092B2 (en) | 2008-01-30 | 2013-05-21 | Lintec Corporation | Resin sheet for circuit boards, sheet for circuit boards and circuit board displays |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151112A (ja) * | 1998-11-10 | 2000-05-30 | Toshiba Corp | 配線基板及びその製造方法 |
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
JP2001168491A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | プリント配線基板、及びプリント配線基板の製造方法 |
JP2001189561A (ja) * | 1999-12-28 | 2001-07-10 | North:Kk | 多層配線基板とその製造方法 |
JP2001274555A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 |
JP2002271038A (ja) * | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 複合多層基板およびその製造方法ならびに電子部品 |
JP2003017856A (ja) * | 2001-06-29 | 2003-01-17 | Kyocera Chemical Corp | 多層プリント配線板及びその製造方法 |
JP2003298236A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 多層配線板ならびにその製造方法および製造装置 |
-
2003
- 2003-10-28 JP JP2003367841A patent/JP2005135995A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151112A (ja) * | 1998-11-10 | 2000-05-30 | Toshiba Corp | 配線基板及びその製造方法 |
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
JP2001168491A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | プリント配線基板、及びプリント配線基板の製造方法 |
JP2001189561A (ja) * | 1999-12-28 | 2001-07-10 | North:Kk | 多層配線基板とその製造方法 |
JP2001274555A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 |
JP2002271038A (ja) * | 2001-03-12 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 複合多層基板およびその製造方法ならびに電子部品 |
JP2003017856A (ja) * | 2001-06-29 | 2003-01-17 | Kyocera Chemical Corp | 多層プリント配線板及びその製造方法 |
JP2003298236A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 多層配線板ならびにその製造方法および製造装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114123A1 (ja) * | 2006-03-31 | 2007-10-11 | Lintec Corporation | 回路基板の製造方法及びその方法で得られた回路基板 |
KR100771319B1 (ko) * | 2006-05-15 | 2007-10-29 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
KR100797693B1 (ko) * | 2006-05-24 | 2008-01-23 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
JP2010514217A (ja) * | 2006-12-19 | 2010-04-30 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | チップ・コンデンサ組み込み型pwb |
US8445092B2 (en) | 2008-01-30 | 2013-05-21 | Lintec Corporation | Resin sheet for circuit boards, sheet for circuit boards and circuit board displays |
JP2010283268A (ja) * | 2009-06-08 | 2010-12-16 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法および部品内蔵基板 |
JP2011023626A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011166161A (ja) * | 2011-04-01 | 2011-08-25 | Fujitsu Ltd | キャパシタ内蔵インターポーザモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
JP5427305B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP5756515B2 (ja) | チップ部品内蔵樹脂多層基板およびその製造方法 | |
KR101868680B1 (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
JP2009010358A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
JP2001332866A (ja) | 回路基板及びその製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP4074040B2 (ja) | 半導体モジュール | |
WO2012120995A1 (ja) | 電気素子内蔵型多層基板およびその製造方法 | |
JP3246502B2 (ja) | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 | |
JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP4851652B2 (ja) | 配線基板及びその製造方法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP3850846B2 (ja) | 多層配線基板の製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
JP5913535B1 (ja) | 部品内蔵基板及びその製造方法 | |
JP4135616B2 (ja) | 半導体モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |