JP2005317903A - 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 - Google Patents
回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 Download PDFInfo
- Publication number
- JP2005317903A JP2005317903A JP2004343093A JP2004343093A JP2005317903A JP 2005317903 A JP2005317903 A JP 2005317903A JP 2004343093 A JP2004343093 A JP 2004343093A JP 2004343093 A JP2004343093 A JP 2004343093A JP 2005317903 A JP2005317903 A JP 2005317903A
- Authority
- JP
- Japan
- Prior art keywords
- circuit component
- insulating substrate
- component module
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 高精度で信頼性が高く、かつローコストに生産が可能な回路部品モジュールおよびその製造方法を提供する。また、ＩＣチップ等の構成部品の集積度を更に向上させることにより小型で高い記憶容量を備えた記録媒体およびその製造方法を提供する。
【解決手段】 貫通孔７を有する樹脂製の絶縁基板６と、貫通孔７内に配置された１ないし２の電子部品３１と、絶縁基板６の一面および他面のうちのいずれか一方または両方に配置されるとともに電子部品３１に接続される配線パターン５とを具備してなる回路部品モジュール１５０を採用する。
【選択図】 図２
【解決手段】 貫通孔７を有する樹脂製の絶縁基板６と、貫通孔７内に配置された１ないし２の電子部品３１と、絶縁基板６の一面および他面のうちのいずれか一方または両方に配置されるとともに電子部品３１に接続される配線パターン５とを具備してなる回路部品モジュール１５０を採用する。
【選択図】 図２
Description
本発明は、回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法に関する。
例えば、携帯電話やＰＤＡなどの携帯電子機器では、小型軽量化およびローコスト化のために、回路基板と各種部品とを一体化した薄板状の回路部品モジュールが採用されつつある。こうした回路部品モジュールは、例えば、特許文献１や特許文献２に示すように、樹脂などの基板内に各種部品が埋め込まれ、表面に導電性の回路パターンが形成されたものであり、凹凸の少ない平板状に形成され、薄型軽量でかつ量産性に優れているので、小型軽量化が要求される携帯電子機器の部品基板として好適である。
また最近では、コンピュータやデジタルカメラの分野において、従来の磁気記録媒体に代えて不揮発性の半導体メモリを内蔵した記録媒体が利用されている。この種の記録媒体は、軽量で取り扱いも容易であることから利用が急速に拡大している。ところでこの種の記録媒体は、半導体メモリ素子を備えたＩＣチップを筐体の内部に１個ないし数個内蔵した構造を採用しているが、小型で大量の記憶容量を確保するためには、ＩＣチップおよびその周辺の回路配線の集積度をより高める必要がある。
特開２００１−３５８４６５号公報
特開平１１−２２０２６２号公報
しかしながら、特許文献１に記載された回路部品モジュールでは、部品を配置してからロールコータ等で有機ポリマーを塗布、焼成した後、配線用のコンタクトホールを形成するので、樹脂表面の凹凸による部品接合の精度を良好に保てなくなる懸念があった。また、チップパッド上の樹脂残渣による導通不良や、部品と樹脂との間に生じるストレスによる接合部での損傷などが生じやすいといった課題がある。
また、特許文献２に記載された回路部品モジュールでも、製造工程でかかる熱や応力によって、接合部での損傷などが生じやすいといった課題がある。更に、パターン同士の位置合わせ工程を多数経なければならないため、仕上がり精度の低下を招きやすく、製造コストがかかるという課題もあった。
更に、従来の半導体メモリを使用した記録媒体においては、ＩＣチップおよびその周辺配線の集積度の更なる向上が望まれていた。
また、特許文献２に記載された回路部品モジュールでも、製造工程でかかる熱や応力によって、接合部での損傷などが生じやすいといった課題がある。更に、パターン同士の位置合わせ工程を多数経なければならないため、仕上がり精度の低下を招きやすく、製造コストがかかるという課題もあった。
更に、従来の半導体メモリを使用した記録媒体においては、ＩＣチップおよびその周辺配線の集積度の更なる向上が望まれていた。
本発明は、上記事情に鑑みてなされたものであって、高精度で信頼性が高く、かつローコストに生産が可能な回路部品モジュールおよびその製造方法を提供することを目的とする。また、ＩＣチップ等の構成部品の集積度を更に向上させることにより小型で高い記憶容量を備えた記録媒体およびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の回路部品モジュールは、貫通孔を有する樹脂製の絶縁基板と、前記貫通孔内に配置された１ないし２の電子部品と、前記絶縁基板の一面および他面のうちのいずれか一方または両方に配置されるとともに前記電子部品に接続される配線パターンとを具備してなることを特徴とする。この構成によれば、貫通孔内部に電子部品を配置させることによって回路部品モジュール自体を薄型にすることができる。
本発明の回路部品モジュールは、貫通孔を有する樹脂製の絶縁基板と、前記貫通孔内に配置された１ないし２の電子部品と、前記絶縁基板の一面および他面のうちのいずれか一方または両方に配置されるとともに前記電子部品に接続される配線パターンとを具備してなることを特徴とする。この構成によれば、貫通孔内部に電子部品を配置させることによって回路部品モジュール自体を薄型にすることができる。
また本発明の回路部品モジュールは、先に記載の回路部品モジュールであり、前記絶縁基板が誘電体樹脂基板であり、前記配線パターンが該誘電体樹脂基板に埋め込まれていることを特徴とする。この構成によれば、配線パターンが誘電体樹脂基板に埋め込まれているので、配線パターンを保護することができるとともに回路部品モジュール自体の薄型化を達成できる。
また本発明の回路部品モジュールは、先に記載の回路部品モジュールであり、前記絶縁基板が、無機繊維含有樹脂層および該無機繊維含有樹脂層の厚み方向一方または両方に積層された誘電体層から構成され、前記配線パターンが該誘電体層に埋め込まれていることを特徴とする。この構成によれば、配線パターンが誘電体層に埋め込まれているので、配線パターンを保護することができる。また、絶縁基板に無機繊維含有樹脂層が含まれているので、回路部品モジュール自体の強度を高めることができる。
また本発明の回路部品モジュールは、先に記載の回路部品モジュールであり、前記貫通孔と前記電子部品との間に充填材が充填されていることを特徴とする。この構成によれば、貫通孔と電子部品の隙間に充填材が充填されているので、電子部品が絶縁基板と一体となり、電子部品の耐衝撃性を高めることができる。
また本発明の回路部品モジュールは、先に記載の回路部品モジュールであり、前記充填材が前記絶縁基板を構成する前記誘電体樹脂基板または前記無機繊維含有樹脂層から滲出された樹脂であることを特徴とする。この構成によれば、絶縁基板と電子部品との間に、絶縁基板から滲出された樹脂が充填されるので、絶縁基板と電子部品との一体性を高めることができ、電子部品の耐衝撃性をより高めることができる。
また本発明の回路部品モジュールは、先に記載の回路部品モジュールであり、前記電子部品がチップ型メモリであることを特徴とする。この構成によれば、回路部品モジュールを記録媒体の構成部品として利用することができる。
次に本発明の回路部品モジュールスタックは、先のいずれかに記載の回路部品モジュールが複数積層され、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールが設けられ、該スルーホールを介して各回路部品モジュールが接続されてなることを特徴とする。この構成によれば、相互に積層された回路部品モジュール同士がスルーホールを介して接続されているので、個々の回路部品モジュールの機能を備えたスタックを構成できる。また、電子部品をチップ型メモリとすることで、大きな記憶容量を備えたモジュールを構成できる。
次に本発明の記録媒体は、先に記載の回路部品モジュールを備えたことを特徴とする。この構成によれば、チップ型メモリを備えた回路部品モジュールを備えているので、チッブ型メモリと配線パターンとの集積度が高くなり、小型で大きな記憶容量を有する記録媒体を構成することができる。
また本発明の記録媒体は、先に記載の記録媒体であり、先に記載の回路部品モジュールが複数積層され、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールが設けられ、該スルーホールを介して各回路部品モジュールが接続されてなることを特徴とする。この構成によれば、チップ型メモリを備えた回路部品モジュール同士がスルーホールを介して接続されているので、大きな記憶容量を備えた記録媒体を構成できる。
次に本発明の回路部品モジュールの製造方法は、版基板上にシード層を積層するとともに該シード層上に配線パターンを形成し、更に該配線パターンに電子部品を取付ける版基板工程と、貫通孔を有する樹脂製の絶縁基板の一面および他面のうちのいずれか一方または両方に前記版基板を配置し、前記電子部品を前記貫通孔に収納させながら前記絶縁基板に前記版基板を積層する工程と、前記絶縁基板と前記版基板を熱圧着させて前記絶縁基板に含まれる樹脂成分を前記貫通孔と前記電子部品との間に滲出させる圧着工程と、前記絶縁基板から前記版基板および前記シード層を除去する除去工程と、を具備してなることを特徴とする。
上記の構成によれば、貫通孔内部に電子部品を収納させることによって回路部品モジュール自体を薄型にすることができる。また、貫通孔と電子部品との隙間に絶縁基板に含まれる樹脂成分を滲出させてこの隙間を埋めることで、絶縁基板と電子部品との一体化を図ることができ、耐衝撃性に優れた回路部品モジュールを製造することができる。
また本発明の回路部品モジュールの製造方法は、先に記載の製造方法であり、前記絶縁基板が誘電体樹脂基板であり、前記圧着工程において前記配線パターンを前記誘電体樹脂基板に埋め込むことを特徴とする。この構成によれば、配線パターンが絶縁基板内部に埋込まれて配線パターンの露出面積が小さくなるので、絶縁基板によって配線パターンを保護することができる。特に、後工程にシード層のエッチング工程が設けられた場合に、配線パターンがエッチングされることがなく、配線パターンの線幅の減少を防止することができる。
また本発明の回路部品モジュールの製造方法は、先に記載の製造方法であり、前記絶縁基板が、無機繊維含有樹脂層および該無機繊維含有樹脂層の厚さ方向一方または両方に積層された誘電体層から構成され、前記圧着工程において前記配線パターンを前記誘電体層に埋め込むことを特徴とする。この構成によれば、配線パターンが誘電体層に埋込まれているので、配線パターンの露出面積が小さくなって配線パターンを保護することができる。
また本発明の回路部品モジュールの製造方法は、先に記載の製造方法であり、前記電子部品がチップ型メモリであることを特徴とする。この構成によれば、チップ型メモリおよび配線パターンの集積度が高められた回路部品モジュールを容易に製造することができる。
次に本発明の回路部品モジュールスタックの製造方法は、先の記載の製造方法により製造された回路部品モジュールを複数積層し、前記回路部品モジュールを構成する絶縁基板にスルーホールを設け、該スルーホールを介して各回路部品モジュールを接続することを特徴とする。この構成によれば、積層した回路部品モジュール同士をスルーホールにより接続するので、個々の回路部品モジュールの機能を備えたスタックを容易に製造することができる。また、電子部品をチップ型メモリとすることで、大きな記憶容量を備えたモジュールを製造できる。
次に本発明の記録媒体の製造方法は、先に記載の製造方法により製造された回路部品モジュールを複数積層し、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールを設け、該スルーホールを介して各回路部品モジュールを接続することを特徴とする。この構成によれば、チップ型メモリを備えた回路部品モジュール同士をスルーホールにより接続するので、大きな記憶容量を備えた記録媒体を容易に製造できる。
本発明によれば、高精度で信頼性が高く、かつローコストに生産が可能な回路部品モジュールおよびその製造方法を提供することができる。また、チップ型メモリおよびその周辺回路となる配線パターン等の集積度を更に向上させることにより小型で高い記憶容量を備えた記録媒体およびその製造方法を提供することができる。
［第１の実施形態］
以下、本発明の第１の実施形態である回路配線モジュール、その製造方法、記録媒体およびその製造方法について図面を参照して説明する。
本実施形態の回路配線モジュールの製造方法は、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。
各工程の概略について説明すると、まず版基板工程は、版基板上にシード層を積層するとともに該シード層上に配線パターンを形成し、更に該配線パターンに電子部品を取付ける工程である。また絶縁基板に版基板を積層する工程は、貫通孔を有する樹脂製の絶縁基板の一面および他面のうちのいずれか一方または両方に前記版基板を配置し、前記電子部品を前記貫通孔に収納させながら前記絶縁基板に前記版基板を積層する工程である。更に、圧着工程は、前記絶縁基板と前記版基板を熱圧着させて前記絶縁基板に含まれる樹脂成分を前記貫通孔と前記電子部品との間に滲出させる工程である。そして除去工程は、前記絶縁基板から前記版基板および前記シード層を除去する工程である。
以下、本発明の第１の実施形態である回路配線モジュール、その製造方法、記録媒体およびその製造方法について図面を参照して説明する。
本実施形態の回路配線モジュールの製造方法は、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。
各工程の概略について説明すると、まず版基板工程は、版基板上にシード層を積層するとともに該シード層上に配線パターンを形成し、更に該配線パターンに電子部品を取付ける工程である。また絶縁基板に版基板を積層する工程は、貫通孔を有する樹脂製の絶縁基板の一面および他面のうちのいずれか一方または両方に前記版基板を配置し、前記電子部品を前記貫通孔に収納させながら前記絶縁基板に前記版基板を積層する工程である。更に、圧着工程は、前記絶縁基板と前記版基板を熱圧着させて前記絶縁基板に含まれる樹脂成分を前記貫通孔と前記電子部品との間に滲出させる工程である。そして除去工程は、前記絶縁基板から前記版基板および前記シード層を除去する工程である。
以下、図面を参照して各工程の詳細について説明する。図１は版基板工程を示す工程図であり、図２は絶縁基板に前記版基板を積層する工程および圧着工程並びに除去工程を示す工程図である。尚、図１および図２は本実施形態の回路配線モジュールの製造方法を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の回路配線モジュールの寸法関係とは必ずしも一致するものではない。
「版基板工程」
まず版基板工程では、図１Ａに示す版基板１を用意し、次に図１Ａおよび図Ｂに示すように版基板１の一面上１ａを含む全面にシード層２を形成する。シード層２は例えば、膜厚５０ｎｍないし５００ｎｍの酸化亜鉛層２ａと、酸化亜鉛層２ａ上に積層した膜厚２μｍ程度の金属銅層２ｂとからなる積層膜を用いることができる。版基板１の表面全部にシード層２を形成することで、版基板１と後述する配線パターンとの剥離性を向上できる。酸化亜鉛層２ａは例えば、版基板１を酸化亜鉛を含むメッキ浴に投入してから無電解メッキ法で形成できる。更に金属銅層２ｂについても無電解メッキ法で形成できる。なお、シード層２は版基板１の一面１ａのみに形成してもよい。
まず版基板工程では、図１Ａに示す版基板１を用意し、次に図１Ａおよび図Ｂに示すように版基板１の一面上１ａを含む全面にシード層２を形成する。シード層２は例えば、膜厚５０ｎｍないし５００ｎｍの酸化亜鉛層２ａと、酸化亜鉛層２ａ上に積層した膜厚２μｍ程度の金属銅層２ｂとからなる積層膜を用いることができる。版基板１の表面全部にシード層２を形成することで、版基板１と後述する配線パターンとの剥離性を向上できる。酸化亜鉛層２ａは例えば、版基板１を酸化亜鉛を含むメッキ浴に投入してから無電解メッキ法で形成できる。更に金属銅層２ｂについても無電解メッキ法で形成できる。なお、シード層２は版基板１の一面１ａのみに形成してもよい。
また、版基板１は、全面が酸化シリコンで形成されているものが、シード層を構成する酸化亜鉛層２ａとの密着性を向上でき、かつ版基板１を再利用できる点で好ましい。版基板１の具体例としては、例えば、酸化ケイ素を主成分として含むガラス板、全面を熱酸化法もしくは熱ＣＶＤ法により酸化ケイ素層を形成させたシリコン基板、スパッタリング法等で酸化ケイ素層を全面に被覆させた樹脂基板または誘電体基板、などを用いることができる。また、前記のシリコン基板としてＢ，Ｐ，Ａｓ等のドーパントを添加したものを用いることもできる。更に前記の樹脂基板として柔軟性を有するものでもよく、この場合は長尺の樹脂基板をロール状に巻き取ることができるので、連続的な製造に適しており、生産性を向上できる。版基板１の厚みは特に制限はないが、例えば３０μｍないし３ｍｍのものを使用できる。
次に図１Ｃに示すように、シード層２上に、複数のレジスト除去部４ａを有するパターン化レジスト層４（レジストパターン）を形成する。具体的には、シード層２に例えば１０μｍ程度の感光性樹脂膜またはドライフィルム（以下レジスト層と表記）を積層してから、マスクを重ねて露光、現像を行うことにより、マスクのパターンに対応するレジスト除去部４ａを形成する。このようにしてレジスト除去部４ａを有するパターン化レジスト層４が形成される。
なお、パターン化レジスト層４を形成した後のレジスト除去部４ａには、感光性樹脂膜またはドライフィルムの残渣が残存する場合がある。この残渣が残存すると、この後に形成する配線パターンが断線したり、配線パターンとシード層２との密着性が低下して後工程である圧着工程および剥離工程において不具合が生じる可能性ある。そこで残渣の完全除去を目的として、パターンレジスト層４を形成した後に、レジスト除去部４ａにアルゴンプラズマを照射するか、あるいはレジスト除去部４ａに露出するシード層２の表面を軽くエッチングすることにより、残渣を除去することが望ましい。アルゴンプラズマを照射する場合には、たとえば、プラズマパワー５００Ｗ程度，雰囲気圧力１０Ｐａ以下、アルゴン流量５０ｓｃｃｍ、照射時間３０秒とする条件で行うと良い。また、シード層の表面を軽くエッチングするには、１０％酢酸水溶液からなるエッチャントで３０秒間処理する条件で行うと良い。このような処理を行うことで、シード層２と配線パターンとの密着強度を３Ｎ／ｃｍ以上にすることができる。
次に図１Ｄに示すように、レジスト除去部４ａにＣｕからなる配線パターン５をメッキ法で形成する。具体的には例えば、硫酸銅等を含むメッキ液をレジスト除去部４ａ内のシード層２に接触させてから、シード層２に直流電流を印加してＣｕメッキを成長させる。配線パターン５の厚みはパターン化レジスト層４の厚みよりも薄くすることが好ましく、例えば５μｍ程度がよい。
次に図１Ｅに示すように、ウエットエッチングによりパターン化レジスト層４を除去する。このようにして、版基板１に、シード層２と配線パターン５とが形成される。
次に図１Ｅに示すように、ウエットエッチングによりパターン化レジスト層４を除去する。このようにして、版基板１に、シード層２と配線パターン５とが形成される。
次に図１Ｆに示すように、配線パターン５上にチップ型メモリ３１（電子部品）を実装する。チップ型メモリ３１は、チップ本体３２と、チップ本体３２の下側に備えられた例えば金からなるボールバンプ３３（端子）とから概略構成されている。チップ本体３２には半導体メモリが内蔵されている。接合は、チップ型メモリ３１のボールバンプ３２を、配線パターン５に押し当てることにより行なう。チップ型メモリ３１を装着したら、配線パターン５とチップ本体３２の間に封止材３４を充填する。封止材３４の材質としては例えば、エポキシ樹脂等を例示できる。
「絶縁基板に版基板を積層する工程および圧着工程」
次に図２Ａに示すように、まず貫通孔７を設けた絶縁基板６を２枚用意する。貫通孔７を平面視したときの形状は、円形、楕円形、三角形および矩形を含む多角形のいずれの形状でもよい。貫通孔７の大きさについては、チップ型メモリ３１が収まる程度の大きさで良い。貫通孔７の形成には、例えば金型を用いたパンチングやレーザー加工法といった手段を用いることができる。なお、絶縁基板６の具体例としては、エポキシ樹脂、ポリエステル樹脂等の熱可塑性樹脂を材質とした厚さ５０μｍ程度の板材を用いることができる。またガラスエポキシ樹脂板も絶縁基板６として使用できる。
そして、絶縁基板６、６同士の間にエポキシ樹脂等からなる誘電体層１１を配置し、更に絶縁基板６、６、を挟むようにチップ型メモリ３１を備えた版基板１、１を配置する。このとき、貫通孔７、７とチップ型メモリ３１、３１とが重なるように絶縁基板６、６と版基板１、１とを位置合わせする。
次に図２Ａに示すように、まず貫通孔７を設けた絶縁基板６を２枚用意する。貫通孔７を平面視したときの形状は、円形、楕円形、三角形および矩形を含む多角形のいずれの形状でもよい。貫通孔７の大きさについては、チップ型メモリ３１が収まる程度の大きさで良い。貫通孔７の形成には、例えば金型を用いたパンチングやレーザー加工法といった手段を用いることができる。なお、絶縁基板６の具体例としては、エポキシ樹脂、ポリエステル樹脂等の熱可塑性樹脂を材質とした厚さ５０μｍ程度の板材を用いることができる。またガラスエポキシ樹脂板も絶縁基板６として使用できる。
そして、絶縁基板６、６同士の間にエポキシ樹脂等からなる誘電体層１１を配置し、更に絶縁基板６、６、を挟むようにチップ型メモリ３１を備えた版基板１、１を配置する。このとき、貫通孔７、７とチップ型メモリ３１、３１とが重なるように絶縁基板６、６と版基板１、１とを位置合わせする。
次に図２Ｂに示すように、版基板１、１と配線基板６、６と誘電体層１１とを積層して熱プレスする。この熱プレスによって絶縁基板６、６と誘電体層１１とが接合されるとともに、絶縁基板６、６が変形して各一面６ａ上に配線パターン５が埋込まれる。同時に、チップ型メモリ３１、３１が各貫通孔７、７の内部に挿入される。各絶縁基板６、６は、その厚み方向からプレスされることにより薄板状に変形する。この変形に伴って、図２Ｂに示すように、貫通孔７およびチップ型メモリ３１の間に絶縁基板６の一部が押し出されて充填される。このようにして、チップ型メモリ３１が絶縁基板６の内部に完全に埋め込まれる。熱プレス時の温度は、絶縁基板６の材質にもよるが、１４０〜１８０℃の範囲が好ましい。また熱プレスの圧力は１５〜２５Ｐａ程度が好ましい。さらにプレス時間は３０〜５０分程度が好ましい。このようにして、配線パターン５およびチップ型メモリ３１が絶縁基板６に転写される。
「除去工程」
次に図２Ｃに示すように、各版基板１、１と絶縁基板６、６との間に応力を与えて絶縁基板６、６から版基板１、１を剥離させる。このとき、版基板１とシード層２との間で剥離が起こり、シード層２が配線パターン５とともに絶縁基板６側に転写される。絶縁基板６に転写されたシード層２はウエットエッチングにより除去される。エッチング液には例えば過硫酸水溶液を用いることができる。なお、剥離後の版基板１については、転写されずに残存したシード層２を酸またはアルカリで除去することで、再利用することができる。
次に図２Ｃに示すように、各版基板１、１と絶縁基板６、６との間に応力を与えて絶縁基板６、６から版基板１、１を剥離させる。このとき、版基板１とシード層２との間で剥離が起こり、シード層２が配線パターン５とともに絶縁基板６側に転写される。絶縁基板６に転写されたシード層２はウエットエッチングにより除去される。エッチング液には例えば過硫酸水溶液を用いることができる。なお、剥離後の版基板１については、転写されずに残存したシード層２を酸またはアルカリで除去することで、再利用することができる。
版基板１とシード層２との間で剥離が起こるのは次のようなメカニズムによると考えられる。
すなわち、版基板１、１を絶縁基板６、６から剥離させると、シード層２にはその膜厚方向に引張応力が加えられる。このとき、シード層２を構成する金属銅層には配線パターン５が接合され、この配線パターン５は絶縁基板６に埋込まれてこの絶縁基板６と強固に接合されていることから、絶縁基板６側への引張応力が勝ることになり、これにより、シード層２が配線パターン５とともに絶縁基板６側に転写されるものと考えられる。また、シード層２を構成する金属銅層２ｂには、剥離の際に配線パターン５に引張られてせん断応力が加えられるが、金属銅層２ｂには酸化亜鉛層２ａが下地層として裏打ちされているので、金属銅層２ｂ自体が破れるおそれがなく、酸化亜鉛層２ａとともに版基板１からきれいに剥離される。また、酸化亜鉛層２ａ自体も５０ｎｍないし５００ｎｍの膜厚で形成されているため、酸化亜鉛層２ａの膜強度が高くなっており、酸化亜鉛層２ａ自体も破れる虞がなく、版基板１からきれいに剥離される。
すなわち、版基板１、１を絶縁基板６、６から剥離させると、シード層２にはその膜厚方向に引張応力が加えられる。このとき、シード層２を構成する金属銅層には配線パターン５が接合され、この配線パターン５は絶縁基板６に埋込まれてこの絶縁基板６と強固に接合されていることから、絶縁基板６側への引張応力が勝ることになり、これにより、シード層２が配線パターン５とともに絶縁基板６側に転写されるものと考えられる。また、シード層２を構成する金属銅層２ｂには、剥離の際に配線パターン５に引張られてせん断応力が加えられるが、金属銅層２ｂには酸化亜鉛層２ａが下地層として裏打ちされているので、金属銅層２ｂ自体が破れるおそれがなく、酸化亜鉛層２ａとともに版基板１からきれいに剥離される。また、酸化亜鉛層２ａ自体も５０ｎｍないし５００ｎｍの膜厚で形成されているため、酸化亜鉛層２ａの膜強度が高くなっており、酸化亜鉛層２ａ自体も破れる虞がなく、版基板１からきれいに剥離される。
なお、上記のシード層２のエッチングの際には配線パターン５も若干エッチングされるが、配線パターン５の線幅が減少するおそれはない。この理由は、配線パターン５の大部分が絶縁基板６に埋込まれているため、配線パターン５の露出部分が少なくなっており、絶縁基板６により配線パターン５が保護されているためである。配線パターン５が絶縁基板６で保護されているので、エッチング液による配線パターン５の腐食が防止されて、配線パターン５の線幅の減少を防止することができるためである。これにより、従来の転写法では不可能であった１０μｍ／１０μｍのラインアンドスペース（Ｌ／Ｓ）を実現することができる。
このようにして、上記の製造方法によって回路部品モジュール１００が製造される。同時に、上記の製造方法によって回路部品モジュール１００、１００が積層されてなる回路部品モジュールスタック１５０が製造される。
このようにして、上記の製造方法によって回路部品モジュール１００が製造される。同時に、上記の製造方法によって回路部品モジュール１００、１００が積層されてなる回路部品モジュールスタック１５０が製造される。
また図３に示すように、製造された回路部品モジュールスタック１５０にスルーホールを設けても良い。具体的には、図３Ａに示すように、回路部品モジュールスタック１５０にスルーホール用の貫通孔１０１、１０１を設ける。この貫通孔１０１は、配線パターン５を貫通するように設ける。そして図３Ｂに示すように、各貫通孔１０１、１０１に導電性ペースト１０２，１０２を充填する。このようにしてスルーホール１０３が形成される。このスルーホール１０３は、各絶縁基板６、６に埋め込まれた配線パターン５，５同士の導通を確保している。このようにして、スルーホール１０３が設けられてなる回路部品モジュールスタック１６０が製造される。
上記の製造方法によれば、貫通孔７内部にチップ型メモリ３１を収納させることによって回路部品モジュール１００自体を薄型にすることができる。また、貫通孔７とチップ型メモリ３１との隙間に絶縁基板に含まれる樹脂成分を滲出させてこの隙間を埋めることで、チップ型メモリ３１と絶縁基板６との一体化を図ることができ、耐衝撃性に優れた回路部品モジュール１００を製造することができる。
また、配線パターン５が絶縁基板６内部に埋込まれて配線パターン５の露出面積が小さくなるので、絶縁基板６によって配線パターン５を保護することができる。特に、シード層２のエッチング工程において配線パターン５がエッチングされることがなく、配線パターン５の線幅の減少を防止することができる。
更に、絶縁基板６、６同士の間に誘電体層１１を挟むことによって、誘電体層１１が接着層の役目を果たし、絶縁基板６、６同士を容易に接合できる。
また、配線パターン５が絶縁基板６内部に埋込まれて配線パターン５の露出面積が小さくなるので、絶縁基板６によって配線パターン５を保護することができる。特に、シード層２のエッチング工程において配線パターン５がエッチングされることがなく、配線パターン５の線幅の減少を防止することができる。
更に、絶縁基板６、６同士の間に誘電体層１１を挟むことによって、誘電体層１１が接着層の役目を果たし、絶縁基板６、６同士を容易に接合できる。
「回路部品モジュールおよび回路部品モジュールスタック」
図２Ｃに示す回路部品モジュールスタック１５０は、一対の回路部品モジュール１００，１００が誘電体層１１を介して積層されて構成されている。
回路部品モジュール１００は、貫通孔７を有する樹脂製の絶縁基板６と、貫通孔７内に配置された１ないし２のチップ型メモリ３１と、絶縁基板６の一面６ａに配置されるとともにチップ型メモリ３１に接続される配線パターン５とを具備して構成されている。絶縁基板６は誘電体樹脂基板から構成されており、この絶縁基板６上に配線パターン５が埋め込まれている。また、貫通孔７とチップ型メモリ３１との間には、絶縁基板６の一部（充填材）が滲出されている。
そして、各回路部品モジュール１００，１００を構成する絶縁基板６、６が誘電体層１１の両面に熱融着されることにより、回路部品モジュールスタック１５０が構成されている。
図２Ｃに示す回路部品モジュールスタック１５０は、一対の回路部品モジュール１００，１００が誘電体層１１を介して積層されて構成されている。
回路部品モジュール１００は、貫通孔７を有する樹脂製の絶縁基板６と、貫通孔７内に配置された１ないし２のチップ型メモリ３１と、絶縁基板６の一面６ａに配置されるとともにチップ型メモリ３１に接続される配線パターン５とを具備して構成されている。絶縁基板６は誘電体樹脂基板から構成されており、この絶縁基板６上に配線パターン５が埋め込まれている。また、貫通孔７とチップ型メモリ３１との間には、絶縁基板６の一部（充填材）が滲出されている。
そして、各回路部品モジュール１００，１００を構成する絶縁基板６、６が誘電体層１１の両面に熱融着されることにより、回路部品モジュールスタック１５０が構成されている。
また、図３Ｂに示す他の例の回路部品モジュールスタック１６０は、図２Ｃの場合と同様に、一対の回路部品モジュール１００，１００が誘電体層１１を介して積層されて構成されている。また、この回路部品モジュールスタック１６０には、導電性ペーストからなるスルーホール１０３，１０３が形成されている。このスルーホール１０３は、絶縁基板６、６と誘電体層１１とを貫通して形成されており、各絶縁基板６、６、の一面６ａ，６ａ上にある配線パターン５、５に接続されている。このようにして、各回路部品モジュール１００，１００の配線パターン５、５が、スルーホール１０３を介して接続されている。
上記の回路部品モジュールスタック１６０によれば、相互に積層された回路部品モジュール１００，１００同士がスルーホール１０３を介して接続されているので、個々の回路部品モジュール１００，１００の機能を備えたスタックを構成できる。
また、上記の回路部品モジュール１００によれば、絶縁基板６の貫通孔７内部にチップ型メモリ３１を配置させることによって回路部品モジュール１００自体を薄型にすることができる。また、同時に回路部品モジュールスタック１５０，１６０を薄型にできる。
また、上記の回路部品モジュール１００によれば、配線パターン５が絶縁基板６に埋め込まれているので、配線パターン５を保護することができるとともに回路部品モジュール１００自体の薄型化を達成でき、更には回路部品モジュールスタック１５０，１６０を薄型にできる。
また、貫通孔７とチップ型メモリ３１との間に、絶縁基板の一部が充填されているので、チップ型メモリ３１が絶縁基板６と一体となり、チップ型メモリ３１の耐衝撃性を高めることができる。
また、上記の回路部品モジュール１００によれば、配線パターン５が絶縁基板６に埋め込まれているので、配線パターン５を保護することができるとともに回路部品モジュール１００自体の薄型化を達成でき、更には回路部品モジュールスタック１５０，１６０を薄型にできる。
また、貫通孔７とチップ型メモリ３１との間に、絶縁基板の一部が充填されているので、チップ型メモリ３１が絶縁基板６と一体となり、チップ型メモリ３１の耐衝撃性を高めることができる。
更に、上記の回路部品モジュール１００には電子部品としてチップ型メモリ３１が用いられているので、回路部品モジュール１００を記録媒体の構成部品として利用することができる。
更にまた、回路部品モジュールスタック１５０，１６０にチップ型メモリ３１が備えられることで、この回路部品モジュールスタック１５０，１６０を記録媒体として利用することができる。また、回路部品モジュールスタック１５０，１６０においては、チッブ型メモリ３１と配線パターン５との集積度が高いため、小型で大きな記憶容量を有する記録媒体を構成することができる。更に、チップ型メモリ３１を備えた回路部品モジュール１００、１００同士がスルーホール１０３を介して接続されているので、大きな記憶容量を備えた記録媒体を構成できる。
更にまた、回路部品モジュールスタック１５０，１６０にチップ型メモリ３１が備えられることで、この回路部品モジュールスタック１５０，１６０を記録媒体として利用することができる。また、回路部品モジュールスタック１５０，１６０においては、チッブ型メモリ３１と配線パターン５との集積度が高いため、小型で大きな記憶容量を有する記録媒体を構成することができる。更に、チップ型メモリ３１を備えた回路部品モジュール１００、１００同士がスルーホール１０３を介して接続されているので、大きな記憶容量を備えた記録媒体を構成できる。
また、上述したように、チップ型メモリ３１を絶縁基板６内部に配置させることによって回路部品モジュール１００の薄型化が可能になることから、この回路部品モジュール１００を備えてなる記録媒体は、従来の記録媒体と比べて、厚みを４０％程度削減することが可能となる。これにより、記録媒体の超薄型化を実現できる。
図４には、回路部品モジュールスタックからなる記録媒体の一例を示し、図５には記録媒体の他の例を示す。
図４に示す記録媒体１７０は、４つの回路部品モジュール１００…が誘電体層１１…を介して積層されて構成されている。また、図５に示す記録媒体１８０は、合計で６つの回路部品モジュール１００…が誘電体層１１…を介して積層されて構成されている。回路部品モジュール１００には、チップ型メモリ３１が内蔵されている。そして各回路部品モジュール１００…の配線パターン５…同士がスルーホール１０３によって接続されている。
これらの記録媒体１７０，１８０によれば、絶縁基板６にチップ型メモリ３１および配線パターン５がそれぞれ埋め込まれているので、従来の記録媒体と比べて、厚みを４０％程度削減することが可能となる。これにより、記録媒体の超薄型化を実現できる。
また、チップ型メモリ３１と絶縁基板６との隙間が絶縁基板の一部によって埋められてこれらが一体化されているので、薄型で耐衝撃性に優れた記録媒体１７０，１８０を構成することができる。
図４に示す記録媒体１７０は、４つの回路部品モジュール１００…が誘電体層１１…を介して積層されて構成されている。また、図５に示す記録媒体１８０は、合計で６つの回路部品モジュール１００…が誘電体層１１…を介して積層されて構成されている。回路部品モジュール１００には、チップ型メモリ３１が内蔵されている。そして各回路部品モジュール１００…の配線パターン５…同士がスルーホール１０３によって接続されている。
これらの記録媒体１７０，１８０によれば、絶縁基板６にチップ型メモリ３１および配線パターン５がそれぞれ埋め込まれているので、従来の記録媒体と比べて、厚みを４０％程度削減することが可能となる。これにより、記録媒体の超薄型化を実現できる。
また、チップ型メモリ３１と絶縁基板６との隙間が絶縁基板の一部によって埋められてこれらが一体化されているので、薄型で耐衝撃性に優れた記録媒体１７０，１８０を構成することができる。
「回路部品モジュールスタックの製造方法の他の例」
図６には、回路部品モジュールスタックの製造方法の他の例を示す。図６Ａに示すように、この他の例では、チップ型メモリ３１を備えた版基板１を２つ用意するとともに、両面に配線パターン５とチップ型メモリ３１とを実装させた版基板２１を用意する。そして、チップ型メモリ３１を２つ備えた版基板２１を挟むように一対の絶縁基板６、６を配置し、各絶縁基板６、６の外側には誘電体層１１、１１および絶縁基板６、６を順次配置し、更にその外側にチップ型メモリ３１を１つ備えた版基板１、１を配置する。
図６には、回路部品モジュールスタックの製造方法の他の例を示す。図６Ａに示すように、この他の例では、チップ型メモリ３１を備えた版基板１を２つ用意するとともに、両面に配線パターン５とチップ型メモリ３１とを実装させた版基板２１を用意する。そして、チップ型メモリ３１を２つ備えた版基板２１を挟むように一対の絶縁基板６、６を配置し、各絶縁基板６、６の外側には誘電体層１１、１１および絶縁基板６、６を順次配置し、更にその外側にチップ型メモリ３１を１つ備えた版基板１、１を配置する。
次に、図６Ｂに示すように、各版基板１、１、２１と誘電体層１１、１１と絶縁板６…とを積層して熱プレスする。これにより、各絶縁基板６…に配線パターン５…が埋め込まれるとともに、絶縁基板６…の貫通孔７…にチップ型メモリ３１…が収納される。また、絶縁基板６と誘電体層１１とが相互に接合される。また、熱プレスによって絶縁基板６が薄く変形し、これにより絶縁基板６の一部が貫通孔７とチップ型メモリ３１との隙間に押出されて絶縁基板６とチップ型メモリ３１とが一体化される。
そして、図７に示すように、版基板１、１、２１を絶縁基板６…からをそれぞれ剥離し、絶縁基板６側に転写されたシード層をエッチングにより除去する。このようにして、回路部品モジュール１００を備えてなる回路部品モジュールスタック１５０が一度に２つ製造される。
以上説明したように、この他の例の製造方法によれば、一度の工程で２つの回路部品モジュールスタック１５０，１５０を製造することができ、生産性を向上することができる。
以上説明したように、この他の例の製造方法によれば、一度の工程で２つの回路部品モジュールスタック１５０，１５０を製造することができ、生産性を向上することができる。
［第２の実施形態］
次に、本発明の第２の実施形態である記録媒体およびその製造方法について図面を参照して説明する。
本実施形態の記録媒体の製造方法は、第１の実施形態と同様に、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。以下、各工程について順次説明する。
次に、本発明の第２の実施形態である記録媒体およびその製造方法について図面を参照して説明する。
本実施形態の記録媒体の製造方法は、第１の実施形態と同様に、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。以下、各工程について順次説明する。
「版基板形成工程」
本実施形態における版基板形成工程は、配線パターンとして、複数の金属膜が積層されてなる積層体からなる配線パターンを形成すること以外は、第１の実施形態における版基板形成工程と同じである。従って本工程の図示による説明は省略する。配線基板を形成する積層体としては例えば、シード層上に成膜された厚みが７μｍのＣｕ膜と、Ｃｕ膜上に形成された厚みが２μｍのＮｉ膜と、Ｎｉ膜上に形成された厚みが０．２μｍのＡｕ膜とからなる積層体を例示できる。この配線パターン上に実装される電子部品の端子は、配線パターンのＡｕ膜に接合される。これにより、配線パターンと電子部品との間の導通の信頼性が高まる。また配線パターンに比較的高強度のＮｉ膜が成膜されているので、配線パターンの強度を向上できる。なお、本実施形態において用いられる版基板の具体的な構成については後述する。
本実施形態における版基板形成工程は、配線パターンとして、複数の金属膜が積層されてなる積層体からなる配線パターンを形成すること以外は、第１の実施形態における版基板形成工程と同じである。従って本工程の図示による説明は省略する。配線基板を形成する積層体としては例えば、シード層上に成膜された厚みが７μｍのＣｕ膜と、Ｃｕ膜上に形成された厚みが２μｍのＮｉ膜と、Ｎｉ膜上に形成された厚みが０．２μｍのＡｕ膜とからなる積層体を例示できる。この配線パターン上に実装される電子部品の端子は、配線パターンのＡｕ膜に接合される。これにより、配線パターンと電子部品との間の導通の信頼性が高まる。また配線パターンに比較的高強度のＮｉ膜が成膜されているので、配線パターンの強度を向上できる。なお、本実施形態において用いられる版基板の具体的な構成については後述する。
「絶縁基板の形成」
絶縁基板に版基板を積層する工程を説明する前に、絶縁基板の形成方法について図８を参照して説明する。
まず図８Ａに示すように、例えば板厚が２５０μｍ程度のガラスエポキシ樹脂板２０６を用意し、このガラスエポキシ樹脂板２０６の両面に厚み１８μｍ程度のＣｕ膜２０１、２０１をメッキ法により形成する。
次に図８Ｂに示すように、Ｃｕ膜２０１を所定のパターンにパターニングしてから、直径２５０μｍ程度のスルーホール用の貫通孔２０２を形成する。この貫通孔２０２は、パターニングされたＣｕ膜２０１を貫通するように設ける。
次に図８Ｃに示すように、貫通孔２０２に導電性ペースト２０３を充填してから、導電性ペースト２０３およびＣｕ膜２０１を覆うように銅メッキを施して貫通孔を銅メッキ層２０４で蓋をする。
絶縁基板に版基板を積層する工程を説明する前に、絶縁基板の形成方法について図８を参照して説明する。
まず図８Ａに示すように、例えば板厚が２５０μｍ程度のガラスエポキシ樹脂板２０６を用意し、このガラスエポキシ樹脂板２０６の両面に厚み１８μｍ程度のＣｕ膜２０１、２０１をメッキ法により形成する。
次に図８Ｂに示すように、Ｃｕ膜２０１を所定のパターンにパターニングしてから、直径２５０μｍ程度のスルーホール用の貫通孔２０２を形成する。この貫通孔２０２は、パターニングされたＣｕ膜２０１を貫通するように設ける。
次に図８Ｃに示すように、貫通孔２０２に導電性ペースト２０３を充填してから、導電性ペースト２０３およびＣｕ膜２０１を覆うように銅メッキを施して貫通孔を銅メッキ層２０４で蓋をする。
次に図８Ｄに示すように、貫通孔２０２の上に、厚み２μｍ程度のＮｉ膜２０５ａと厚み５０μｍ程度のＣｕ膜２０５ｂからなるＣｕポスト２０５をメッキ法で形成する。これにより、ガラスエポキシ樹脂基板２０６に導電性ペースト２０３とＣｕポスト２０５から概略構成されてなるスルーホール２０７が形成される。
次に図８Ｅに示すように、ガラスエポキシ樹脂板２０６の両面に、厚み８０μｍ程度の誘電体層２０８，２０８を積層する。このとき、誘電体層２０８の表面にＣｕポスト２０５の最頂部が露出されるように誘電体層２０８を研摩してその厚みを調整する。
次に図８Ｅに示すように、ガラスエポキシ樹脂板２０６の両面に、厚み８０μｍ程度の誘電体層２０８，２０８を積層する。このとき、誘電体層２０８の表面にＣｕポスト２０５の最頂部が露出されるように誘電体層２０８を研摩してその厚みを調整する。
次に図８Ｆに示すように、ガラスエポキシ基板２０６に貫通孔２０９および凹部２１０を設ける。貫通孔２０９は、図８Ｂに示した工程においてＣｕ膜が予め除去された領域に設ける。本実施形態の例では、スルーホール２０７，２０７同士の間に設ける。
一方、凹部２１０は、図８Ｂに示した工程においてＣｕ膜が残された領域に設ける。本実施形態の例では、スルーホール２０７の外側に設ける。また、凹部２１０の深さは、ガラスエポキシ樹脂板２０６の厚みおよび下側の誘電体層２０８の厚みの合計寸法と同等にする。この構成により、凹部２１０の底面にＣｕ膜２０１が露出する形態となる。なお、貫通孔２０９および凹部２１０の形成位置は相互に入れ替えても良い。
一方、凹部２１０は、図８Ｂに示した工程においてＣｕ膜が残された領域に設ける。本実施形態の例では、スルーホール２０７の外側に設ける。また、凹部２１０の深さは、ガラスエポキシ樹脂板２０６の厚みおよび下側の誘電体層２０８の厚みの合計寸法と同等にする。この構成により、凹部２１０の底面にＣｕ膜２０１が露出する形態となる。なお、貫通孔２０９および凹部２１０の形成位置は相互に入れ替えても良い。
そして図８Ｇに示すように、誘電体層の表面から露出しているＣｕポストの最頂部上に厚み１０μｍ程度の導電性ペースト２１１を塗布する。このようにして絶縁基板２２０を製造する。
「絶縁基板に前記版基板を積層する工程、圧着工程および除去工程」
次に図９Ａに示すように、先に形成した絶縁基板２２０の両側に、電子部品および配線パターンが形成されてなる版基板を配置する。
ここで版基板の構成について説明すると、絶縁基板２２０の上側に配置される版基板２３１にはシード層２がその全面に形成されている。また、シード層２には、先に説明したようにＣｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜からなる配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。
一方、絶縁基板２２０の下側に配置される版基板２４１にはシード層２がその全面に形成され、上記と同一構成の配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子２５１、２５１（電子部品）とが実装されている。そして、チップ型メモリ３１および各受動素子２５１上には、液状若しくはペースト状の封止材２６１が塗布されている。
次に図９Ａに示すように、先に形成した絶縁基板２２０の両側に、電子部品および配線パターンが形成されてなる版基板を配置する。
ここで版基板の構成について説明すると、絶縁基板２２０の上側に配置される版基板２３１にはシード層２がその全面に形成されている。また、シード層２には、先に説明したようにＣｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜からなる配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。
一方、絶縁基板２２０の下側に配置される版基板２４１にはシード層２がその全面に形成され、上記と同一構成の配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子２５１、２５１（電子部品）とが実装されている。そして、チップ型メモリ３１および各受動素子２５１上には、液状若しくはペースト状の封止材２６１が塗布されている。
そして、各版基板２３１、２４１のチップ型メモリ３１、３１が絶縁基板２２０の貫通孔２０９と重なるように、かつ下側の版基板２４１の受動素子２５１、２５１が絶縁基板２２０の凹部２１０、２１０と重なるように、絶縁基板２２０および版基板２３１，２４１の位置合わせをする。
次に、図９Ｂに示すように、版基板２３１，２４１と絶縁基板２２０を相互に積層して熱プレスし、続いて版基板２３１，２４１を剥離し、更に絶縁基板側に転写されたシード層２、２をエッチングにより除去する。
熱プレスによって、各版基板２３１，２４１上の配線パターン１５、１５が絶縁基板２２０の誘電体層２０８，２０８に埋め込まれる。またスルーホール２０７を構成するＣｕポスト２０５の最頂部には導電性ペースト２１１を介して配線パターン１５、１５が接合される。更にチップ型メモリ３１、３１が絶縁基板２２０の貫通孔２０９に収納される。更にまた、受動素子２５１が凹部２１０に収納される。チップ型メモリ３１が貫通孔２０９内部に収納されると、チップ型メモリ３１と貫通孔２０９との間に隙間が生じるが、この隙間は、先にチップ型メモリ３１上に塗布されていた封止材２６１で満たされる。すなわち、封止材２６１が熱プレス時の応力を受けてチップ型メモリ３１と貫通孔２０９の隙間にくまなく流れ込んで当該隙間が封止材２６１で満たされる。受動素子２５１と凹部２１０との間の隙間も同様にして封止材２６１で満たされる。更にこのとき、絶縁基板２２０が熱プレスにより圧縮されることによって、ガラスエポキシ樹脂板２０６に含まれるエポキシ樹脂が当該隙間に滲出し、このエポキシ樹脂によっても当該隙間が埋められる。
このようにして、図９Ｂに示す回路部品モジュール２６０が製造される。
熱プレスによって、各版基板２３１，２４１上の配線パターン１５、１５が絶縁基板２２０の誘電体層２０８，２０８に埋め込まれる。またスルーホール２０７を構成するＣｕポスト２０５の最頂部には導電性ペースト２１１を介して配線パターン１５、１５が接合される。更にチップ型メモリ３１、３１が絶縁基板２２０の貫通孔２０９に収納される。更にまた、受動素子２５１が凹部２１０に収納される。チップ型メモリ３１が貫通孔２０９内部に収納されると、チップ型メモリ３１と貫通孔２０９との間に隙間が生じるが、この隙間は、先にチップ型メモリ３１上に塗布されていた封止材２６１で満たされる。すなわち、封止材２６１が熱プレス時の応力を受けてチップ型メモリ３１と貫通孔２０９の隙間にくまなく流れ込んで当該隙間が封止材２６１で満たされる。受動素子２５１と凹部２１０との間の隙間も同様にして封止材２６１で満たされる。更にこのとき、絶縁基板２２０が熱プレスにより圧縮されることによって、ガラスエポキシ樹脂板２０６に含まれるエポキシ樹脂が当該隙間に滲出し、このエポキシ樹脂によっても当該隙間が埋められる。
このようにして、図９Ｂに示す回路部品モジュール２６０が製造される。
上記の製造方法によれば、第１の実施形態において説明した回路部品モジュールの製造方法とほぼ同様の効果が得られる。
図９Ｂに示す回路部品モジュール２６０は、貫通孔２０９を有する樹脂製の絶縁基板２２０と、貫通孔２０９内に配置された２つのチップ型メモリ３１、３１と、絶縁基板２２０の両面に配置されるとともにチップ型メモリ３１に接続される配線パターン１５とを具備して概略構成されている。また絶縁基板２２０には複数の凹部２１０が設けられ、この凹部２１０にはコンデンサ、ダイオード等の受動素子２５１が収納されている。この受動素子２５１と配線パターン１５によってチップ型メモリ３１の周辺回路が構成されている。そして、絶縁基板２２０とチップ型メモリ２１および受動素子２５１の間には封止材２６１（充填材）が充填されている。また、絶縁基板２２０にはスルーホール２０７が設けられており、絶縁基板２２０の両面に埋め込まれた配線パターン１５、１５がこのスルーホール２０７によって相互に接続されている。スルーホール２０７は貫通孔２０２に充填された導電性ペースト２０３と、貫通孔２０２を封止するためのＣｕポスト２０５とから構成されている。
更に絶縁基板２２０は、ガラスエポキシ樹脂板２０６（無機繊維含有樹脂層）とガラスエポキシ樹脂基板２０６の両面に積層された誘電体層２０８，２０８から構成されている。配線パターン１５はこの誘電体層２０８に埋め込まれている。
また、配線パターン１５は、Ｃｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜とが積層されてなる積層膜から構成されている。そして、配線パターン１５を構成するＡｕ膜にチップ型メモリ３１および受動素子２５１の端子が接合されている。
更に絶縁基板２２０は、ガラスエポキシ樹脂板２０６（無機繊維含有樹脂層）とガラスエポキシ樹脂基板２０６の両面に積層された誘電体層２０８，２０８から構成されている。配線パターン１５はこの誘電体層２０８に埋め込まれている。
また、配線パターン１５は、Ｃｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜とが積層されてなる積層膜から構成されている。そして、配線パターン１５を構成するＡｕ膜にチップ型メモリ３１および受動素子２５１の端子が接合されている。
上記の構成によれば、第１の実施形態において説明した回路部品モジュールとほぼ同様の効果が得られる。
また上記の構成によれば、受動素子２５１および配線パターン１５によってチップ型メモリ３１の周辺回路が構成され、この周辺回路が絶縁基板２２０に埋め込まれているので、チップ型メモリ３１およびその周辺回路の高集積化を達成することができる。従ってこの回路部品モジュール２６０を記録媒体として使用した場合は、小型で記録容量が高い記録媒体を構成することができる。
更に、絶縁基板２２０にガラスエポキシ樹脂板２０６が含まれているので、回路部品モジュール２６０自体の強度を高めることができる。また、封止材２６１若しくは滲出したエポキシ樹脂によってチップ型メモリ３１等と絶縁基板２２０との一体性が高められ、これによりチップ型メモリ３１および受動素子２５１の耐衝撃性を向上できる。
また上記の構成によれば、受動素子２５１および配線パターン１５によってチップ型メモリ３１の周辺回路が構成され、この周辺回路が絶縁基板２２０に埋め込まれているので、チップ型メモリ３１およびその周辺回路の高集積化を達成することができる。従ってこの回路部品モジュール２６０を記録媒体として使用した場合は、小型で記録容量が高い記録媒体を構成することができる。
更に、絶縁基板２２０にガラスエポキシ樹脂板２０６が含まれているので、回路部品モジュール２６０自体の強度を高めることができる。また、封止材２６１若しくは滲出したエポキシ樹脂によってチップ型メモリ３１等と絶縁基板２２０との一体性が高められ、これによりチップ型メモリ３１および受動素子２５１の耐衝撃性を向上できる。
［第３の実施形態］
次に、本発明の第３の実施形態である回路部品モジュールおよびその製造方法について図面を参照して説明する。
本実施形態の回路部品モジュールの製造方法は、第１若しくは第２の実施形態と同様に、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。以下、各工程について順次説明する。
次に、本発明の第３の実施形態である回路部品モジュールおよびその製造方法について図面を参照して説明する。
本実施形態の回路部品モジュールの製造方法は、第１若しくは第２の実施形態と同様に、版基板工程と、絶縁基板に前記版基板を積層する工程と、圧着工程と、除去工程とから概略構成されている。以下、各工程について順次説明する。
「版基板形成工程」
本実施形態における版基板形成工程は、第２の実施形態の場合と同様に、配線パターンとして、複数の金属膜が積層されてなる積層体からなる配線パターンを形成すること以外は、第１の実施形態における版基板形成工程と同じである。本実施形態において用いられる版基板の具体的な構成については後述する。
本実施形態における版基板形成工程は、第２の実施形態の場合と同様に、配線パターンとして、複数の金属膜が積層されてなる積層体からなる配線パターンを形成すること以外は、第１の実施形態における版基板形成工程と同じである。本実施形態において用いられる版基板の具体的な構成については後述する。
「絶縁基板の形成」
絶縁基板に版基板を積層する工程を説明する前に、絶縁基板の形成方法について図１０および図１１を参照して説明する。
まず、図８Ａないし図８Ｄと同様にして、ガラスエポキシ樹脂板３０６の両面に厚み１８μｍ程度のＣｕ膜３０１をメッキ法により形成し、このＣｕ膜３０１を所定のパターンにパターニングしてから、直径２５０μｍ程度のスルーホール用の貫通孔３０２を形成する。そして、貫通孔３０２に導電性ペースト３０３を充填してから、導電性ペースト３０３およびＣｕ膜３０１を覆うように銅メッキを施して貫通孔を銅メッキ層３０４で蓋をする。更に、貫通孔３０２の上に、Ｎｉ膜３０２ａとＣｕ膜３０５ｂからなるＣｕポスト３０５をメッキ法で形成する。Ｃｕポスト３０５および導電性ペースト３０３によりスルーホール３０７が構成される。でこのようにして、図１０Ａに示す構成の部材が得られる。
絶縁基板に版基板を積層する工程を説明する前に、絶縁基板の形成方法について図１０および図１１を参照して説明する。
まず、図８Ａないし図８Ｄと同様にして、ガラスエポキシ樹脂板３０６の両面に厚み１８μｍ程度のＣｕ膜３０１をメッキ法により形成し、このＣｕ膜３０１を所定のパターンにパターニングしてから、直径２５０μｍ程度のスルーホール用の貫通孔３０２を形成する。そして、貫通孔３０２に導電性ペースト３０３を充填してから、導電性ペースト３０３およびＣｕ膜３０１を覆うように銅メッキを施して貫通孔を銅メッキ層３０４で蓋をする。更に、貫通孔３０２の上に、Ｎｉ膜３０２ａとＣｕ膜３０５ｂからなるＣｕポスト３０５をメッキ法で形成する。Ｃｕポスト３０５および導電性ペースト３０３によりスルーホール３０７が構成される。でこのようにして、図１０Ａに示す構成の部材が得られる。
次に図１０Ｂに示すように、ガラスエポキシ基板３０６に貫通孔３０９および凹部３１０を設ける。貫通孔３０９は、Ｃｕ膜が予め除去された領域に設ける。本実施形態の例では、スルーホール３０７同士の間に設ける。
また、凹部３１０は、Ｃｕ膜が残された領域に設ける。本実施形態の例では、貫通孔３０９の両側に設ける。また、凹部３１０の深さは、ガラスエポキシ樹脂板３０６の厚みの寸法と同等にする。この構成により、凹部３１０の底面にＣｕ膜３０１が露出する形態となる。
また、凹部３１０は、Ｃｕ膜が残された領域に設ける。本実施形態の例では、貫通孔３０９の両側に設ける。また、凹部３１０の深さは、ガラスエポキシ樹脂板３０６の厚みの寸法と同等にする。この構成により、凹部３１０の底面にＣｕ膜３０１が露出する形態となる。
次に、図１０Ｃに示すように、ガラスエポキシ樹脂板３０６の両面に、厚み８０μｍ程度の誘電体層３０８、３０８を積層する。このとき、誘電体層３０８の表面にＣｕポスト３０５の最頂部が露出されるように誘電体層３０８を研摩してその厚みを調整する。また、誘電体層３０８が凹部３１０および貫通孔３０９の内部に侵入しないようにする。これにより、凹部３１０および貫通孔３０９の内部空間がガラスエポキシ基板３０６および誘電体層３０８によって閉塞された状態になる。
次に図１０Ｄに示すように、誘電体層３０８の表面から露出しているＣｕポスト３０５の最頂部上に厚み１０μｍ程度の導電性ペースト３１１を塗布する。このようにして絶縁基板３２０を製造する。
次に図１０Ｄに示すように、誘電体層３０８の表面から露出しているＣｕポスト３０５の最頂部上に厚み１０μｍ程度の導電性ペースト３１１を塗布する。このようにして絶縁基板３２０を製造する。
「絶縁基板に前記版基板を積層する工程、圧着工程および除去工程」
次に図１１Ａに示すように、先に形成した絶縁基板３２０の両側に、電子部品および配線パターンが形成されてなる版基板を配置する。
ここで版基板の構成について説明すると、絶縁基板３２０の上側に配置される版基板３３１にはシード層２がその全面に形成され、シード層２には先に説明したようにＣｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜からなる配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。
一方、絶縁基板３２０の下側に配置される版基板３４１にはシード層２がその全面に形成され、シード層２には配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子３５１（電子部品）が実装されている。
次に図１１Ａに示すように、先に形成した絶縁基板３２０の両側に、電子部品および配線パターンが形成されてなる版基板を配置する。
ここで版基板の構成について説明すると、絶縁基板３２０の上側に配置される版基板３３１にはシード層２がその全面に形成され、シード層２には先に説明したようにＣｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜からなる配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。
一方、絶縁基板３２０の下側に配置される版基板３４１にはシード層２がその全面に形成され、シード層２には配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子３５１（電子部品）が実装されている。
そして、各版基板３３１，３４１のチップ型メモリ３１、３１が絶縁基板３２０の貫通孔３０９と重なるように、かつ下側の版基板３４１の受動素子３５１が凹部３１０と重なるように、絶縁基板３２０および版基板３３１，３４１の位置合わせをする。
次に、図１１Ｂに示すように、版基板３３１，３４１と絶縁基板３２０を相互に積層して熱プレスし、続いて版基板３３１，３４１を剥離し、更に絶縁基板３２０側に転写されたシード層２をエッチングにより除去する。
熱プレスによって、各版基板３３１，３４１上の配線パターン１５、１５が絶縁基板３２０の誘電体層３０８，３０８に埋め込まれる。またスルーホール３０７のＣｕポスト３０５の最頂部に配線パターン１５が接合される。更にチップ型メモリ３１が貫通孔３０９に収納される。更にまた、受動素子３５１が凹部３１０内部に収納される。チップ型メモリ３１が貫通孔３０９に収納される際に、貫通孔３０９を閉塞していた誘電体層３０８，３０８がチップ型メモリ３１、３１に押される形で貫通孔３０９の内部に押し込まれる。押し込まれた誘電体層３０８は主に、２つのチップ型メモリ３１、３１の間に挟まれた状態となる。また誘電体層３０８の一部は、貫通孔３０９の壁面とチップ型メモリ３１との隙間にも充填される。受動素子３５１が凹部３１０に収納される場合も同様に、凹部３１０を閉塞していた誘電体層３０８が受動素子３５１によって凹部３１０の内部に押し込まれ、受動素子３５１と凹部３１０との隙間が誘電体層３０８により満たされる。更にこのとき、絶縁基板３２０が熱プレスにより圧縮されることによって、ガラスエポキシ樹脂板３０６に含まれるエポキシ樹脂が当該隙間に滲出し、このエポキシ樹脂によっても当該隙間が埋められる。
このようにして、図１１Ｂに示す回路部品モジュール３６０が製造される。
熱プレスによって、各版基板３３１，３４１上の配線パターン１５、１５が絶縁基板３２０の誘電体層３０８，３０８に埋め込まれる。またスルーホール３０７のＣｕポスト３０５の最頂部に配線パターン１５が接合される。更にチップ型メモリ３１が貫通孔３０９に収納される。更にまた、受動素子３５１が凹部３１０内部に収納される。チップ型メモリ３１が貫通孔３０９に収納される際に、貫通孔３０９を閉塞していた誘電体層３０８，３０８がチップ型メモリ３１、３１に押される形で貫通孔３０９の内部に押し込まれる。押し込まれた誘電体層３０８は主に、２つのチップ型メモリ３１、３１の間に挟まれた状態となる。また誘電体層３０８の一部は、貫通孔３０９の壁面とチップ型メモリ３１との隙間にも充填される。受動素子３５１が凹部３１０に収納される場合も同様に、凹部３１０を閉塞していた誘電体層３０８が受動素子３５１によって凹部３１０の内部に押し込まれ、受動素子３５１と凹部３１０との隙間が誘電体層３０８により満たされる。更にこのとき、絶縁基板３２０が熱プレスにより圧縮されることによって、ガラスエポキシ樹脂板３０６に含まれるエポキシ樹脂が当該隙間に滲出し、このエポキシ樹脂によっても当該隙間が埋められる。
このようにして、図１１Ｂに示す回路部品モジュール３６０が製造される。
本実施形態の回路部品モジュールの製造方法によれば、チップ型メモリ等の電子部品を絶縁基板３２０に一体化させるための充填材として、ガラスエポキシ基板３０６に積層した誘電体層３０８を利用することができ、工程を簡素化することができる。
また本実施形態の回路部品モジュール３６０は、第１、第２の実施形態と同様に記録媒体として使用することができ、薄型の記録媒体を実現することができる。
また本実施形態の回路部品モジュール３６０は、第１、第２の実施形態と同様に記録媒体として使用することができ、薄型の記録媒体を実現することができる。
［第４の実施形態］
次に、本発明の第４の実施形態である回路部品モジュールおよびその製造方法について図面を参照して説明する。
まず図１２Ａに示すように、例えば板厚が３００μｍ程度のガラスエポキシ樹脂板４０１を用意し、このガラスエポキシ樹脂板４０１の一面４０１ａに厚み５μｍ程度のＣｕ膜４０２をメッキ法により形成する。またガラスエポキシ基板４０１の他面４０１ｂには厚み５０μｍ程度の誘電体層４０３と厚み５μｍ程度のマスク層４０４を順次積層する。
次に、本発明の第４の実施形態である回路部品モジュールおよびその製造方法について図面を参照して説明する。
まず図１２Ａに示すように、例えば板厚が３００μｍ程度のガラスエポキシ樹脂板４０１を用意し、このガラスエポキシ樹脂板４０１の一面４０１ａに厚み５μｍ程度のＣｕ膜４０２をメッキ法により形成する。またガラスエポキシ基板４０１の他面４０１ｂには厚み５０μｍ程度の誘電体層４０３と厚み５μｍ程度のマスク層４０４を順次積層する。
次に図１２Ｂに示すように、Ｃｕ膜４０２を所定のパターンにパターニングするとともに、直径１００μｍ程度のスルーホール用の貫通孔４０５を形成する。この貫通孔４０５は、パターニングされたＣｕ膜４０２の形成領域に設ける。これにより貫通孔４０５の片側がＣｕ膜４０１で塞がれた状態になる。形成した貫通孔４０５には導電性ペースト４０６を充填する。
次に図１２Ｃに示すように、ガラスエポキシ基板４０１の一面４０１ａ上に厚み１００μｍ程度の誘電体層４０７と厚み５μｍ程度のマスク層４０８とを順次積層する。
次に図１２Ｄに示すように、マスク層４０８および誘電体層４０９に凹部４１０を設け、この凹部４１０内に導電性ペースト４１１を充填する。凹部４１０の形成位置は、先にパターニングしたＣｕ膜４０２上とする。これによりＣｕ膜４０２上に導電性ペーストが充填されることになる。
次に図１２Ｅに示すように、マスク層４０４、４０８を除去する。このようにして、ガラスエポキシ基板４０１の両面に誘電体層４０３，４０７が積層されるとともに、導電性ペースト４０６、４１１およびＣｕ膜４０２からなるスルーホール４１１が形成されてなる絶縁基板４２０が製造される。
次に図１２Ｄに示すように、マスク層４０８および誘電体層４０９に凹部４１０を設け、この凹部４１０内に導電性ペースト４１１を充填する。凹部４１０の形成位置は、先にパターニングしたＣｕ膜４０２上とする。これによりＣｕ膜４０２上に導電性ペーストが充填されることになる。
次に図１２Ｅに示すように、マスク層４０４、４０８を除去する。このようにして、ガラスエポキシ基板４０１の両面に誘電体層４０３，４０７が積層されるとともに、導電性ペースト４０６、４１１およびＣｕ膜４０２からなるスルーホール４１１が形成されてなる絶縁基板４２０が製造される。
次に図１３に示すように、絶縁基板４２０に複数の凹部４１３，４１４を設ける。各凹部４１３，４１４は、図１２Ｂに示した工程においてＣｕ膜４０２が予め除去されてた領域に設ける。本実施形態の例では、スルーホール４１２，４１２の両側に設ける。また、凹部４１３，４１４の深さは、ガラスエポキシ樹脂板４０１の厚みおよび下側の誘電体層４０３の厚みの合計寸法と同等にする。
更に、絶縁基板４２０の両側に、電子部品および配線パターンが形成されてなる版基板を配置する。絶縁基板４２０の上側に配置される版基板４３１にはシード層２がその全面に形成され、シード層２にはＣｕ膜１５ａとＮｉ膜１５ｂと図示略のＡｕ膜からなる配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。また、絶縁基板４２０の下側に配置される版基板４４１にはシード層２がその全面に形成され、シード層２には配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子４５１（電子部品）が実装されている。
そして、各版基板４３１，４４１のチップ型メモリ３１、３１が絶縁基板の中央の凹部４１３と重なるように、かつ受動素子４５１が絶縁基板の両側の凹部４１４、４４と重なるように、絶縁基板４２０および版基板４３１，４４１の位置合わせをする。
そして、各版基板４３１，４４１のチップ型メモリ３１、３１が絶縁基板の中央の凹部４１３と重なるように、かつ受動素子４５１が絶縁基板の両側の凹部４１４、４４と重なるように、絶縁基板４２０および版基板４３１，４４１の位置合わせをする。
次に、図１４に示すように、版基板４３１，４４１と絶縁基板４２０を相互に積層して熱プレスし、続いて版基板４３１，４４１を剥離し、更に絶縁基板４２０側に転写されたシード層をエッチングにより除去する。
熱プレスによって、各版基板４３１，４４１上の配線パターン１５、１５が絶縁基板の誘電体層４０７、４０３に各々埋め込まれる。またスルーホール４１２を構成する導電性ペースト４１１が配線パターン１５に接合される。更に各版基板上のチップ型メモリ３１が絶縁基板の中央の凹部４１３に収納される。更にまた、受動素子４５１が絶縁基板の両側の凹部４１４に収納される。チップ型メモリ３１が凹部４１３に収納される際に、凹部４１３を閉塞していた上側の誘電体層４０７がチップ型メモリ３１に押される形で貫通孔４１３の内部に押し込まれる。押し込まれた誘電体層４０７は主に、２つのチップ型メモリ３１、３１の間に挟まれた状態となる。また誘電体層４０７の一部は、凹部４１３の壁面とチップ型メモリ３１との隙間にも充填される。受動素子４５１が凹部４１４に収納される際には、絶縁基板４２０が熱プレスにより圧縮されることに伴い、ガラスエポキシ樹脂板４０１に含まれるエポキシ樹脂が受動素子４５１と凹部４１４との隙間に滲出し、このエポキシ樹脂によって当該隙間が埋められる。
更に、絶縁基板の下側の配線パターン１５には半田または金からなる金属ボール４４９が取付けられる。
このようにして、図１４に示す回路部品モジュール４５０が製造される。
熱プレスによって、各版基板４３１，４４１上の配線パターン１５、１５が絶縁基板の誘電体層４０７、４０３に各々埋め込まれる。またスルーホール４１２を構成する導電性ペースト４１１が配線パターン１５に接合される。更に各版基板上のチップ型メモリ３１が絶縁基板の中央の凹部４１３に収納される。更にまた、受動素子４５１が絶縁基板の両側の凹部４１４に収納される。チップ型メモリ３１が凹部４１３に収納される際に、凹部４１３を閉塞していた上側の誘電体層４０７がチップ型メモリ３１に押される形で貫通孔４１３の内部に押し込まれる。押し込まれた誘電体層４０７は主に、２つのチップ型メモリ３１、３１の間に挟まれた状態となる。また誘電体層４０７の一部は、凹部４１３の壁面とチップ型メモリ３１との隙間にも充填される。受動素子４５１が凹部４１４に収納される際には、絶縁基板４２０が熱プレスにより圧縮されることに伴い、ガラスエポキシ樹脂板４０１に含まれるエポキシ樹脂が受動素子４５１と凹部４１４との隙間に滲出し、このエポキシ樹脂によって当該隙間が埋められる。
更に、絶縁基板の下側の配線パターン１５には半田または金からなる金属ボール４４９が取付けられる。
このようにして、図１４に示す回路部品モジュール４５０が製造される。
本実施形態の回路部品モジュールの製造方法によれば、チップ型メモリ３１を絶縁基板４２０に一体化させるための充填材として、ガラスエポキシ基板４０１に積層した誘電体層４０７を利用することができ、工程を簡素化することができる。
また本実施形態の回路部品モジュール４６０は、第１、第２の実施形態と同様に記録媒体として使用することができ、薄型の記録媒体を実現することができる。
また本実施形態の回路部品モジュール４６０は、第１、第２の実施形態と同様に記録媒体として使用することができ、薄型の記録媒体を実現することができる。
［第５の実施形態］
次に、本発明の第５の実施形態である記録媒体およびその製造方法について図面を参照して説明する。
まず、図１５に示すように、誘電体層５０１と、この誘電体層５０１の両側に配置する絶縁基板５０２，５０３と、更にその両側に配置する版基板５３１，５４１を用意する。
各部材の構成について説明すると、まず誘電体層５０１は、厚み５０μｍ程度のエポキシ樹脂等からなる板状の部材であり、複数の貫通孔５０１ａが設けられるともにこの貫通孔５０１ａに導電性ペースト５０１ｂが充填されている。導電性ペースト５０１ｂは誘電体層５０１の両面から数μｍから十数μｍ程度突出されるように充填されている。
次に、本発明の第５の実施形態である記録媒体およびその製造方法について図面を参照して説明する。
まず、図１５に示すように、誘電体層５０１と、この誘電体層５０１の両側に配置する絶縁基板５０２，５０３と、更にその両側に配置する版基板５３１，５４１を用意する。
各部材の構成について説明すると、まず誘電体層５０１は、厚み５０μｍ程度のエポキシ樹脂等からなる板状の部材であり、複数の貫通孔５０１ａが設けられるともにこの貫通孔５０１ａに導電性ペースト５０１ｂが充填されている。導電性ペースト５０１ｂは誘電体層５０１の両面から数μｍから十数μｍ程度突出されるように充填されている。
次に誘電体層５０１の図中上側に配置される絶縁基板５０２は、厚み１００μｍ程度のガラスエポキシ樹脂基板５５１と厚み１００μｍ程度の誘電体層５５２とが積層されて構成されている。誘電体層５５２は、先の誘電体層５０１に対して反対側に積層されている。また、絶縁基板５０２の誘電体層５０１側の面にはＣｕ膜５５３がパターニングされ、更にこのＣｕ膜５５３の形成位置に貫通孔５５４が設けられ、この貫通孔５５４には導電性ペースト５５５が充填されている。このようにして、導電性ペースト５５５およびＣｕ膜５５３からなるスルーホール５５６が２つ形成されている。また、スルーホール５５６の間には、別の貫通孔５５７が設けられている。
次に誘電体層５０１の図中下側に配置される絶縁基板５０３は、厚み２００μｍ程度のガラスエポキシ樹脂基板５６１と厚み１００μｍ程度の誘電体層５６２とが積層されて構成されている。誘電体層５６２は、先の誘電体層５０１に対して反対側に積層されている。また、絶縁基板５０３の誘電体層５０１側の面にはＣｕ膜５６３がパターニングされ、更にこのＣｕ膜５６３の形成位置に貫通孔５６４が設けられ、この貫通孔５６４には導電性ペースト５６５が充填されている。このようにして、導電性ペースト５６５およびＣｕ膜５６３からなるスルーホール５６６が２つ形成されている。また、各スルーホール５６６の両側には、複数の別の貫通孔５６７，５６８が設けられている。
更に、絶縁基板５０２の上側に配置される版基板５３１にはシード層２がその全面に形成され、シード層２には配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）が実装されている。また、絶縁基板５０３の下側に配置される版基板５４１にはシード層２がその全面に形成され、シード層２には配線パターン１５が形成され、配線パターン１５上にはチップ型メモリ３１（電子部品）とコンデンサ、ダイオード等の受動素子５７１（電子部品）が実装されている。
そして、各版基板５３１，５４１のチップ型メモリ３１、３１が各絶縁基板５０２，５０３の中央の貫通孔５５７，５６７と重なるように、かつ受動素子５７１が絶縁基板５０３の貫通孔５６８と重なるように、絶縁基板５０２，５０３および版基板５３１，５４１の位置合わせをする。また、各絶縁基板５０２，５０３のスルーホール５５６，５６６および誘電体層５０１の導電性ペースト５０１ａの形成位置とが相互に重なるように配置する。
そして、各版基板５３１，５４１のチップ型メモリ３１、３１が各絶縁基板５０２，５０３の中央の貫通孔５５７，５６７と重なるように、かつ受動素子５７１が絶縁基板５０３の貫通孔５６８と重なるように、絶縁基板５０２，５０３および版基板５３１，５４１の位置合わせをする。また、各絶縁基板５０２，５０３のスルーホール５５６，５６６および誘電体層５０１の導電性ペースト５０１ａの形成位置とが相互に重なるように配置する。
そして図１６に示すように、版基板５３１，５４１と絶縁基板５０２，５０３と誘電体層５０１を相互に積層して熱プレスし、続いて版基板５３１，５４１を剥離し、更に絶縁基板５０２，５０３側に転写されたシード層２をエッチングにより除去する。
熱プレスによって、各版基板５３１，５４１上の配線パターン１５、１５が各絶縁基板の誘電体層５５２，５６２に埋め込まれる。また各スルーホール５５６，５６６を構成する導電性ペースト５５５，５６５が配線パターン１５、１５に接合される。スルーホール５５６，５６６同士は誘電体層５０１の導電性ペースト５０１ａを介して接合される。更に各版基板上のチップ型メモリ３１、３１が絶縁基板の中央の貫通孔５６７に収納される。更にまた、受動素子５７１が絶縁基板５０３の凹部５６８，５６８に収納される。チップ型メモリ３１および受動素子５７１が各貫通孔５５７、５６７，５６８に収納される際には、絶縁基板５０２，５０３が熱プレスにより圧縮されることに伴い、ガラスエポキシ樹脂板５５１，５６１に含まれるエポキシ樹脂がチップ型メモリ３１若しくは受動素子５７１と貫通孔５５７、５６７，５６８との隙間に滲出し、このエポキシ樹脂によって当該隙間が埋められる。
更に、絶縁基板５０３の下側の配線パターン１５には半田または金からなる金属ボール５４９が取付けられる。
このようにして、図１６に示す回路部品モジュール５６０が製造される。
熱プレスによって、各版基板５３１，５４１上の配線パターン１５、１５が各絶縁基板の誘電体層５５２，５６２に埋め込まれる。また各スルーホール５５６，５６６を構成する導電性ペースト５５５，５６５が配線パターン１５、１５に接合される。スルーホール５５６，５６６同士は誘電体層５０１の導電性ペースト５０１ａを介して接合される。更に各版基板上のチップ型メモリ３１、３１が絶縁基板の中央の貫通孔５６７に収納される。更にまた、受動素子５７１が絶縁基板５０３の凹部５６８，５６８に収納される。チップ型メモリ３１および受動素子５７１が各貫通孔５５７、５６７，５６８に収納される際には、絶縁基板５０２，５０３が熱プレスにより圧縮されることに伴い、ガラスエポキシ樹脂板５５１，５６１に含まれるエポキシ樹脂がチップ型メモリ３１若しくは受動素子５７１と貫通孔５５７、５６７，５６８との隙間に滲出し、このエポキシ樹脂によって当該隙間が埋められる。
更に、絶縁基板５０３の下側の配線パターン１５には半田または金からなる金属ボール５４９が取付けられる。
このようにして、図１６に示す回路部品モジュール５６０が製造される。
また本実施形態の回路部品モジュール５６０によれば、第１、第２の実施形態と同様に記録媒体として使用することができ、薄型の記録媒体を実現することができる。
なお、本発明における電子部品は、チップ型メモリ、受動素子に限定されるものではなく、チップ型ＩＣ等を用いることもできる。
１…版基板、２…シード層、５，１５…配線パターン、６…絶縁基板（誘電体樹脂基板）、７…貫通孔、３１…チップ型メモリ（電子部品）、１００、２６０，３６０、４６０，５６０…回路部品モジュール、１０２…導電性ペースト、１０３…スルーホール、１５０，１６０…回路部品モジュールスタック、１７０，１８０…記録媒体、２０６…ガラスエポキシ樹脂板（無機繊維含有樹脂層）、２０８…誘電体層、２２０…絶縁基板
Claims (15)
- 貫通孔を有する樹脂製の絶縁基板と、前記貫通孔内に配置された１ないし２の電子部品と、前記絶縁基板の一面および他面のうちのいずれか一方または両方に配置されるとともに前記電子部品に接続される配線パターンとを具備してなることを特徴とする回路部品モジュール。
- 前記絶縁基板が誘電体樹脂基板であり、前記配線パターンが該誘電体樹脂基板に埋め込まれていることを特徴とする請求項１に記載の回路部品モジュール。
- 前記絶縁基板が、無機繊維含有樹脂層および該無機繊維含有樹脂層の厚み方向一方または両方に積層された誘電体層から構成され、前記配線パターンが該誘電体層に埋め込まれていることを特徴とする請求項１に記載の回路部品モジュール。
- 前記貫通孔と前記電子部品との間に充填材が充填されていることを特徴とする請求項１ないし請求項３のいずれかに記載の回路部品モジュール。
- 前記充填材が前記絶縁基板を構成する前記誘電体樹脂基板または前記無機繊維含有樹脂層から滲出された樹脂であることを特徴とする請求項４に記載の回路部品モジュール。
- 前記電子部品がチップ型メモリであることを特徴とする請求項１ないし請求項５のいずれかに記載の回路部品モジュール。
- 請求項１ないし請求項５のいずれかに記載の回路部品モジュールが複数積層され、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールが設けられ、該スルーホールを介して各回路部品モジュールが接続されてなることを特徴とする回路部品モジュールスタック。
- 請求項６に記載の回路部品モジュールを備えたことを特徴とする記録媒体。
- 請求項６に記載の回路部品モジュールが複数積層され、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールが設けられ、該スルーホールを介して各回路部品モジュールが接続されてなることを特徴とする記録媒体。
- 版基板上にシード層を積層するとともに該シード層上に配線パターンを形成し、更に該配線パターンに電子部品を取付ける版基板工程と、
貫通孔を有する樹脂製の絶縁基板の一面および他面のうちのいずれか一方または両方に前記版基板を配置し、前記電子部品を前記貫通孔に収納させながら前記絶縁基板に前記版基板を積層する工程と、
前記絶縁基板と前記版基板を熱圧着させて前記絶縁基板に含まれる樹脂成分を前記貫通孔と前記電子部品との間に滲出させる圧着工程と、
前記絶縁基板から前記版基板および前記シード層を除去する除去工程と、を具備してなることを特徴とする回路部品モジュールの製造方法。 - 前記絶縁基板が誘電体樹脂基板であり、前記圧着工程において前記配線パターンを前記誘電体樹脂基板に埋め込むことを特徴とする請求項１０に記載の回路部品モジュールの製造方法。
- 前記絶縁基板が、無機繊維含有樹脂層および該無機繊維含有樹脂層の厚さ方向一方または両方に積層された誘電体層から構成され、前記圧着工程において前記配線パターンを前記誘電体層に埋め込むことを特徴とする請求項１０に記載の回路部品モジュールの製造方法。
- 前記電子部品がチップ型メモリであることを特徴とする請求項１０ないし請求項１２のいずれかに記載の回路部品モジュールの製造方法。
- 請求項１０ないし請求項１２のいずれかに記載の製造方法により製造された回路部品モジュールを複数積層し、前記回路部品モジュールを構成する絶縁基板にスルーホールを設け、該スルーホールを介して各回路部品モジュールを接続することを特徴とする回路部品モジュールスタックの製造方法。
- 請求項１３に記載の製造方法により製造された回路部品モジュールを複数積層し、前記回路部品モジュールを構成する絶縁基板に、導電性ペーストが充填されてなるスルーホールを設け、該スルーホールを介して各回路部品モジュールを接続することを特徴とする記録媒体の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004343093A JP2005317903A (ja) | 2004-03-31 | 2004-11-26 | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 |
| US11/090,812 US20050218491A1 (en) | 2004-03-31 | 2005-03-25 | Circuit component module and method of manufacturing the same |
| CNA2005100626675A CN1678175A (zh) | 2004-03-31 | 2005-03-31 | 电路部件模块及其制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004101609 | 2004-03-31 | ||
| JP2004343093A JP2005317903A (ja) | 2004-03-31 | 2004-11-26 | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005317903A true JP2005317903A (ja) | 2005-11-10 |
| JP2005317903A5 JP2005317903A5 (ja) | 2007-03-01 |
Family
ID=35444969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004343093A Withdrawn JP2005317903A (ja) | 2004-03-31 | 2004-11-26 | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005317903A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227586A (ja) * | 2006-02-23 | 2007-09-06 | Cmk Corp | 半導体素子内蔵基板及びその製造方法 |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| JP2007281929A (ja) * | 2006-04-07 | 2007-10-25 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置およびその製造方法 |
| JP2008166816A (ja) * | 2006-12-30 | 2008-07-17 | Stats Chippac Ltd | デュアルモールドマルチチップパッケージシステム |
| JP2009117501A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Ｉｃチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 |
| KR20100100684A (ko) * | 2009-03-06 | 2010-09-15 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| JP2010245259A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| JP2010251395A (ja) * | 2009-04-13 | 2010-11-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| JP2011142286A (ja) * | 2010-01-06 | 2011-07-21 | Samsung Electro-Mechanics Co Ltd | 電子部品内蔵型プリント基板およびその製造方法 |
| US8658473B2 (en) | 2012-03-27 | 2014-02-25 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| JP5526276B1 (ja) * | 2013-02-19 | 2014-06-18 | 株式会社フジクラ | 部品内蔵基板及びその製造方法並びに実装体 |
| CN104159411A (zh) * | 2013-07-22 | 2014-11-19 | 皆利士多层线路版(中山)有限公司 | 具大电流模块的电路板及其制作方法 |
-
2004
- 2004-11-26 JP JP2004343093A patent/JP2005317903A/ja not_active Withdrawn
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227586A (ja) * | 2006-02-23 | 2007-09-06 | Cmk Corp | 半導体素子内蔵基板及びその製造方法 |
| JP4714042B2 (ja) * | 2006-03-01 | 2011-06-29 | Ｏｋｉセミコンダクタ株式会社 | 部品内蔵基板の製造方法 |
| JP2007234888A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 部品内蔵基板の製造方法及びシステム基板 |
| JP2007281929A (ja) * | 2006-04-07 | 2007-10-25 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置およびその製造方法 |
| US8519457B2 (en) | 2006-04-07 | 2013-08-27 | Kabushiki Kaisha Toshiba | Solid-state image pickup device and a camera module |
| JP2008166816A (ja) * | 2006-12-30 | 2008-07-17 | Stats Chippac Ltd | デュアルモールドマルチチップパッケージシステム |
| US8558399B2 (en) | 2006-12-30 | 2013-10-15 | Stats Chippac Ltd. | Dual molded multi-chip package system |
| JP2009117501A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Ｉｃチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 |
| KR20100100684A (ko) * | 2009-03-06 | 2010-09-15 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| US8008125B2 (en) | 2009-03-06 | 2011-08-30 | General Electric Company | System and method for stacked die embedded chip build-up |
| JP2010212683A (ja) * | 2009-03-06 | 2010-09-24 | General Electric Co <Ge> | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 |
| EP2228824A1 (en) * | 2009-03-06 | 2010-09-15 | General Electric Company | Embedded chip package with chips stacked in an interconnecting laminate |
| KR101690549B1 (ko) * | 2009-03-06 | 2016-12-28 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| JP2010245259A (ja) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| US9515050B2 (en) | 2009-04-13 | 2016-12-06 | Shinko Electric Industries Co., Ltd. | Electronic apparatus having a resin filled through electrode configured to go through first and second semiconductor components |
| JP2010251395A (ja) * | 2009-04-13 | 2010-11-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| US8786103B2 (en) | 2009-04-13 | 2014-07-22 | Shinko Electric Industries Co., Ltd. | Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer |
| JP2011142286A (ja) * | 2010-01-06 | 2011-07-21 | Samsung Electro-Mechanics Co Ltd | 電子部品内蔵型プリント基板およびその製造方法 |
| US8658473B2 (en) | 2012-03-27 | 2014-02-25 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| US9236348B2 (en) | 2012-03-27 | 2016-01-12 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| JP5526276B1 (ja) * | 2013-02-19 | 2014-06-18 | 株式会社フジクラ | 部品内蔵基板及びその製造方法並びに実装体 |
| US9560770B2 (en) | 2013-02-19 | 2017-01-31 | Fujikura Ltd. | Component built-in board and method of manufacturing the same, and mounting body |
| CN104159411A (zh) * | 2013-07-22 | 2014-11-19 | 皆利士多层线路版(中山)有限公司 | 具大电流模块的电路板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514636B2 (en) | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module | |
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| US9155195B2 (en) | Wiring board and semiconductor device | |
| US7377030B2 (en) | Wiring board manufacturing method | |
| US7329957B2 (en) | Circuit device and manufacturing method thereof | |
| JP6453625B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP2006222164A (ja) | 半導体装置及びその製造方法 | |
| JP4105202B2 (ja) | 半導体装置の製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP4103342B2 (ja) | 半導体装置の製造方法 | |
| JP2005317903A (ja) | 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20050218491A1 (en) | Circuit component module and method of manufacturing the same | |
| JP2007173727A (ja) | 配線基板の製造方法 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| JP4443543B2 (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
| JP2004119730A (ja) | 回路装置の製造方法 | |
| JP2005317901A (ja) | 回路部品モジュールおよびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2003059971A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2010118436A (ja) | 部品内蔵モジュールの製造方法 | |
| KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP5105625B2 (ja) | 半導体パッケージユニットの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090612 |