KR101060978B1 - 능동／수동 소자 내장형 기판 제조 방법 - Google Patents

능동／수동 소자 내장형 기판 제조 방법 Download PDF

Info

Publication number
KR101060978B1
KR101060978B1 KR1020090078568A KR20090078568A KR101060978B1 KR 101060978 B1 KR101060978 B1 KR 101060978B1 KR 1020090078568 A KR1020090078568 A KR 1020090078568A KR 20090078568 A KR20090078568 A KR 20090078568A KR 101060978 B1 KR101060978 B1 KR 101060978B1
Authority
KR
South Korea
Prior art keywords
polymer
semi
substrate
cured
polymer layer
Prior art date
Application number
KR1020090078568A
Other languages
English (en)
Other versions
KR20110021025A (ko
Inventor
박세훈
강남기
유종인
김준철
박종철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090078568A priority Critical patent/KR101060978B1/ko
Publication of KR20110021025A publication Critical patent/KR20110021025A/ko
Application granted granted Critical
Publication of KR101060978B1 publication Critical patent/KR101060978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명의 능동 및/또는 수동 소자 내장형 기판 제조 방법은 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 관한 것으로서, a) 하부 동박 상에 반경화 상태의 폴리머 층을 형성하는 단계; b) 상기 폴리머 층 상에 캐비티(Cavity)가 형성된 폴리머 코어를 형성시키는 단계; c) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 제거하는 단계; d) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(tL)이며; e) 상기 반경화 상태의 폴리머 층을 경화시키는 단계; f) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계; g) 단계 f)에 의한 기판을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계; 및 h) 단계 g)에 동박이 제거된 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함한다.
폴리머, 동박, 라미네이트, 기판, 소자

Description

능동／수동 소자 내장형 기판 제조 방법{Method For Manufacturing Active And Passive Device Embedded Printed Wiring Board}
본 발명은 능동 및/또는 수동 소자 내장형 기판(PWB)을 제조하는 방법에 관한 것으로 특히, 능동 및/또는 수동 소자의 위치 정렬 및 온도에 따른 폴리머의 거동을 이용하는 능동 및/또는 수동 소자 내장형 기판을 제조하는 방법에 관한 것이다.
전통적인 패키징 방법은 기판 상에 금속 와이어나 플립소자 범프를 이용하여 기판 상에 실장하여 수행한다. 그러나, 제품에 요구되는 기능이 증가할수록 제한된 기판의 면적에 더욱더 많은 기능성 소자들을 실장해야 하는 어려움이 있었다. 이러한 문제를 해결하기 위해 종래에는 PoP(패키지 온 패키지)나 PiP(패키지 인 패키지)등의 방법으로 소자를 3차원적으로 패키징하는 기술이 발달해 왔다. 기존의 반도체 패키징 방법은 기판의 표면 위에 소자를 실장하는 방법이 사용되어 왔으나, 이러한 방법은 소자가 실장되는 공간을 활용하지 못하게 된다. 최근에는 소자를 기판 내에 내장하여 공간 활용도를 높이는 방법이 등장하였는데 이런 소자 내장형 기판 기술의 경우 소자를 기판에 먼저 내장시키고, 레이저나 플라스마 등으로 연결 부위를 가공하여 도금 방법으로 기판을 완성하였다. 이런 기존의 소자 내장형 기판 기술은 소자와 기판의 위치 정합도가 매우 중요하다.
최근의 기술동향을 보면, 전자 관련 산업 시장의 급속한 확장 및 이동형 제품의 수요 증가로 인해 고속, 고성능, 고집적의 IT 컨버전스 제품에 대한 수요가 팽창하고 있다. 이런 제품에 대한 수요의 증가는 제품군이 경박 단소화를 추구하며 동시에 고기능을 요구하고 있다. 인쇄 회로 기판 기술에 있어 이러한 기술과 맞물려 제한된 설계 공간에서 표면에 실장되는 기능형 소자들의 수는 계속해서 증가하며 이를 3차원적으로 얇게 형성하려는 필요가 증가하고 있다. 일반적으로 반도체가 PCB 상에 패키징되는 공정은 소자를 기판에 올려놓고 금 와이어로 본딩하여 연결하거나 플립소자 범프를 사용하는 COB(chip on board) 형태로 기판과 접속시킨다. 따라서, 조립이 완성된 패키징 제품의 두께는 기판의 두께에 장착된 소자의 두께 때문에 더욱더 증가하게 되는 문제가 있다.
상술한 종래의 패키징 기술에 대한 문제점들을 정리하면, 다음과 같다:
1. 소자를 COB(chip on board) 형태로 패키징할 경우, 패키징 되는 면적만큼 기판의 표면 공간을 활용하지 못한다.
2. 소자를 기판 내 내장시키는 종래의 방법에는 소자를 낱개로 다이싱한 다음 몰딩틀에 부어서 고정시켜 코어를 만들고 그 위에 폴리머와 동박을 이용하여 빌드업시키는 방법이 있는데 이러한 방법은 소자에 대한 몰딩틀을 맞추어 제작하여야 하고 다수의 소자들을 기판과 일체화시키는데 어려움이 있다.
3. 소자 내장형 기판을 제조하는 방법은 기판을 코어로 이용하여 그 상부에 빌드업 방법으로 소자를 내장하는데 지지층인 코어가 없는 경우에는 제작하기가 어렵다. 또한, 코어가 없는 2층 기판 내에 소자를 내장하는데에 어려움이 있다.
4. 도 15에 도시된 바와 같이, 기존의 소자 내장형 기판 기술은 코어 위에 소자(능동소자: 303)이나 수동 소자(302)를 올려놓고 내장하는데 두께가 서로 다른 소자들을 내장할 경우 다층으로 별도의 층에 연결해야하는 문제점들이 있다.
5. 다수의 소자들(302, 303)을 내장할 경우, 도 16에 도시된 바와 같이, 소자와 소자 사이에 빈 공간(304)이 생겨 공간을 채우기 위한 폴리머들의 충진 문제가 발생하게 된다.
본 발명은 상술한 문제점들을 해결하기 위하여, 반도체 소자를 기판 내 내장시켜 PCB와 일체화함으로써 더욱더 얇은 패키징 제품을 구현할 수 있고, 다층으로 소자들을 기판 내에 내장시킬 수 있는 능동 및/또는 수동 소자 내장형 기판을 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 능동 및/또는 수동 소자 내장형 기판(PWB)을 제조하는 방법은 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 있어서, a) 하부 동박 상에 반경화 상태의 폴리머 층을 형성하는 단계; b) 상기 폴리머 층 상에 캐비티(Cavity)가 형성된 폴리머 코어를 형성시키는 단계; c) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 제거하는 단계; d) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(tL)이며; e) 상기 반경화 상태의 폴리머 층을 경화시키는 단계; f) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계; g) 단계 f)에 의한 기판을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계; 및 h) 단계 g)에 동박이 제거된 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함한다.
실시 예에 따라서는, 상기 단계 f)는 f-1) 상기 단계 e)를 수행하여 얻은 결과물에서, 상기 하나 이상의 소자들 사이에 형성되는 공간, 및 상기 폴리머 코어 상에 상기 공간에 대응하는 캐비티를 갖는 반경화 폴리머 필름을 적층하는 단계; f-2) 단계 f-1)의 수행에 의해 얻은 결과물 상부에 폴리머 필름을 적층하는 단계; 및 f-3) 단계 f-2)의 수행에 의해 얻은 결과물의 상기 폴리머 필름 상에 동박을 형성하는 단계를 포함한다.
바람직하게는, 상기 방법은 i) 단계 h)에 의한 회로 패턴 형성하기 이전에, 상기 상부 및 하부 동박들이 제거된 기판의 양 표면들 각각에 폴리머 층을 형성하는 단계; 및 j) 단계 i)에 의해 폴리머 층이 양면에 형성된 기판을 라미네이팅하는 단계를 더 포함한다.
실시 예에 따라서는, 상기 단계 b)에 의한 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머 필름을 라미네이트시킨 다음, 상기 캐비티 내의 폴리머 층을 반경화 상태로 변형시켜 형성할 수 있다. 또한, 상기 하나 이상의 소자를 장착할 때, 두께가 낮은 소자부터 먼저 장착하는 것이 바람직하다.
또한, 바람직하게는, 상기 하부 툴의 온도는 폴리머의 레올로지 그래프를 기초로 결정한다.
상술한 본 발명에 의하면, 소자 내장형 기판을 제조함에 있어, 소자와 기판의 위치 정합도를 높일 수 있으며, 두께가 서로 상이한 소자들을 용이하게 기판에 내장시킬 수 있다. 또한, 상이한 두께의 소자들 사이에 폴리머 충진을 용이하게 할 수 있다.
또한, 본 발명에 의하면, 소자 장착시 기판의 온도는 폴리머가 가장 잘 잘 흐를 수 있는 온도로 설정하고 소자를 잡아주는 툴에는 경화 온도로 설정하여 소자 주위로 폴리머가 잘 충진되게 하는 동시에 국부적으로 경화되어 소자를 고정시켜 보다 정밀히 소자들을 장착할 수 있다.
또한, 본 발명은 부품들 즉, 소자와 소자 사이가 매우 좁은 소자들의 경우에도 소자 사이에 폴리머 충진을 용이하게 하는 동시에 폴리머의 흐름성으로 소자와 폴리머가 3차원적으로 고정되는 장점이 있어 추가로 소자들 사이에 레진 필링 공정이 필요없는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 1 내지 도 12는 본 발명의 실시 예에 따른 능동 및/또는 수동 소자 내장형 기판을 제조하는 방법을 설명하기 위한 도면들이며, 도 13은 기판에 능동 및/또는 수동 소자를 장착하는데에 사용되는 소자 본딩 장비를 개략적으로 나타낸 도면이다. 도 1 내지 도 13에서, 동일한 부분에는 동일한 도면 부호를 사용한다. 도 14는 본 발명에 응용되는 폴리머의 온도 대 점도의 특성을 개략적으로 나타낸 그래프이다.
먼저, 도 1을 참조하면, 본 발명의 실시 예에 따른 능동 및/또는 수동 소자내장형 기판을 제조하는 방법은 하부 동박(101)을 먼저 준비한 후, 상기 하부 동박(101) 상에 반경화 상태의 폴리머 층(102)을 형성한다. 이때 상기 반경화 상태의 폴리머 층(102)의 두께는 바람직하게는 대략 10~100㎛이다.
이어, 도 2에 도시된 바와 같이, 상기 폴리머 층(102) 상에 폴리머 코어(103)를 적층한다. 상기 폴리머 코어(103)는 그 내부에 능동 및/또는 수동 소자(105, 107)가 장착되는 캐비티(Cavity)를 갖는다. 또한, 상기 폴리머 코어(103)의 높이는 상기 소자(105)의 두께들보다 낮은 것이 바람직하다. 여기서, 상기 능동 및 수동 소자는 능동 소자로서 IC 칩, 수동 소자로서 커패시터, 인덕터 및 저항 등을 포함하며, 이하에서는 설명의 간편을 위해 이들을 통합하여 소자라 한다.
실시 예에 따라서는, 상기 반경화 상태의 폴리머 층(102)은 상기 반경화 상태의 폴리머를 상기 하부 동박(101) 상에 코팅하여 형성하거나 또는, 반경화 상태의 폴리머 필름 및 상기 폴리머 코어(103) 용 폴리머 필름들을 차례로 상기 하부 동박(101)에 적층한 후 라미네이트시킨 다음, 상기 캐비티 내의 폴리머 필름을 반경화 상태로 변형시켜, 상기 하부 동박(101) 상에 반경화 상태인 상기 폴리머 층(102) 및 상기 폴리머 코어(103)를 형성할 수 있다.
이어, 도 3에 도시된 바와 같이, 상기 캐비티 내에 장착될 소자들의 입출력단자들이 위치하는 상기 하부 동박(101) 상의 상기 폴리머 층(102)의 부분들(104)을 제거한다. 이러한 상기 폴리머 층(102)의 부분 제거는 예컨대, 레이저를 이용하여 구현할 수 있다. 상기 하부 동박(101)은 그대로 놔두고, 레이저를 사용하여 폴리머 층의 일부분만을 제거함으로써, 이 후, 소자 본딩시 폴리머가 외부로 노출되어 장비를 오염시키는 것을 방지할 수 있다.
이어, 도 13에 도시된 바와 같은 소자 본딩 툴(200)을 사용하여, 도 4에 도시된 바와 같이, 상기 소자들(105, 107)을 상기 캐비티 내에 장착한다. 이때, 상기 소자 본딩 툴(200)의 소자를 홀딩하는 상부 툴(201)의 온도는 본 발명에 따라 상기 폴리머의 경화 온도로 설정하며, 기판을 지지하는 하부 툴(203)의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(tL)로 설정한다. 이러한 상부 툴(201) 및 하부 툴(또는 하판: 203)의 온도 차는 소자들(105, 107)이 캐비티 내에 장착(또는 본딩)될 때, 도 5에 도시된 바와 같이, 폴리머가 가장 잘 흐를 수 있게 하는 동시에, 상부 툴(201) 쪽에서는 소자들(105, 107) 주위의 폴리머가 국부적으로 경화되어, 소자들(105, 107)이 폴리머 층(102) 상에 보다 잘 고정되게 한다. 바람직하게는, 상기 상부 툴(201) 및 하부 툴(203)의 온도들은 도 14에 개략적으로 도시한 폴리머 레올로지 거동 그래프를 참조하여 설정한다.
또한, 바람직하게는, 도 6에 도시된 바와 같이, 소자들(105, 107)의 장착시 소자 본딩 압력은 소자와 폴리머 사이에 박리 현상이나 기포가 발생하지 않도록 충분한 압력으로 설정한다. 또한 바람직하게는, 상이한 두께의 소자들(105, 107)을 장착시킬 때, 앞서 장착된 소자(105)에 의해 상부 툴(201)의 다음 소자(107)의 장착에 대한 간섭을 방지하기 위해 두께가 낮은 소자(105)부터 먼저 장착하고, 차례로 두께가 높은 소자(107)를 나중에 장착한다.
이어, 상술한 바와 같이, 소자들의 장착을 모두 완료한 다음, 도 7에 도시된 바와 같이, 상기 반경화 상태의 폴리머 층(102, 108)을 완전히 경화시켜, 소자들(105, 107)의 이동을 방지한다.
소자들(105 및 107)의 이동을 방지한 후, 상기 하나 이상의 소자들(105, 107) 사이에 형성되는 공간 및 상기 폴리머 코어(103)의 상부 표면과 상기 폴리머 코어(103)에 가장 인접한 소자(107) 상부 표면과의 높이 차를 충진하기 위해, 반경화 상태의 폴리머(108, 109)를 충진하고, 그 상부에 상부 동박(110)을 형성한다.
즉, 이외 다른 방법도 있지만 예를 들면, 도 8 및 도 9에 도시된 바와 같이, 소자들(105 및 107)의 이동을 방지한 후, 상기 하나 이상의 소자들 사이에 형성되는 공간, 및 상기 폴리머 코어 상(103)에 상기 공간에 대응하는 캐비티를 갖는 반경화 폴리머 필름(108)을 적층하고, 다시 그 상부에 반경화의 폴리머 필름(109)을 적층한다. 그리고, 상기 폴리머 필름(109) 상에 상부 동박(110)을 형성(또는,적층)한다.
이어, 도 10에 도시된 바와 같이, 도 9의 기판을 라미네이트한 후, 상기 상부 동박(110) 및 상기 하부 동박(101)을 예컨대, 에칭으로 제거한다.
이어, 상기 상부 및 하부 동박들(110, 101)이 제거된 도 10의 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성한다. 바람직하게는, 상기 회로 패턴 형성하기 이전에, 도 11에 도시된 바와 같이, 상기 상부 및 하부 동박들(110, 101)이 제거된 기판의 양 표면들 각각에 폴리머 층들(111, 112)을 형성한 후, 다시 기판을 라미네이트한다. 이것은 상기 상부 및 하부 동박들(110, 101)이 제거된 후, 폴리머 표면과 그 내부의 소자들의 입출력 단자들 사이의 인접에 따른 신호 간섭을 감소시킨다. 그리고 이어, 도 12에 도시된 바와 같이, 상술한 회로 패턴을 형성하여 기판을 완성한다.
실시 예에 따라서는, 상기 폴리머가 부착된 하부 동박(101)에 미리 홀을 가공하여 소자들과의 정렬 공정을 쉽고 빠르게 할 수 있다.
이상, 본 발명을 실시 예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.
도 1 내지 도 12는 본 발명의 실시 예에 따른 능동 및/또는 수동 소자 내장형 기판을 제조하는 방법을 설명하기 위한 도면들이다.
도 13은 기판에 능동 및/또는 수동 소자를 장착하는데에 사용되는 소자 본딩 장비를 개략적으로 나타낸 도면이다.
도 14는 본 발명에 응용되는 폴리머의 온도 대 점도의 특성을 개략적으로 나타낸 그래프이다.
도 15 및 도 16은 종래의 소자 내장형 기판을 제조하는 방법을 설명하기 위한 도면들이다.

Claims (20)

  1. 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 있어서,
    a) 하부 동박 상에 반경화 상태의 폴리머 층을 형성하는 단계;
    b) 상기 폴리머 층 상에 캐비티(Cavity)가 형성된 폴리머 코어를 형성시키는 단계;
    c) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 제거하는 단계;
    d) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(tL)이며;
    e) 상기 반경화 상태의 폴리머 층을 경화시키는 단계;
    f) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계;
    g) 단계 f)에 의한 기판을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계; 및
    h) 단계 g)에 동박이 제거된 기판에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함하는 능동/수동 소자 내장형 기판 제조 방법.
  2. 제 1 항에 있어서, 상기 단계 f)는
    f-1) 상기 단계 e)를 수행하여 얻은 결과물에서, 상기 하나 이상의 소자들 사이에 형성되는 공간, 및 상기 폴리머 코어 상에 상기 공간에 대응하는 캐비티를 갖는 반경화 폴리머 필름을 적층하는 단계;
    f-2) 단계 f-1)의 수행에 의해 얻은 결과물 상부에 폴리머 필름을 적층하는 단계; 및
    f-3) 단계 f-2)의 수행에 의해 얻은 결과물의 상기 폴리머 필름 상에 동박을 형성하는 단계를 포함하는 능동/수동 소자 내장형 기판 제조 방법.
  3. 제 1 항에 있어서, 상기 방법은
    i) 단계 h)에 의한 회로 패턴 형성하기 이전에, 상기 상부 및 하부 동박들이 제거된 기판의 양 표면들 각각에 폴리머 층을 형성하는 단계; 및
    j) 단계 i)에 의해 폴리머 층이 양면에 형성된 기판을 라미네이팅하는 단계를 더 포함하는 능동/수동 소자 내장형 기판 제조 방법.
  4. 제 1 항에 있어서, 상기 반경화 상태의 폴리머 층의 두께는 10~100㎛인 것을 특징으로 능동/수동 소자 내장형 기판 제조 방법.
  5. 제 1 항에 있어서, 상기 캐비티 코어의 높이는 상기 소자들의 두께들보다 낮은 것은 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 단계 b)에 의한 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머를 상기 하부 동박 상에 코팅하여 형성하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 단계 b)에 의한 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머 필름을 라미네이트시킨 다음, 상기 캐비티 내의 폴리머 층을 반경화 상태로 변형시켜 형성시키는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 단계 c)는 레이저를 사용하여 수행하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 폴리머 경화 온도는 열 분석 자료를 기초로 결정하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 단계 d)에서 상기 하나 이상의 소자는 두께가 낮은 소자부터 먼저 장착하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 하부 툴의 온도는 폴리머의 레올로지 그래프를 기초로 결정하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  12. 하나 이상의 소자를 내장하는 기판을 제조하는 방법에 있어서,
    A) 하부 동박 상에 반경화 상태의 폴리머를 코팅하여 폴리머 층을 형성하는 단계;
    B) 상기 폴리머 층 상에 캐비티가 형성된 폴리머 코어를 형성시키는 단계, 여기서 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머를 상기 하부 동박 상에 코팅하여 형성하며;
    C) 상기 하나 이상의 소자가 장착되는 경우, 상기 하나 이상의 소자의 입출력 단자들이 위치하는 상기 폴리머 층들의 부분들을 레이저를 사용하여 제거하는 단계;
    D) 소자 본딩 툴을 사용하여 상기 하나 이상의 소자를 그 두께가 낮은 소자부터 상기 캐비티 내에 장착하는 단계, 여기서 상기 소자 본딩 툴의 소자를 잡는 상부 툴의 온도는 상기 폴리머의 경화 온도이고, 하부 툴의 온도는 상기 폴리머의 점도가 가장 낮은 경우의 온도(tL)이며;
    E) 상기 반경화 상태의 폴리머 층을 경화시키는 단계;
    F) 상기 하나 이상의 소자들 사이에, 반경화 상태의 폴리머를 충진하고, 그 상부에 상부 동박을 형성하는 단계;
    G) 상기 단계 F)를 수행하여 얻은 결과물에서, 상기 하나 이상의 소자들 사이에 형성되는 공간, 및 상기 폴리머 코어 상에 상기 공간에 대응하는 캐비티를 갖는 반경화 폴리머 필름을 적층하는 단계;
    H) 단계 G)의 수행에 의해 얻은 결과물 상부에 폴리머 필름을 적층하는 단계;
    I) 단계 H)의 수행에 의해 얻은 결과물의 상기 폴리머 필름 상에 동박을 형성하는 단계;
    J) 단계 I)에 의해 얻은 결과물을 라미네이트한 후, 상기 상부 동박 및 상기 하부 동박을 제거하는 단계;
    K) 단계 J)에 의해 얻은 결과물의 상부 표면 및 하부 표면들 각각에 폴리머 층을 형성하는 단계;
    L) 단계 K)에 의해 얻은 결과물을 라미네이팅하는 단계; 및
    M) 단계 L)에 의해 얻은 결과물에 비아를 포함하는 회로 패턴을 형성하여 기판을 완성하는 단계를 포함하는 능동/수동 소자 내장형 기판 제조 방법.
  13. 제 12 항에 있어서, 상기 반경화 상태의 폴리머의 두께는 10~100㎛인 것을 특징으로 능동/수동 소자 내장형 기판 제조 방법.
  14. 제 12 항에 있어서, 상기 캐비티 코어의 높이는 상기 소자들의 두께들보다 낮은 것은 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 단계 B)에 의한 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머를 상기 하부 동박 상에 코팅하여 형성하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  16. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 단계 B)에 의한 상기 반경화 상태의 폴리머 층은 반경화 상태의 폴리머 필름을 라미네이트시킨 다음, 상기 캐비티 내의 폴리머 층을 반경화 상태로 변형시켜 형성시키는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  17. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 단계 C)는 레이저를 사용하여 수행하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  18. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 폴리머 경화 온도는 열 분석 자료를 기초로 결정하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  19. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 단계 D)에서 상기 하나 이상의 소자는 두께가 낮은 소자부터 먼저 장착하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
  20. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 하부 툴의 온도는 폴리머의 레올로지 그래프를 기초로 결정하는 것을 특징으로 하는 능동/수동 소자 내장형 기판 제조 방법.
KR1020090078568A 2009-08-25 2009-08-25 능동／수동 소자 내장형 기판 제조 방법 KR101060978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090078568A KR101060978B1 (ko) 2009-08-25 2009-08-25 능동／수동 소자 내장형 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090078568A KR101060978B1 (ko) 2009-08-25 2009-08-25 능동／수동 소자 내장형 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20110021025A KR20110021025A (ko) 2011-03-04
KR101060978B1 true KR101060978B1 (ko) 2011-08-31

Family

ID=43929999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090078568A KR101060978B1 (ko) 2009-08-25 2009-08-25 능동／수동 소자 내장형 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101060978B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039094A (ja) 2003-07-16 2005-02-10 Dt Circuit Technology Co Ltd 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法
JP2006196785A (ja) 2005-01-14 2006-07-27 Dainippon Printing Co Ltd 電子部品内蔵プリント配線板及びその製造方法
KR100722624B1 (ko) 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
KR100788445B1 (ko) 2005-05-23 2007-12-24 세이코 엡슨 가부시키가이샤 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039094A (ja) 2003-07-16 2005-02-10 Dt Circuit Technology Co Ltd 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法
JP2006196785A (ja) 2005-01-14 2006-07-27 Dainippon Printing Co Ltd 電子部品内蔵プリント配線板及びその製造方法
KR100788445B1 (ko) 2005-05-23 2007-12-24 세이코 엡슨 가부시키가이샤 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
KR100722624B1 (ko) 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20110021025A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
US6701614B2 (en) Method for making a build-up package of a semiconductor
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
JP5932056B2 (ja) 基板コア層を製造する方法
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
US11324126B2 (en) Mechanically robust component carrier with rigid and flexible portions
US11574849B2 (en) Package with embedded electronic component being encapsulated in a pressureless way
US9536781B2 (en) Method of making integrated circuit
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP2007503713A (ja) 電子モジュールおよびその製造方法
US8186042B2 (en) Manufacturing method of a printed board assembly
KR101253514B1 (ko) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
US9750142B2 (en) Method for manufacturing an electronic package
US20180213647A1 (en) Solid-State Transition Piece Being Transferable Into an Adhesive State for Embedding a Component in a Component Carrier
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
US9837343B2 (en) Chip embedded substrate
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
KR101060978B1 (ko) 능동／수동 소자 내장형 기판 제조 방법
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6