CN114664771A - 新型半导体电容封装结构及其封装方法 - Google Patents

新型半导体电容封装结构及其封装方法 Download PDF

Info

Publication number
CN114664771A
CN114664771A CN202210134918.XA CN202210134918A CN114664771A CN 114664771 A CN114664771 A CN 114664771A CN 202210134918 A CN202210134918 A CN 202210134918A CN 114664771 A CN114664771 A CN 114664771A
Authority
CN
China
Prior art keywords
semiconductor capacitor
chip
packaging
plastic
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210134918.XA
Other languages
English (en)
Inventor
史经奎
朱楠
邓永辉
徐贺
梅营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhizhan Technology Shanghai Co ltd
Original Assignee
Zhizhan Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhan Technology Shanghai Co ltd filed Critical Zhizhan Technology Shanghai Co ltd
Priority to CN202210134918.XA priority Critical patent/CN114664771A/zh
Publication of CN114664771A publication Critical patent/CN114664771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种新型半导体电容封装结构及其封装方法，所述半导体电容封装结构包括：至少一个芯片载板框架；至少一个半导体电容芯片，所述半导体电容芯片固定在所述芯片载板框架上；塑封材料，设置在所述芯片载板框架四周，并包封所述半导体电容芯片；导电柱，设置在所述塑封材料中，下端部连接所述半导体电容芯片的电极，上端部伸出所述塑封材料；重布线层，设置在所述导电柱的上端部一侧的所述塑封材料表面。本发明提出的新型半导体电容封装结构及封装方法，可以实现半导体电容方便地在印制电路板上使用，并且可以对电容实现堆叠并联，扩展电容量。

Description

新型半导体电容封装结构及其封装方法
技术领域
本发明涉及半导体电容制造技术领域，具体涉及一种新型半导体电容封装结构及其封装方法。
背景技术
电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，因而被广泛用于集成电路中。目前，半导体工艺中常见的电容结构有金属氧化物半导体(MOS)电容、PN结电容以及金属-绝缘-金属(MIM)电容等。
现有的半导体电容为裸芯片形式，主要用于封装集成，不方便应用在印制电路板上，且容值较小，使得应用受限。
发明内容
有鉴于此，本申请实施例提供一种新型半导体电容封装结构及其封装方法，以达到可以将半导体电容方便地在印制电路板上使用，以及扩展电容量的目的。
本申请实施例提供以下技术方案：一种新型半导体电容封装结构，所述半导体电容封装结构包括：
至少一个芯片载板框架；
至少一个半导体电容芯片，所述半导体电容芯片固定在所述芯片载板框架上；
塑封材料，设置在所述芯片载板框架四周，并包封所述半导体电容芯片；
多个导电柱，设置在所述塑封材料中，所述导电柱的下端部连接所述半导体电容芯片的电极，所述导电柱的上端部伸出所述塑封材料；
重布线层，设置在所述导电柱的上端部一侧的所述塑封材料表面。
进一步地，所述芯片载板框架采用金属材质制成的载板框架。
进一步地，所述半导体电容封装结构还包括种子层，所述种子层设置在所述导电柱的下端部与所述半导体电容芯片的电极之间。
进一步地，所述种子层包括钛层。
进一步地，所述导电柱为铜柱。
进一步地，所述塑封材料为环氧塑封料。
本发明实施例还提供一种新型半导体电容封装结构的封装方法，包括如下步骤：
将半导体电容芯片固定在芯片载板框架上；在所述芯片载板框架四周灌注塑封材料，并使所述塑封材料包封所述半导体电容芯片；在所述塑封材料上开设多个通孔，所述多个通孔的底部连接所述半导体电容芯片的电极；在所述多个通孔内设置导电柱；在所述塑封材料表面设置重布线层。
进一步地，在所述多个通孔内设置导电柱的步骤之前还包括：先在所述多个通孔底部的所述半导体电容芯片的电极表面通过真空溅射形成种子层。
进一步地，在所述多个通孔内通过电镀工艺形成所述导电柱。
进一步地，在所述塑封材料上通过激光钻孔形成所述多个通孔。
与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：本发明实施例提出的新型半导体电容封装架构，可以实现将半导体电容方便地在印制电路板上使用的技术目的，并且该半导体电容封装架构可以对电容实现堆叠并联，扩展电容量。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例中新型半导体电容封装结构示意图；
图2是本发明实施例中所述半导体电容塑封体外观示意图；
图3是本发明实施例中新型半导体电容封装方法流程图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种新型半导体电容封装结构，所述半导体电容封装结构包括：
至少一个芯片载板框架2；至少一个半导体电容芯片1，所述半导体电容芯片1固定在所述芯片载板框架2上；塑封材料3，设置在所述芯片载板框架1四周，并包封所述半导体电容芯片2；导电柱4，设置在所述塑封材料3中，下端部连接所述半导体电容芯片2的电极，上端部伸出所述塑封材料3；重布线层5，设置在所述导电柱4的上端部一侧的所述塑封材料3表面。
本发明实施例的新型半导体电容封装结构通过将多颗半导体电容芯片1封装在塑封体内，实现多颗半导体电容芯片1的串、并联连接，使得半导体电容芯片1以半导体电容塑封体的形式方便地在印制电路板上使用，并且通过对半导体电容封装结构的堆叠并联，实现电容量的扩展。
本发明实施例在具体实施时，上述芯片载板框架2可采用金属材质制成的载板框架。其中，一个所述芯片载板框架2上可固定一个或多个所述半导体电容芯片1，一个新型半导体电容封装结构中也可设置一个或多个所述芯片载板框架2。所述半导体电容芯片1在芯片载板框架2上的固定方式包括但不限于焊接、烧结等方式。
在本发明第二实施例中，所述半导体电容封装结构还包括种子层，所述种子层设置在所述导电柱的下端部与所述半导体电容芯片的电极之间。
在具体实施时，为了使所述导电柱的导电端与半导体电容芯片的电极之间的结合力更好，保证稳定的导电性能，在所述导电柱与半导体电容芯片的电极之间的接触面上设置种子层。
可选地，所述种子层包括钛层。
所述导电柱4的数量为多个，具体可根据设计需求设置；可选地，所述导电柱4为铜柱，确保良好的导电性。
可选地，所述塑封材料3为环氧塑封料。
环氧塑封料(EMC－Epoxy Molding Compound)即环氧树脂模塑料，是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料。塑料封装(简称塑封)材料90％以上采用EMC，塑封过程是用传递成型法或压缩成型法将EMC挤压入模腔并将其中的半导体芯片包埋，同时交联固化成型，成为具有一定结构外型的半导体器件。
当然，本发明根据不同的实施例可以选取不同型号的环氧塑封料，凡是能够将半导体电容芯片包埋，同时交联固化成型的塑封材料均应该在本申请的保护范围内。
如图2所示，图2为本发明实施例中，上述半导体电容塑封体6的外观示意图，其中，该半导体电容塑封体6的电极601如图所示位于两侧位置。本发明实施例将多颗半导体电容芯片包封在同一个封装结构中，形成一个整体的半导体电容器件，使得半导体电容芯片可方便的在印制电路板上使用。
如图3所示，本发明实施例还提供了一种新型半导体电容封装结构的封装方法，包括如下步骤：
步骤101：将半导体电容芯片固定在芯片载板框架上；
所述半导体电容芯片在芯片载板框架上的固定方式包括但不限于焊接、烧结等方式。其中，可根据半导体电容芯片的串、并联设计需求，在芯片载板框架上的固定一个或多个半导体电容芯片。
步骤102、在所述芯片载板框架四周灌注塑封材料，并使所述塑封材料包封所述半导体电容芯片；
在对半导体电容芯片进行包封时，将固定为一体的芯片载板框架和半导体电容芯片放入模腔，采用传递成型法将熔融状态的环氧塑封料挤压入模腔，并将其中的半导体电容芯片包埋，保压并冷却，使其交联固化成型，最后泄压脱模得到半导体电容塑封体。
步骤103、在所述塑封材料上开设多个通孔，所述多个通孔的底部连接所述半导体电容芯片的电极；
该步骤在具体实施时，优选采用激光钻孔的方式在上述的半导体电容塑封体上开设形成多个通孔，露出半导体电容芯片的电极。
步骤104、在所述多个通孔内设置导电柱；
可选地，通过电镀处理，在上述多个通孔内形成导电柱，通过导电柱良好的导电性能，将半导体电容芯片的电极引出上述的半导体电容塑封体外。其中，可采用电镀铜工艺，形成铜柱用于导电。
步骤105、在所述塑封材料表面设置重布线层。
通过曝光、显影、蚀刻、电镀等步骤在半导体电容塑封体上层形成重布线层，通过导电柱将半导体电容芯片的电极引出，根据设计需求，实现封装结构内部多颗半导体电容芯片的串、并联连接。
在其中一个实施例中，本发明实施例中的新型半导体电容封装结构的封装方法还包括：在所述多个通孔内设置导电柱的步骤之前还包括：先在所述多个通孔底部的所述半导体电容芯片的电极表面通过真空溅射形成具备高附着力的种子层，以使导电柱与所述半导体电容芯片的电极之间的结合力更好，保证稳定、良好的导电性能。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种新型半导体电容封装结构，其特征在于，所述半导体电容封装结构包括：
至少一个芯片载板框架；
至少一个半导体电容芯片，所述半导体电容芯片固定在所述芯片载板框架上；
塑封材料，设置在所述芯片载板框架四周，并包封所述半导体电容芯片；
多个导电柱，设置在所述塑封材料中，所述导电柱的下端部连接所述半导体电容芯片的电极，所述导电柱的上端部伸出所述塑封材料；
重布线层，设置在所述导电柱的上端部一侧的所述塑封材料表面。
2.根据权利要求1所述的新型半导体电容封装结构，其特征在于，所述芯片载板框架采用金属材质制成的载板框架。
3.根据权利要求1所述的新型半导体电容封装结构，其特征在于，所述半导体电容封装结构还包括种子层，所述种子层设置在所述导电柱的下端部与所述半导体电容芯片的电极之间。
4.根据权利要求3所述的新型半导体电容封装结构，其特征在于，所述种子层包括钛层。
5.根据权利要求1所述的新型半导体电容封装结构，其特征在于，所述导电柱为铜柱。
6.根据权利要求1所述的新型半导体电容封装结构，其特征在于，所述塑封材料为环氧塑封料。
7.一种新型半导体电容封装结构的封装方法，其特征在于，包括如下步骤：
将半导体电容芯片固定在芯片载板框架上；
在所述芯片载板框架四周灌注塑封材料，并使所述塑封材料包封所述半导体电容芯片；
在所述塑封材料上开设多个通孔，所述多个通孔的底部连接所述半导体电容芯片的电极；
在所述多个通孔内设置导电柱；
在所述塑封材料表面设置重布线层。
8.根据权利要求7所述的新型半导体电容封装结构的封装方法，其特征在于，在所述多个通孔内设置导电柱的步骤之前还包括：先在所述多个通孔底部的所述半导体电容芯片的电极表面通过真空溅射形成种子层。
9.根据权利要求7所述的新型半导体电容封装结构的封装方法，其特征在于，在所述多个通孔内通过电镀工艺形成所述导电柱。
10.根据权利要求7所述的新型半导体电容封装结构的封装方法，其特征在于，在所述塑封材料上通过激光钻孔形成所述多个通孔。
CN202210134918.XA 2022-02-14 2022-02-14 新型半导体电容封装结构及其封装方法 Pending CN114664771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210134918.XA CN114664771A (zh) 2022-02-14 2022-02-14 新型半导体电容封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210134918.XA CN114664771A (zh) 2022-02-14 2022-02-14 新型半导体电容封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN114664771A true CN114664771A (zh) 2022-06-24

Family

ID=82028419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210134918.XA Pending CN114664771A (zh) 2022-02-14 2022-02-14 新型半导体电容封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN114664771A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951069A (ja) * 1995-08-09 1997-02-18 Kyocera Corp 半導体素子収納用パッケージ
JP2004241579A (ja) * 2003-02-05 2004-08-26 Denso Corp 半導体装置
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
JP2006041061A (ja) * 2004-07-23 2006-02-09 Nec Corp 半導体装置
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
CN102157456A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 三维系统级封装方法
CN102751268A (zh) * 2011-04-22 2012-10-24 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN111212523A (zh) * 2020-03-14 2020-05-29 丰鹏电子(珠海)有限公司 具有低寄生电感和低热阻的功率集成模块
CN111599769A (zh) * 2019-12-31 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块
CN113517270A (zh) * 2021-06-01 2021-10-19 广东佛智芯微电子技术研究有限公司 大板级扇出基板预埋芯片的低厚度封装结构的制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951069A (ja) * 1995-08-09 1997-02-18 Kyocera Corp 半導体素子収納用パッケージ
JP2004241579A (ja) * 2003-02-05 2004-08-26 Denso Corp 半導体装置
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
JP2006041061A (ja) * 2004-07-23 2006-02-09 Nec Corp 半導体装置
JP2010074151A (ja) * 2008-08-21 2010-04-02 Dainippon Printing Co Ltd 部品内蔵配線板
CN102157456A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 三维系统级封装方法
CN102751268A (zh) * 2011-04-22 2012-10-24 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN111599769A (zh) * 2019-12-31 2020-08-28 矽磐微电子(重庆)有限公司 半导体模块封装方法及半导体模块
CN111212523A (zh) * 2020-03-14 2020-05-29 丰鹏电子(珠海)有限公司 具有低寄生电感和低热阻的功率集成模块
CN113517270A (zh) * 2021-06-01 2021-10-19 广东佛智芯微电子技术研究有限公司 大板级扇出基板预埋芯片的低厚度封装结构的制备方法

Similar Documents

Publication Publication Date Title
US10854575B2 (en) Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure
CN101752329B (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
CN105826209B (zh) 一种封装结构及其制造方法
CN107251255B (zh) 用于电容性结构的导电穿聚合物通孔
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
CN108962876A (zh) Pop结构及其形成方法
US20130221442A1 (en) Embedded power stage module
CN103779235A (zh) 扇出晶圆级封装结构
US11139281B2 (en) Molded underfilling for package on package devices
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
US10756013B2 (en) Packaged semiconductor system having unidirectional connections to discrete components
CN1832659A (zh) 电路装置及其制造方法
CN106298724B (zh) 塑封型功率模块
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN104217966A (zh) 包括两个基板的功率模块及其制造方法
CN107134444B (zh) 在半导体器件中集成电容器的方法及对应器件
CN114664771A (zh) 新型半导体电容封装结构及其封装方法
CN115332187A (zh) 一种基于中介层的封装
CN215911397U (zh) 包封针翅型功率模块的模具
CN104347550A (zh) 一种无基板器件及其制造方法
CN114121864A (zh) 一种系统级封装结构及其制作方法
CN115881712A (zh) Mcm封装结构及其制作方法
US20140239466A1 (en) Electronic Device
CN116631966A (zh) 新型功率半导体模块封装结构及其封装方法
CN106356355B (zh) 基板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201114 Room 101, building 23, No. 588, Xinjun Ring Road, Minhang District, Shanghai

Applicant after: Zhizhan Technology (Shanghai) Co.,Ltd.

Address before: 201315 rooms 303, 304 and 305, East District, building 1, No. 68, xiupu Road, Pudong New Area, Shanghai

Applicant before: Zhizhan Technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20220624

RJ01 Rejection of invention patent application after publication