JP3390664B2 - フリップチップ実装用基板及びフリップチップ実装構造 - Google Patents

フリップチップ実装用基板及びフリップチップ実装構造

Info

Publication number
JP3390664B2
JP3390664B2 JP15009998A JP15009998A JP3390664B2 JP 3390664 B2 JP3390664 B2 JP 3390664B2 JP 15009998 A JP15009998 A JP 15009998A JP 15009998 A JP15009998 A JP 15009998A JP 3390664 B2 JP3390664 B2 JP 3390664B2
Authority
JP
Japan
Prior art keywords
mounting
flip
opening
substrate
surface mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15009998A
Other languages
English (en)
Other versions
JPH11186322A (ja
Inventor
吉弘 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP15009998A priority Critical patent/JP3390664B2/ja
Publication of JPH11186322A publication Critical patent/JPH11186322A/ja
Application granted granted Critical
Publication of JP3390664B2 publication Critical patent/JP3390664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
用基板及びフリップチップ実装構造に係り、特に実装状
態において半導体チップとの間に樹脂が充填される構造
のフリップチップ実装用基板及びフリップチップ実装構
造に関する。
【０００２】近年、半導体装置は種々の電子機器に組み
込まれており、よって半導体装置に要求される信頼性は
益々増大する傾向にある。
【０００３】一般に、半導体装置は半導体チップを基板
に実装した構造を有しており、また半導体チップの小型
化及び高密度化に伴い、実装方法としては半導体チップ
に突起電極を形成し、これを基板に表面実装するフリッ
プチップ実装方法が用いられるようになってきている。
【０００４】よって、半導体装置の信頼性を向上させる
には、このフリップチップ実装を高い信頼性をもって行
なう必要がある。
【０００５】
【従来の技術】図１２乃至図１６は、従来のフリップチ
ップ実装用基板１００Ａ，１００Ｂ（以下、実装用基板
１００Ａ，１００Ｂという）及びこの実装用基板１００
Ａ，１００Ｂに表面実装部品（以下の説明では、半導体
チップ１０２を例に挙げる）を実装する実装構造を示す
図である。
【０００６】各図において、図１２は半導体チップ１０
２をフリップチップ実装用基板１００Ａに搭載した状態
を示す側断面図、図１３は図１２の状態においてアンダ
ーフィルレジン１１８を形成した状態を示す側断面図、
図１４は実装用基板１００Ａの外観図、図１５は実装用
基板１００Ａの平面図、更に図１６は他の従来例である
実装用基板１００Ｂの平面図である。尚、以下の説明で
はＢＧＡ(Ball Grid Array) 構造の半導体装置に実装用
基板１００Ａ，１００Ｂを適用した例について説明す
る。
【０００７】先ず、図１２乃至図１５を用いて、実装用
基板１００Ａについて説明する。実装用基板１００Ａ
は、大略すると基板本体１０６とソルダーレジスト１１
０とにより構成されている。基板本体１０６は例えば多
層プリント配線基板であり、その下面には外部接続用バ
ンプ１１４が形成されている。また、基板本体１０６の
上面には、所定の配線パターンで配線層１０８が形成さ
れている。この配線層１０８と外部接続用バンプ１１４
は、基板本体１０６の内部に形成された層間配線（図示
せず）により接続されている。
【０００８】絶縁膜となるソルダーレジスト１１０は絶
縁性樹脂により構成されており、その所定位置には長方
形状を有した複数の開口部１１２Ａが形成されている。
この開口部１１２Ａの形成位置は、半導体チップ１０２
に形成された金バンプ１０４の形成位置と対応するよう
構成されている。
【０００９】また、開口部１１２Ａが形成されることに
より、配線層１０８の開口部１１２Ａと対向した位置は
外部に露出された状態となる。この配線層１０８の開口
部１１２Ａから露出した部位は、前記した金バンプ１０
４と接続される部位であり、以下この部位を実装パッド
１０９という。
【００１０】図１４及び図１５に示されるように、実装
用基板１００Ａに形成された複数の開口部１１２Ａは連
続することなく夫々独立している。具体的には、隣接す
る開口部１１２Ａの間にソルダーレジスト１１０の一部
である角部１２２が存在しており、これにより各開口部
１１２Ａは夫々独立した構成とされている。
【００１１】また、各開口部１１２Ａの形成位置は、半
導体チップ１０２を実装用基板１００Ａに実装した際、
半導体チップ１０２のチップ外形位置１２３（図１４及
び図１５に一点鎖線で示す位置）よりも内側に設定され
ていた。尚、上記した金バンプ１０４は、半導体チップ
１０２にペリフェラルに配置されている。
【００１２】このように、ソルダーレジスト１１０に開
口部１１２Ａを形成することにより、実装用基板１００
Ａに形成された実装パッド１０９の金バンプ１０４との
接合位置は露出し、よって金バンプ１０４と実装パッド
１０９とを電気的に接続することができる。
【００１３】図１２及び図１３に示されるように、半導
体チップ１０２が実装用基板１００Ａに実装された状態
において、半導体チップ１０２に設けられた金バンプ１
０４は実装パッド１０９上に形成されたはんだ１１６に
より接合される。また、半導体チップ１０２と実装用基
板１００Ａとの間には、アンダーフィルレジン１１８が
装填される。
【００１４】このアンダーフィルレジン１１８は、半導
体チップ１０２と実装用基板１００Ａとの熱膨張差に起
因して発生する応力を緩和させると共に、金バンプ１０
４と実装パッド１０９との接合部位を保護するために設
けられている。
【００１５】このアンダーフィルレジン１１８は、半導
体チップ１０２をはんだ１１６を用いて実装パッド１０
９に接合した後、半導体チップ１０２と実装用基板１０
０Ａとの間に装填される。具体的には、装填時における
アンダーフィルレジン１１８は硬化前では流動性を有し
た状態となっており、これを半導体チップ１０２と実装
用基板１００Ａとの間に流し込み、その後に加熱処理を
行なうことにより硬化させ、これによりアンダーフィル
レジン１１８を形成している。
【００１６】尚、ソルダーレジスト１１０に形成された
開口部１１２Ａは、その機能上からは個々の配線層１０
８毎に開口形成することが望ましい。しかるに、半導体
チップ１０２の多ピン化に伴い金バンプ１０４のピッチ
が２００μｍ以下と狭ピッチになると、これに対応して
ソルダーレジスト１１０に微細な開口部を形成すること
が困難となる。
【００１７】よって、図１５に示す例では、個々の実装
パッド１０９毎に開口部を形成するのではなく、半導体
チップ１０２の１辺に沿って形成された一列の金バンプ
１０４に対応した実装パッド１０９を一括的に１個の開
口部１１２Ａで露出させる構成としている。このため、
図１５に示す例では、開口部１１２Ａの形状は長方形状
とされており、また金バンプ１０４はペリフェラル状で
あるため４個形成された構成とされている。
【００１８】尚、金バンプ１０４のピッチが広く、これ
に対応して実装パッド１０９のピッチを広く取れる場合
には、図１６に示す実装基板１００Ｂのように、実装パ
ッド１０９を１本或いは数本単位で露出させるよう開口
部１１２Ｂを構成することも可能である。
【００１９】
【発明が解決しようとする課題】しかるに、上記した従
来構成の実装用基板１００Ａ，１００Ｂを用いて半導体
チップ１０２の実装を行なうと、半導体チップ１０２と
実装用基板１００Ａ，１００Ｂとの間に設けられたアン
ダーフィルレジン１１８内にボイド１２０（図１３及び
図１９参照）が発生してしまうという問題点があった。
【００２０】このように、アンダーフィルレジン１１８
内にボイド１２０が発生すると、このボイド１２０内に
はんだ１１６が流入し、隣接する金バンプ１０４が短絡
するおそれがある。また、アンダーフィルレジン１１８
の充填後に加熱が行なわれると、この加熱処理によりボ
イド１２０内の水分等が膨張し、アンダーフィルレジン
１１８にクラックが生じたり、金バンプ１０４と実装パ
ッド１０９とが断線するおそれがある。
【００２１】ここで、本発明者が発見した、従来構成の
実装用基板１００Ａ，１００Ｂを用いた場合にアンダー
フィルレジン１１８内にボイド１２０が発生する理由に
ついて説明する。尚、以下の説明では、実装用基板１０
０Ａを例に挙げて説明するものとする。
【００２２】図１７乃至図１９は、流動性を有したアン
ダーフィルレジン１１８を半導体チップ１０２と実装用
基板１００Ａとの間に流し込んでいる状態を経時的に示
している。各図は実装用基板１００Ａのコーナ部分を拡
大して示す図であり、またアンダーフィルレジン１１８
を図中上方から下方に向け流し込んだ状態を示してい
る。
【００２３】本発明者は、半導体チップ１０２と実装用
基板１００Ａとの間にアンダーフィルレジン１１８を流
し込み、このアンダーフィルレジン１１８が経時的にど
のように流れていくかを調べる実験を行なった。
【００２４】この結果、図１７に示されるように、実装
用基板１００Ａ上におけるアンダーフィルレジン１１８
の流れ速度は場所により異なることが判明した。即ち、
ソルダーレジスト１１０上（具体的には、ソルダーレジ
スト１１０と半導体チップ１０２との間隙部分）におけ
るアンダーフィルレジン１１８の流れ速度（図中、矢印
Ｖ１で示す）は速く、これに対して開口部１１２Ａ内に
おけるアンダーフィルレジン１１８の流れ速度（図中、
矢印Ｖ２で示す）は遅いことが判明した（Ｖ１＞Ｖ
２）。
【００２５】これは、次の理由によるものと推定され
る。先ず、ソルダーレジスト１１０上におけるアンダー
フィルレジン１１８の流れが速い理由は、・ソルダーレ
ジスト１１０はアンダーフィルレジン１１８と同様に一
様な樹脂であるため濡れ性が良い点、・ソルダーレジス
ト１１０の上面は平滑面とされているため、アンダーフ
ィルレジン１１８の流れに対し抵抗となるものが少ない
点が挙げられる。
【００２６】これに対し、開口部１１２Ａ内におけるア
ンダーフィルレジン１１８の流れが遅い理由は、・開口
部１１２Ａ内には実装パッド１０９による凹凸が形成さ
れており、この凹凸がアンダーフィルレジン１１８の流
れに対し抵抗となる点、・開口部１１２Ａではアンダー
フィルレジン１１８が存在しないため、半導体チップ１
０２と基板本体１０６との隙間寸法がソルダーレジスト
上部より大きいため、毛細管現象の効果が少なくなり、
よってアンダーフィルレジン１１８の流れを妨げる摩擦
が大きくなる点が挙げられる。
【００２７】このように、ソルダーレジスト１１０上に
おけるアンダーフィルレジン１１８の流れ速度Ｖ１が開
口部１１２Ａ内におけるアンダーフィルレジン１１８の
流れ速度Ｖ２よりも速いと、開口部１１２Ａの端部近傍
におていは、図１８に示すように、速度の速いソルダー
レジスト１１０上を流れてきたアンダーフィルレジン１
１８に開口部１１２Ａを回り込むような流れが発生する
（この流れを図１８に矢印Ａで示す）。
【００２８】しかるに、前記のように開口部１１２Ａ内
を流れるアンダーフィルレジン１１８の流れは遅いた
め、開口部１１２Ａの形成部分（特に、開口部１１２Ａ
の端部）に空間部（ボイド１２０）が形成されていく。
この際、従来では開口部１１２Ａの形成位置は、実装状
態にある半導体チップ１０２のチップ外形位置１２３
（一点鎖線で示す）よりも内側に設定されていたため、
開口部１１２Ａの外側位置を流れるアンダーフィルレジ
ン１１８よりこの空間部の逃げ道は閉ざされてしまう。
【００２９】よって、空間部（ボイド１２０）が形成さ
れる位置は開口部１１２Ａとなり、そして更にアンダー
フィルレジン１１８の流れが進むと、図１９に示すよう
にこの空間部を残してアンダーフィルレジン１１８が連
続した状態が生成され、よって開口部１１２Ａにボイド
１２０が形成されてしまう。
【００３０】本発明は上記の点に鑑みてなされたもので
あり、半導体チップと実装用基板との間に樹脂を充填す
る際に樹脂内にボイドが発生することを抑制しうるフリ
ップチップ実装用基板及びフリップチップ実装構造を提
供することを目的とする。
【００３１】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる手段を講じたことを特徴とす
るものである。
【００３２】請求項１記載の発明では、表面実装部品が
フリップチップ実装されると共に、前記表面実装部品に
設けられた突起電極と電気的に接続される実装パッドを
形成する配線層が形成されてなる基板本体と、前記基板
本体上に形成されており、前記突起電極と前記実装パッ
ドとの接続位置に開口部を有する絶縁膜とを具備した構
成とされており、かつ、前記表面実装部品を実装した状
態において、前記表面実装部品と前記基板本体との間に
樹脂が装填されるフリップチップ実装用基板において、
前記開口部を、実装状態にある前記表面実装部品の外形
に対し外側まで拡張して形成するとともに、前記実装パ
ッドより前記表面実装部品の内側領域に、前記配線層が
介在することを特徴とするものである。
【００３３】また、請求項２記載の発明では、表面実装
部品がフリップチップ実装されると共に、前記表面実装
部品に設けられた突起電極と電気的に接続される実装パ
ッドを形成する配線層が形成されてなる基板本体と、 前
記基板本体上に形成されており、前記突起電極と前記実
装パッドとの接続位置に開口部を有する絶縁膜とを具備
した構成とされており、 かつ、前記表面実装部品を実装
した状態において、前記表面実装部品と前記基板本体と
の間に樹脂が装填されるフリップチップ実装用基板にお
いて、 前記開口部を、実装状態にある前記表面実装部品
の外形に対し外側まで拡張して形成するとともに、前記
開口部は、前記実装パッドの１本或いは数本を露出させ
るよう分離形成された分離開口部を前記表面実装部品の
外周辺に沿って複数個配設した構成であることを特徴と
するものである。
【００３４】また、請求項３記載の発明では、請求項２
記載のフリップチップ実装用基板において、前記実装パ
ッドより前記表面実装部品の内側領域に、前記配線層が
介在することを特徴とするものである。
【００３５】また、請求項４記載の発明では、表面実装
部品がフリップチップ実装されると共に、前記表面実装
部品に設けられた突起電極と電気的に接続される実装パ
ッドを形成する配線層が形成されてなる基板本体と、 前
記基板本体上に形成されており、前記突起電極と前記実
装パッドとの接続位置に開口部を有する絶縁膜とを具備
した構成とされており、 かつ、前記表面実装部品を実装
した状態において、前記表面実装部品と前記基板本体と
の間に樹脂が装填されるフリップチップ実装用基板にお
いて、 前記開口部を、実装状態にある前記表面実装部品
の外形に対し外側まで拡張して形成するとともに、前記
開口部は、長方形状に形成された長方形状開口部を前記
表面実装部品の外周辺に沿って複数個配設した構成であ
ることを特徴とするものである。
【００３６】また、請求項５記載の発明では、請求項４
記載のフリップチップ実装用基板において、前記実装パ
ッドより前記表面実装部品の内側領域に、前記配線層が
介在することを特徴とするものである。
【００３７】また、請求項６記載の発明では、請求項１
記載のフリップチップ実装用基板において、 前記開口部
は、前記表面実装部品の外周を囲繞するよう周状に形成
された周状開口部であることを特徴とするものである。
【００３８】また、請求項７記載の発明では、請求項１
乃至６のいずれかに記載のフリップチップ実装用基板に
おいて、 前記開口部の前記表面実装部品の外形より外側
まで拡張する領域を表面実装部品の外周縁から外方向に
０．０５ｍｍ以上０．３ｍｍ以内で設けたことを特徴と
するものである。
【００３９】また、請求項８記載の発明では、請求項５
または６記載のフリップチップ実装 用基板において、前
記開口部の外側１辺もしくは１コーナーに前記樹脂を注
入する樹脂注入エリアを設けたことを特徴とするもので
ある。
【００４０】また、請求項９記載の発明では、表面実装
部品がフリップチップ実装されると共に、前記表面実装
部品に設けられた突起電極と電気的に接続される実装パ
ッドを形成する配線層が形成されてなる基板本体と、 前
記基板本体上に形成されており、前記突起電極と前記実
装パッドとの接続位置に開口部を有する絶縁膜とを具備
した構成とされており、 かつ、前記表面実装部品を実装
した状態において、前記表面実装部品と前記基板本体と
の間に樹脂が装填されるフリップチップ実装用基板にお
いて、 前記開口部を、実装状態にある前記表面実装部品
の外形に対し外側まで拡張して形成するとともに、前記
開口部内に配設された実装パッドの幅を均一、かつ直線
状に形成したことを特徴とするものである。
【００４１】また、請求項１０記載の発明では、請求項
１乃至８のいずれかに記載のフリップチップ実装用基板
において、 前記開口部内に配設された実装パッドの幅を
均一、かつ直線状に形成したことを特徴とするものであ
る。
【００４２】また、請求項１１記載の発明では、請求項
９または１０記載のフリップチップ実装用基板におい
て、 前記実装パッド上にはんだが形成されていることを
特徴とするものである。
【００４３】また、請求項１２記載の発明では、請求項
１１記載のフリップチップ実装用基板に表面実装付品を
フリップチップ実装するフリップチップ実装構造におい
て、 前記表面実装部品として外部接続端子として金属バ
ンプを用いたフリップチップ実装用ＩＣチップを用いる
と共に、前記金属バンプと前記はんだとを加熱溶融して
接続した構成とし、 かつ、前記フリップチップ実装用基
板と実装された前記フリップチップ実装用ＩＣチップと
の隙間に、アンダーフィルレジンを装填した構造とした
ことを特徴とするものである。
【００４４】また、請求項１３記載の発明では、請求項
１２記載のフリップチップ実装構造において、 前記アン
ダーフィルレジンのフィレットを、前記開口部内の位置
に形成したことを特徴とするものである。
【００４５】また、請求項１４記載の発明では、請求項
１２または１３記載のフリップチップ実装構造におい
て、 前記はんだは、Ｓｎ９６．５％，Ａｇ３．５％の組
成を有していることを特徴とするものである。
【００４６】上記した各手段は、次のように作用する。
【００４７】請求項１記載の発明によれば、表面実装部
品と基板本体との対向位置に樹脂を装填する際、開口部
より内側に位置する絶縁膜上を流れる樹脂は、表面実装
部品と基板本体との対向位置に存在する空気等（即ち、
ボイドの原因となる空気等）を外側に押し出しながら進
行する。この際、本請求項の構成では、開口部を実装状
態にある表面実装部品の外形に対し外側まで拡張して形
成されているため、開口部の外側に上記空気の逃げを妨
げる樹脂は存在せず、よって上記空気等は開口部を介し
て外部に放出される。これにより、局所的に樹脂の回り
込みが発生することはなくなり、よってボイドの発生を
防止することができる。
【００４８】また、配線膜が絶縁膜の開口部より内側領
域にも形成されるため、配線層の配設領域を広くとるこ
とができ、よって配線層のパターン設計の自由度を向上
させることができる。
【００４９】また、請求項２乃至６記載の発明のよう
に、開口部は、分離開口部を表面実装部品の外周辺に沿
って複数個配設した構成としても、長方形状開口部を表
面実装部品の外周辺に沿って複数個配設した構成として
も、また表面実装部品の外周を囲繞するよう周状に形成
された周状開口部としてもよい。
【００５０】特に、開口部を周状開口部とすることによ
り、表面実装部品の外周全ての位置において樹脂の回り
込みの発生を抑制することができ、よってボイドの発生
をより確実に防止することができる。
【００５１】また、請求項７記載の発明によれば、開口
部の表面実装部品の外形より外側まで拡張する領域を、
表面実装部品の外周縁から外方向に０．０５ｍｍ以上
０．３ｍｍ以内で設けることにより、ボイドの発生をよ
り有効に抑制することができ、しかも部品実装密度を下
げることを抑制することができる。
【００５２】また、請求項８記載の発明によれば、開口
部の外側１辺もしくは１コーナーに樹脂を注入する樹脂
注入エリアを設けたことにより、樹脂の注入性の向上を
図ることができる。
【００５３】また、請求項９乃至１１記載の発明によれ
ば、開口部内に配設された配線層の幅を均一かつ直線状
に形成したことにより、高密度化に各配線層が形成され
ている場合であっても、はんだ形成形状を統一し、膜厚
バラツキを小さくすることができるため、表面実装部品
との接合性を向上させることができる。
【００５４】また、幅が均一でかつ開口配線層長を長く
することによりはんだ配設エリアを広くすることができ
るため、形成されたはんだの高さにバラツキが発生する
ことを防止でき、表面実装部品との接合性を向上させる
ことができる。
【００５５】また、請求項１２記載の発明のように、表
面実装部品として外部接続端子として金属バンプを用い
たフリップチップ実装用ＩＣチップを用いると共に、金
属バンプと前記はんだとを加熱溶融して接続した構成と
してもよい。
【００５６】また、フリップチップ実装用基板とフリッ
プチップ実装用ＩＣチップとの隙間にアンダーフィルレ
ジンを装填した構造としたことにより、フリップチップ
実装用基板とフリップチップ実装用ＩＣチップの熱膨張
差による応力を緩和することができる。
【００５７】また、請求項１３記載の発明によれば、ア
ンダーフィルレジンのフィレットを、開口部内の位置に
形成したことにより、開口部を実装状態にある表面実装
部品の外形に対し外側まで拡張した構成としても実装パ
ッドが外部に露出することはなく、アンダーフィルレジ
ンにより実装パッドを確実に保護することができる。
【００５８】更に、請求項１４記載の発明によれば、Ｓ
ｎ９６．５％，Ａｇ３．５％の組成を有したはんだを用
いたことにより、金属バンプと実装パッドとの接合を高
い信頼性をもって行うことが可能となる。
【００５９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００６０】図１乃至図４は、本発明の第１実施例であ
るフリップチップ実装用基板１０Ａ（以下、単に実装用
基板１０Ａという）を示している。図１は表面実装部品
となる半導体チップ１２を搭載した状態を示す側断面
図、図２は図１に示す搭載状態においてアンダーフィル
レジン２８を形成した状態を示す側断面図、図３は実装
用基板１０Ａの外観図、更に図４は実装用基板１０Ａの
平面図である。尚、以下の説明ではＢＧＡ(Ball Grid A
rray) 構造の半導体装置に実装用基板１０Ａを適用した
例について説明する。
【００６１】実装用基板１０Ａは、大略すると基板本体
１６と絶縁膜となるソルダーレジスト２０とにより構成
されている。基板本体１６は例えば単層或いは多層プリ
ント配線基板であり、ガラス−エポキシ等の低価格の材
料により形成されている。よって、実装用基板１０Ａの
コスト低減を図ることができる。
【００６２】この基板本体１６の最下面には、外部接続
用バンプ２４（図３参照）が形成されている。この外部
接続用バンプ２４は、はんだボールを基板本体１６の最
下面に形成された電極パッド（図示せず）に配設した構
成とされている。
【００６３】また、基板本体１６の上面には、所定の配
線パターンで配線層１８が形成されている。この配線層
１８と外部接続用バンプ２４は、基板本体１６内に形成
された層間配線（図示せず）により接続されている。ま
た、配線層１８には実装パッド１９が形成されており、
後述するように金属バンプ１４はこの実装パッド１９に
接合される。
【００６４】ソルダーレジスト２０は、絶縁性樹脂によ
り構成されており、基板本体１６の上面上部に形成され
ている。このソルダーレジスト２０は、実装される半導
体チップ１２と実装パッド１９が所定接続位置以外で短
絡することを防止するために設けられている。
【００６５】しかるに、半導体チップ１２と前記した実
装パッド１９を電気的に接続する必要があるため、ソル
ダーレジスト２０には開口部として周状開口部２２Ａが
形成されている。このように、ソルダーレジスト２０に
周状開口部２２Ａを形成することにより、実装用基板１
０Ａに形成された実装パッド１９は周状開口部２２Ａか
ら露出した状態となり、よって半導体チップ１２と実装
パッド１９とを電気的接続に接続することが可能とな
る。尚、説明の便宜上、この周状開口部２２Ａについて
の詳細については後述するものとする。
【００６６】一方、半導体チップ１２は、その回路形成
面（図中、下面）に複数の金属バンプ１４を設けてい
る。本実施例では、この金属バンプ１４はペリフェラル
（チップ外周に沿って環状に一列）に配設されており、
またワイヤボンディング技術を利用して形成されてい
る。この半導体チップ１２は、実装用基板１０Ａに対し
フリップチップ接合される。
【００６７】図１に示されるように、半導体チップ１２
が実装用基板１０Ａにフリップチップ接合された状態に
おいて、半導体チップ１２に設けられた金属バンプ１４
は配線層１８に形成された実装パッド１９（配線層１８
の周状開口部２２Ａから露出した部位が実装パッド１９
を構成する）にはんだ３０により接合される。この半導
体チップ１２を実装用基板１０Ａに実装する際、Ｓｎ９
６．５％，Ａｇ３．５％の組成を有したはんだ３０を予
め実装パッド１９に形成しておく。
【００６８】図１１は、はんだ３０を拡大して示してい
る。本実施例では、実装パッド１９（金属バンプ１４と
の接合位置）は、周状開口部２２Ａに露出している。こ
の際、周状開口部２２Ａから露出している実装パッド１
９は、同一の幅でかつ直線状に形成されている。また、
はんだ３０はこの周状開口部２２Ａから露出した実装パ
ッド１９に形成されている。そして、半導体チップ１２
に設けられた金属バンプ１４は、加熱されることにより
溶融した状態のはんだ３０と接続され、冷却されること
により固定される。
【００６９】上記のように、周状開口部２２Ａ内に配設
された実装パッド１９の幅を均一かつ直線状に形成した
ことにより、実装パッド１９上に形成される半田３０の
量や高さを設計的に均一にすることができる。また、周
状開口部２２Ａを半導体チップ実装領域より外側に拡張
していることから、はんだ３０の配設エリアを広くする
ことができ、従ってはんだ３０の高さバラツキを小さく
することがてきる。
【００７０】これについて詳述すれば、はんだ３０の配
設エリアが狭い場合には、はんだ３０の形成量に変化が
あるとこれはそのままはんだ３０の高さ変化となってし
まう。これに対し、はんだ３０の配設エリアが広いと、
はんだ３０の形成量に変化があっても、これによるはん
だ３０の高さ変化は小さくなる。
【００７１】よって、はんだ３０の配設エリアを広く設
定（具体的には、５００〜６００μｍ）することによ
り、はんだ３０の高さ変動を抑制することができ、これ
により半導体チップ１２と実装パッド１９とのはんだ接
合性を向上させることができる。また本実施例では、上
記のようにＳｎ９６．５％，Ａｇ３．５％の組成を有し
たはんだ３０を用いているため、これによっても金属バ
ンプ１４と実装パッド１９との接合を高い信頼性をもっ
て行うことができる。
【００７２】一方、半導体チップ１２と実装用基板１０
Ａとの間には、アンダーフィルレジン２８が装填され
る。このアンダーフィルレジン２８は、エポキシ系の絶
縁性樹脂が主に選定されており、かつ硬化前の状態にお
いては流動性を有した粘性の低い樹脂が選定されいる。
【００７３】アンダーフィルレジン２８を半導体チップ
１２と実装用基板１０Ａとの間に介装することにより、
半導体チップ１２と実装用基板１０Ａとの熱膨張差に起
因して発生する応力を緩和することが可能となると共
に、金属バンプ１４と実装パッド１９との接合部位を保
護することが可能となり、実装の信頼性を向上させるこ
とができる。
【００７４】このアンダーフィルレジン２８は、半導体
チップ１２をはんだ３０を用いて実装パッド１９（実装
用基板１０Ａ）に接合した後、半導体チップ１２と実装
用基板１０Ａとの間に装填される。具体的には、硬化前
の流動性を有した状態のアンダーフィルレジン２８を半
導体チップ１２と実装用基板１０Ａとの間に流し込み、
その後に加熱処理を行なうことにより硬化させ、これに
よりアンダーフィルレジン２８を形成する。
【００７５】続いて、周状開口部２２Ａについて詳述す
る。
【００７６】周状開口部２２Ａは、ソルダーレジスト２
０を略矩形周状に除去した構成とされている。よって、
基板本体１６及び実装パッド１９（半導体チップ１２と
の接続部位）は、周状開口部２２Ａを介して外部に露出
した状態となっている。
【００７７】この周状開口部２２Ａの構成を従来構成の
実装用基板１００Ａと比較しつつ説明すれば、周状開口
部２２Ａは、従来における４個の開口部１１２Ａの各コ
ーナー部分１２２（図１４，図１５参照）におけるソル
ダーレジスト１１０を除去し、これにより４個の開口部
１１２Ａを連結した構成とされている。
【００７８】また本実施例では、周状開口部２２Ａが、
実装状態にある半導体チップ１２の外形に対し外側まで
拡張するよう形成したことを特徴としている。即ち、半
導体チップ１２の外形位置を各図に一点鎖線で示すと
（以下、一点鎖線で示される半導体チップ１２の外形位
置をチップ外形位置３２という）、チップ外形位置３２
は周状開口部２２Ａの内部に位置する構成となってい
る。
【００７９】従って、半導体チップ１２を実装用基板１
０Ａに搭載した場合、半導体チップ１２のチップ外形位
置３２の外側には周状開口部２２Ａが一部はみ出した状
態となる。また、周状開口部２２Ａのチップ外形位置３
２より外側まで拡張する領域は、半導体チップ１２のチ
ップ外形位置３２から外方向に０．０５ｍｍ以上で、か
つ０．３ｍｍ以内となるよう設定している。尚、この構
成としたことによる作用効果については、説明の便宜
上、後述するものとする。
【００８０】ところで、上記のようにソルダーレジスト
２０に周状開口部２２Ａを形成することにより、この周
状開口部２２Ａの内側にはソルダーレジスト２０の一部
が残った領域が形成される（以下、このソルダーレジス
ト２０の周状開口部２２Ａより内側の領域を、特に内部
領域レジスト２０ａという）。このように、内部領域レ
ジスト２０ａが形成されることにより、この内部領域レ
ジスト２０ａの下部にも配線層１８を形成することが可
能となる。
【００８１】いま、仮に内部領域２０ａに相当する部分
にレジストを設けることなく配線層１８を形成した構成
を想定すると、はんだが不均一となり実装性を阻害す
る。そして、配線層１８間の絶縁性も阻害する。しかる
に、本実施例のように周状開口部２２Ａの内側に内部領
域レジスト２０ａを形成することにより、この内部領域
レジスト２０ａの下部に配線層１８を形成しても配線層
１８間の絶縁性を維持できる。また、配線層１８の配設
領域を広くとることができ、よって配線層１８のパター
ン設計の自由度を向上させることができる。
【００８２】続いて、本発明の第２及び第３実施例であ
る実装用基板について説明する。図５は本発明の第２実
施例である実装用基板１０Ｂの平面図であり、また図６
は本発明の第２実施例である実装用基板１０Ｃの平面図
である。尚、図５及び図６において、図１乃至図４を用
いて説明した第１実施例に係る実装用基板１０Ａと同一
構成については同一符号を付し、その説明を省略する。
【００８３】第２実施例に係る実装用基板１０Ｂは、開
口部として、実装パッド１９の１本或いは数本（図に示
す例では、最高で３本）を露出させるよう分離形成され
た分離開口部２２Ｂをソルダーレジスト２０に形成
し、、かつこの分離開口部２２Ｂを半導体チップ１２
（図５には、チップ外形位置３２のみ示す）の外周辺に
沿って複数個配設した構成としている。本実施例は、特
に実装パッド１９の配設ピッチが広い場合に適用するこ
とができる。
【００８４】また、第３実施例に係る実装用基板１０Ｃ
は、開口部として、長方形状に形成された長方形状開口
部２２ｃを半導体チップ１２の外周位置（チップ外形位
置３２）に沿って複数個配設した構成としている。本実
施例は、第２実施例よりも実装パッド１９の配設ピッチ
が狭い場合に有利であり、実装パッド１９が狭ピッチ化
しても容易に長方形状開口部２２ｃを形成することがて
きる。
【００８５】続いて、上記構成とされた各実施例に係る
実装用基板１０Ａ〜１０Ｃに対しアンダーフィルレジン
２８を充填する際、実装用基板１０Ａ〜１０Ｃ上で発生
するアンダーフィルレジン２８の流れ動作について説明
する。尚、以下の説明では、第１実施例に係る実装用基
板１０Ａを例に挙げて説明するものとするが、第２及び
第３実施例に係る実装用基板１０Ｂ，１０Ｃにおいても
同様の流れ動作が発生する。
【００８６】図７乃至図１０は、流動性を有したアンダ
ーフィルレジン２８を半導体チップ１２と実装用基板１
０Ａとの間に流し込んでいる状態を経時的に示してい
る。各図は実装用基板１０Ａのコーナ部分を拡大した状
態を示している。
【００８７】また、アンダーフィルレジン２８は、周状
開口部２２Ａの１コーナーに設けられた樹脂充填エリア
３４から半導体チップ１２と実装用基板１０Ａとの間に
充填される。更に、アンダーフィルレジン２８の充填方
向は、図４に矢印Ｘで示す方向とされている。尚、樹脂
充填エリア３４の配設位置は、上記のように周状開口部
２２Ａのコーナー部に限定されるものではなく、周状開
口部２２Ａの外側１辺に樹脂注入エリアを設けた構成と
してもよい。
【００８８】本発明者は、本実施例に係る実装用基板１
０Ａと半導体チップ１２との間にアンダーフィルレジン
２８を流し込み、このアンダーフィルレジン２８が経時
的にどのように流れていくかを調べる実験を行なった。
【００８９】図７乃至図１０は、その実験結果を示して
いる。本実験では、矩形状とされた半導体チップ１２の
一コーナーからアンダーフィルレジン２８を注入し、こ
の時のアンダーフィルレジン２８が流れについて考察し
た。また、図７乃至図１０は、前記したアンダーフィル
レジン２８を注入するコーナーに対し、対角線上にある
コーナー近傍を示している。この対角線上にあるコーナ
ー近傍を図示したのは、従来ではこのコーナー部分にお
いて多くボイドが発生したためである。
【００９０】前記したように、アンダーフィルレジン２
８の流れ速度は場所により異なっており、ソルダーレジ
スト２０（内部領域レジスト２０ａを含む）の上部にお
けるアンダーフィルレジン２８の流れ速度は、周状開口
部２２Ａの内部における流れ速度よりも速くなってい
る。このため、樹脂充填エリア３４から矢印Ｘ方向にア
ンダーフィルレジン２８を充填すると、図７に示される
ように、アンダーフィルレジン２８は内部領域レジスト
２０ａを矢印Ｘ方向に流れてゆく。
【００９１】この際、半導体チップ１２と実装用基板１
０Ａとの間に介在する空気（以下、内在空気という）
は、アンダーフィルレジン２８に押し出されるようにし
て半導体チップ１２と実装用基板１０Ａとの間から外部
に放出される。
【００９２】図７に示す状態より、アンダーフィルレジ
ン２８が上記した速度差を有しつつ更に充填方向Ｘに進
むと、内側領域レジスト２０ａを流れるアンダーフィル
レジン２８は周状開口部２２Ａの内側縁に略同時に到達
し、更に進行することによりアンダーフィルレジン２８
は、図８に示されるように、周状開口部２２Ａの内部に
進行する。その後、アンダーフィルレジン２８は、周状
開口部２２Ａの内部を進行して、やがて図９に示される
ようにチップ外形位置３２の外側にまで進行する。
【００９３】この際、前記したように周状開口部２２Ａ
はチップ外形位置３２に対してその外側まで拡張して形
成されているため、アンダーフィルレジン２８の回り込
み現象の発生を抑制することができる。また、回り込み
現象が抑制されることにより、アンダーフィルレジン２
８の進行に伴い押し出されてくる内在空気は妨げられる
ものがなく、確実に半導体チップ１２と実装用基板１０
Ａとの間から外部に放出されることとなる。
【００９４】よって、半導体チップ１２と実装用基板１
０Ａとの間にボイドが発生することを確実に防止するこ
とができ、実装構造の安定化及び信頼性向上を図ること
ができる。特に、周状開口部２２Ａの拡張領域を、半導
体チップ１２のチップ外周位置３２から外側が０．０５
ｍｍ以上とした場合にボイドの発生を有効に制御するこ
とができた。
【００９５】しかるに、この寸法を大きくすると半導体
チップ１２の形状が大きくなり実装密度の低下に繋がる
ため、実装密事を落とさない上限として０．３ｍｍ以下
とすることが望ましい。即ち、半導体チップ１２のチッ
プ外周位置３２から外側が０．０５〜０．３ｍｍの範囲
で設定した時、ボイドの発生抑制及び実装密度の低下防
止を共に図ることができる。
【００９６】また本実施例では、アンダーフィルレジン
２８がチップ外形位置３２に達した後も充填を続け、図
１０に示されるように、アンダーフィルレジン２８の先
端部分が周状開口部２２Ａの外周縁より外側まで延出さ
せ、フィレット２８ａを形成した構成としてもよい。こ
のフィレット２８ａを形成することにより、図２に示さ
れるように、周状開口部２２Ａのチップ外形位置３２か
ら外側に拡張した部位はフィレット２８ａに覆われた構
成となる。
【００９７】よって、周状開口部２２Ａを半導体チップ
１２の外形に対し外側まで拡張した構成としても実装パ
ッド１９が外部に露出することはなく、アンダーフィル
レジン２８により実装パッド１９を確実に保護すること
が可能となる。
【００９８】尚、上記した実施例では、基板本体１６と
してプリント基板を用い、また絶縁膜としてソルダーレ
ジスト２０を用いた構成を示した。しかるに、基板本体
１６及び絶縁膜の材質の組み合わせはこれに限定される
ものではなく、例えば基板本体１６としてセラミック基
板を用い、かつ絶縁膜としてアルミナコートを用いた構
成としてもよい。
【００９９】また、図７乃至図１０を用いて説明したア
ンダーフィルレジンの流れは、あくまでも一例であり、
アンダーフィルレジンの流れは半導体チップの形状，開
口部の大きさ，その内部に配設される実装パッドの数や
形状等により変化するものである。しかるに、本発明を
適用することにより、何れの構成の半導体チップに対し
ても、確実にボイドの発生を抑制することができる。
【０１００】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、表面実装部品と基板本体との間に介在する
空気は、樹脂の装填時に開口部を介して外部に円滑に放
出されるため、局所的に樹脂の回り込みが発生すること
はなくなりボイドの発生を防止することができる。ま
た、配線膜が絶縁膜の開口部より内側領域にも形成され
るため、配線層の配設領域を広くとることができ、よっ
て配線層のパターン設計の自由度を向上させることがで
きる。
【０１０１】また、請求項６記載の発明によれば、開口
部を周状開口部とすることにより、表面実装部品の外周
全ての位置において樹脂の回り込みの発生を抑制するこ
とができ、よってボイドの発生をより確実に防止するこ
とができる。
【０１０２】また、請求項７記載の発明によれば、ボイ
ドの発生をより有効に抑制することができ、しかも部品
実装密度を下げることを抑制することができる。
【０１０３】また、請求項８記載の発明によれば、開口
部の外側１辺もしくは１コーナーに樹脂を注入する樹脂
注入エリアを設けたことにより、樹脂の注入性の向上を
図ることができる。
【０１０４】また、請求項９乃至１１記載の発明によれ
ば、高密度化に各配線層が形成されている場合であって
も、はんだ形成形状を統一し、膜厚バラツキを小さくす
ることができるため、表面実装部品との接合性を向上さ
せることができる。
【０１０５】また、幅が均一でかつ開口配線層長を長く
することによりはんだ配設エリアを広くすることができ
るため、形成されたはんだの高さにバラツキが発生する
ことを防止でき、表面実装部品との接合性を向上させる
ことができる。
【０１０６】また、請求項１２記載の発明によれば、フ
リップチップ実装用基板とフリップチップ実装用ＩＣチ
ップとの隙間にアンダーフィルレジンを装填した構造と
したことにより、フリップチップ実装用基板とフリップ
チップ実装用ＩＣチップの熱膨張差による応力を緩和す
ることができる。
【０１０７】また、請求項１３記載の発明によれば、開
口部を実装状態にある表面実装部品の外形に対し外側で
拡張した構成としても実装パッドが外部に露出すること
はなく、アンダーフィルレジンにより実装パッドを確実
に保護することができる。更に、請求項１４記載の発明
によれば、金属バンプと実装パッドとの接合を高い信頼
性をもって行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例であるフリップチップ実装
用基板に半導体チップが搭載された状態を示す側断面図
である。
【図２】本発明の第１実施例であるフリップチップ実装
用基板に半導体チップが搭載され、かつアンダーフィル
レジンが装填された状態を示す側断面である。
【図３】本発明の第１実施例であるフリップチップ実装
用基板に半導体チップを搭載する状態を示す分解斜視図
である。
【図４】本発明の第１実施例であるフリップチップ実装
用基板の平面図である。
【図５】本発明の第２実施例であるフリップチップ実装
用基板の平面図である。
【図６】本発明の第３実施例であるフリップチップ実装
用基板の平面図である。
【図７】本発明におけるアンダーフィルレジンの流れを
説明するための図である（その１）。
【図８】アンダーフィルレジンの装填時における流れを
説明するための図である（その２）。
【図９】本発明におけるアンダーフィルレジンの流れを
説明するための図である（その３）。
【図１０】アンダーフィルレジンの装填時における流れ
を説明するための図である（その４）。
【図１１】はんだプリコートを説明するための図であ
る。
【図１２】従来の一例であるフリップチップ実装用基板
に半導体チップが搭載された状態を示す側断面図であ
る。
【図１３】従来の一例であるフリップチップ実装用基板
に半導体チップが搭載され、かつアンダーフィルレジン
が装填された状態を示す側断面である。
【図１４】従来の一例であるフリップチップ実装用基板
に半導体チップを搭載する状態を示す分解斜視図であ
る。
【図１５】従来の一例であるフリップチップ実装用基板
の平面図である（その１）。
【図１６】従来の一例であるフリップチップ実装用基板
の平面図である（その２）。
【図１７】従来の一例であるアンダーフィルレジンの流
れを説明するための図である（その１）。
【図１８】従来の一例であるアンダーフィルレジンの流
れを説明するための図である（その２）。
【図１９】従来の一例であるアンダーフィルレジンの流
れを説明するための図である（その３）。
【符号の説明】
１０ 実装用基板 １２ 半導体チップ １４ 金属バンプ １６ 基板本体 １８ 配線層 １９ 実装パッド ２０ ソルダーレジスト ２２Ａ 周状開口部 ２２Ｂ 分離開口部 ２２Ｃ 長方形状開口部 ２８ アンダーフィルレジン ３０ はんだ ３２ チップ外形位置 ３４ 樹脂充填エリア
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面実装部品がフリップチップ実装され
    ると共に、前記表面実装部品に設けられた突起電極と電
    気的に接続される実装パッドを形成する配線層が形成さ
    れてなる基板本体と、 前記基板本体上に形成されており、前記突起電極と前記
    実装パッドとの接続位置に開口部を有する絶縁膜とを具
    備した構成とされており、 かつ、前記表面実装部品を実装した状態において、前記
    表面実装部品と前記基板本体との間に樹脂が装填される
    フリップチップ実装用基板において、 前記開口部を、実装状態にある前記表面実装部品の外形
    に対し外側まで拡張して形成するとともに、前記実装パ
    ッドより前記表面実装部品の内側領域に、前記配線層が
    介在することを特徴とするフリップチップ実装用基板。
  2. 【請求項２】 表面実装部品がフリップチップ実装され
    ると共に、前記表面実装部品に設けられた突起電極と電
    気的に接続される実装パッドを形成する配線層が形成さ
    れてなる基板本体と、 前記基板本体上に形成されており、前記突起電極と前記
    実装パッドとの接続位置に開口部を有する絶縁膜とを具
    備した構成とされており、 かつ、前記表面実装部品を実装した状態において、前記
    表面実装部品と前記基板本体との間に樹脂が装填される
    フリップチップ実装用基板において、 前記開口部を、実装状態にある前記表面実装部品の外形
    に対し外側まで拡張して形成するとともに、前記開口部
    は、前記実装パッドの１本或いは数本を露出させるよう
    分離形成された分離開口部を前記表面実装部品の外周辺
    に沿って複数個配設した構成である ことを特徴とするフ
    リップチップ実装用基板。
  3. 【請求項３】 請求項２記載のフリップチップ実装用基
    板において、前記実装パッドより前記表面実装部品の内
    側領域に、前記配線層が介在することを特徴とするフリ
    ップチップ実装用基板。
  4. 【請求項４】 表面実装部品がフリップチップ実装され
    ると共に、前記表面実装部品に設けられた突起電極と電
    気的に接続される実装パッドを形成する配線 層が形成さ
    れてなる基板本体と、 前記基板本体上に形成されており、前記突起電極と前記
    実装パッドとの接続位置に開口部を有する絶縁膜とを具
    備した構成とされており、 かつ、前記表面実装部品を実装した状態において、前記
    表面実装部品と前記基板本体との間に樹脂が装填される
    フリップチップ実装用基板において、 前記開口部を、実装状態にある前記表面実装部品の外形
    に対し外側まで拡張して形成するとともに、前記開口部
    は、長方形状に形成された長方形状開口部を前記表面実
    装部品の外周辺に沿って複数個配設した構成である こと
    を特徴とするフリップチップ実装用基板。
  5. 【請求項５】 請求項４記載のフリップチップ実装用基
    板において、前記実装パッドより前記表面実装部品の内
    側領域に、前記配線層が介在することを特徴とするフリ
    ップチップ実装用基板。
  6. 【請求項６】 請求項１記載のフリップチップ実装用基
    板において、 前記開口部は、前記表面実装部品の外周を囲繞するよう
    周状に形成された周状開口部である ことを特徴とするフ
    リップチップ実装用基板。
  7. 【請求項７】 請求項１乃至６のいずれかに記載のフリ
    ップチップ実装用基板において、 前記開口部の前記表面実装部品の外形より外側まで拡張
    する領域を表面実装部品の外周縁から外方向に０．０５
    ｍｍ以上０．３ｍｍ以内で設けた ことを特徴とするフリ
    ップチップ実装用基板。
  8. 【請求項８】 請求項５または６記載のフリップチップ
    実装用基板において、 前記開口部の外側１辺もしくは１コーナーに前記樹脂を
    注入する樹脂注入エリアを設けた ことを特徴とするフリ
    ップチップ実装用基板。
  9. 【請求項９】 表面実装部品がフリップチップ実装され
    ると共に、前記表面実装部品に設けられた突起電極と電
    気的に接続される実装パッドを形成する配線層が形成さ
    れてなる基板本体と、 前記基板本体上に形成されており、前記突起電極と前記
    実装パッドとの接続位置に開口部を有する絶縁膜とを具
    備した構成とされており、 かつ、前記表面実装部品を実装した状態において、前記
    表面実装部品と前記基板本体との間に樹脂が装填される
    フリップチップ実装用基板において、 前記開口部を、実装状態にある前記表面実装部品の外形
    に対し外側まで拡張して形成するとともに、前記開口部
    内に配設された実装パッドの幅を均一、かつ直線状に形
    成した ことを特徴とするフリップチップ実装用基板。
  10. 【請求項１０】 請求項１乃至８のいずれかに記載のフ
    リップチップ実装用基板において、 前記開口部内に配設された実装パッドの幅を均一、かつ
    直線状に形成したことを特徴とするフリップチップ実装
    用基板。
  11. 【請求項１１】 請求項９または１０記載のフリップチ
    ップ実装用基板において、 前記実装パッド上にはんだが形成されている ことを特徴
    とするフリップチップ実装用基板。
  12. 【請求項１２】 請求項１１記載のフリップチップ実装
    用基板に表面実装付品をフリップチップ実装するフリッ
    プチップ実装構造において、 前記表面実装部品として外部接続端子として金属バンプ
    を用いたフリップチップ実装用ＩＣチップを用いると共
    に、前記金属バンプと前記はんだとを加熱溶融して接続
    した構成とし、 かつ、前記フリップチップ実装用基板と実装された前記
    フリップチップ実装用ＩＣチップとの隙間に、アンダー
    フィルレジンを装填した構造とした ことを特徴とするフ
    リップチップ実装構造。
  13. 【請求項１３】 請求項１２記載のフリップチップ実装
    構造において、 前記アンダーフィルレジンのフィレットを、前記開口部
    内の位置に形成した ことを特徴とするフリップチップ実
    装構造。
  14. 【請求項１４】 請求項１２または１３記載のフリップ
    チップ実装構造において、 前記はんだは、Ｓｎ９６．５％，Ａｇ３．５％の組成を
    有している ことを特徴とするフリップチップ実装構造。
JP15009998A 1997-10-16 1998-05-29 フリップチップ実装用基板及びフリップチップ実装構造 Expired - Fee Related JP3390664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15009998A JP3390664B2 (ja) 1997-10-16 1998-05-29 フリップチップ実装用基板及びフリップチップ実装構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-284025 1997-10-16
JP28402597 1997-10-16
JP15009998A JP3390664B2 (ja) 1997-10-16 1998-05-29 フリップチップ実装用基板及びフリップチップ実装構造

Publications (2)

Publication Number Publication Date
JPH11186322A JPH11186322A (ja) 1999-07-09
JP3390664B2 true JP3390664B2 (ja) 2003-03-24

Family

ID=26479801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15009998A Expired - Fee Related JP3390664B2 (ja) 1997-10-16 1998-05-29 フリップチップ実装用基板及びフリップチップ実装構造

Country Status (1)

Country Link
JP (1) JP3390664B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
KR20130112736A (ko) 2012-04-04 2013-10-14 산에이카가쿠 가부시키가이샤 땜납 실장 기판과 그 제조방법, 및 반도체 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
JP4565931B2 (ja) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007103733A (ja) 2005-10-05 2007-04-19 Nec Electronics Corp 基板およびそれを用いた半導体装置
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP4740765B2 (ja) * 2006-02-24 2011-08-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP5091469B2 (ja) * 2006-12-05 2012-12-05 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5018155B2 (ja) 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
JP5107012B2 (ja) 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
TW201025462A (en) * 2008-12-17 2010-07-01 United Test Ct Inc Semiconductor device and method for fabricating the same
JP2013115214A (ja) 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法
JP5778557B2 (ja) 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
JP5954075B2 (ja) * 2012-09-21 2016-07-20 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP5709326B2 (ja) * 2013-05-02 2015-04-30 ローム株式会社 半導体装置
JP6467797B2 (ja) * 2014-07-14 2019-02-13 凸版印刷株式会社 配線基板、配線基板を用いた半導体装置およびこれらの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
KR20130112736A (ko) 2012-04-04 2013-10-14 산에이카가쿠 가부시키가이샤 땜납 실장 기판과 그 제조방법, 및 반도체 장치
US9565754B2 (en) 2012-04-04 2017-02-07 San-Ei Kagaku Co., Ltd. Solder-mounted board, production method therefor, and semiconductor device

Also Published As

Publication number Publication date
JPH11186322A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3390664B2 (ja) フリップチップ実装用基板及びフリップチップ実装構造
US6049122A (en) Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US9613922B2 (en) Semiconductor device and manufacturing method thereof
TWI241675B (en) Chip carrier for semiconductor chip
US8378482B2 (en) Wiring board
JP3431406B2 (ja) 半導体パッケージ装置
US6992396B2 (en) Semiconductor device and method for fabricating the same
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5015065B2 (ja) 配線基板
JP3857574B2 (ja) 半導体装置及びその製造方法
JPH11111894A (ja) フリップチップ実装用基板
JP2002026073A (ja) 半導体装置およびその製造方法
JP5229267B2 (ja) 電子装置
JP2014130961A (ja) 半導体装置の製造方法および半導体装置
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP2004055660A (ja) 配線基板及び半導体装置
KR20230060602A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20020043755A (ko) 반도체 패키지의 제조 방법
JP2008091954A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140117

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees