KR20130112736A - 땜납 실장 기판과 그 제조방법, 및 반도체 장치 - Google Patents

땜납 실장 기판과 그 제조방법, 및 반도체 장치 Download PDF

Info

Publication number
KR20130112736A
KR20130112736A KR1020130002937A KR20130002937A KR20130112736A KR 20130112736 A KR20130112736 A KR 20130112736A KR 1020130002937 A KR1020130002937 A KR 1020130002937A KR 20130002937 A KR20130002937 A KR 20130002937A KR 20130112736 A KR20130112736 A KR 20130112736A
Authority
KR
South Korea
Prior art keywords
solder
insulating layer
mounting
region
solder resist
Prior art date
Application number
KR1020130002937A
Other languages
English (en)
Other versions
KR101587918B1 (ko
Inventor
카즈노리 키타무라
Original Assignee
산에이카가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산에이카가쿠 가부시키가이샤 filed Critical 산에이카가쿠 가부시키가이샤
Publication of KR20130112736A publication Critical patent/KR20130112736A/ko
Application granted granted Critical
Publication of KR101587918B1 publication Critical patent/KR101587918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

[과제] 부품의 실장 신뢰성이 우수한 땜납 실장 기판과 그 제조방법 및 반도체 장치를 제공한다.
[해결 수단] 기판(1)과, 이 기판(1)의 적어도 일방면에 배선과, 부품을 땜납을 통하여 실장하는 땜납 패드(2)와, 적어도 상기 땜납 패드(2)를 노출시켜 상기 배선을 씌우는 절연층을 구비하는 땜납 실장 기판으로서, 상기 절연층은 상기 기판 및 상기 배선 위에 설치된 제 1 절연층(4)과, 이 제 1 절연층(4) 위의 적어도 일부에 설치된 제 2 절연층(5)으로 이루어진다.

Description

땜납 실장 기판과 그 제조방법, 및 반도체 장치{SOLDER-MOUNTED BOARD, PRODUCTION METHOD THEREFOR, AND SEMICONDUCTOR DEVICE}
본 발명은 땜납을 통하여 부품을 실장하는 땜납 실장 기판과 그 제조방법, 및 반도체 장치에 관한 것이다.
LSI나 WLP(Wafer Level Package) 등으로 대표되는 반도체 장치 등에 사용되는 부품을 기판에 실장할 때는 땜납이 많이 사용되고 있다.
이러한 땜납 실장 프로세스의 예를 도면을 참조하면서 설명한다.
도 6의 예에서는, 기판(101) 위에 설치된 배선(102) 및 실장 패드(103)의 일부를 씌우도록 솔더 레지스트(104)를 설치한 실장 기판(100)을 사용하고(도 6(a)), 이것에, 크림 땜납(105)을 도포하고(도 6(b)), 리플로우하여 땜납 범프(106)를 형성한다(도 6(c)). 이어서, 플럭스(107)를 도포한 후(도 6(d)), 땜납 범프(106) 위에 부품(110)을 마운트하고(도 6(e)), 리플로우함으로써 부품(110)을 실장한다(도 6(f)). 그 후, 세정하고(도 6(g)) 언더필(108)을 충전한다(도 6(h)).
도 7의 예는 크림 땜납을 사용하지 않고 직접 실장하는 것으로, 동일한 실장 기판(100)을 준비하고(도 7(a)에 플럭스(107)를 도포하고(도 7(b))), 부품(110)을 마운트하고(도 7(c)), 리플로우하여 부품(110)을 실장한다(도 7(d)). 이어서, 세정하고(도 7(e)), 언더필(108)을 충전한다(도 7(f)).
도 8의 예는 플럭스제를 포함하는 접착제를 사용하여 공정을 간략화하는 것이다(특허문헌 1 등 참조). 이 경우, 동일한 실장 기판(100)을 준비하고(도 8(a)), 이것에 플럭스제가 포함된 접착제층(109)을 설치하고(도 8(b)), 부품(110)을 실장하고(도 8(c)), 리플로우하여 부품(110)을 실장하고, (도 8(d)), 접착제층(109)을 경화하는 것이며(도 8(e)), 언더필의 충전도 생략하는 것이다.
이러한 땜납 실장의 경우, 최근 실장 부품의 고밀도화에 따라, 부품과 이것을 실장하는 기판의 접합 피치가 좁아져, 상기한 SMD 설계에서는 여러 문제의 발생이 문제가 되고 있다.
예를 들면, 솔더 레지스트의 개구 피치가 좁아짐으로써, 도 6의 프로세스에서는, 기판측에 설치한 크림 땜납이 탈락하여 실장 불량이 발생하거나, 솔더 레지스트(104)의 개구 애스팩트비가 크므로, 리플로우에서 땜납이 상방으로 빨려 올라가 버려, 실장의 신뢰성이 저하되는 문제가 생긴다. 패드마다의 땜납 범프의 크기에 편차가 발생해 버리는 문제가 있었다. 또한 크림 땜납을 사용하지 않는 도 7이나 도 8의 프로세스에서는 부품(110)의 땜납 직경과 솔더 레지스트(104)의 애스팩트비와의 관계로부터, 부품(110)의 땜납이 실장 패드(103)까지 도달하지 않아 접합불량이 발생하는 문제가 있다.
또한 최근 실장 부품의 고밀도화에 수반되는 문제는 실장 프로세스뿐만 아니라, 상기한 실장 기판(100) 자체에도 생기고 있다.
실장 기판(100)의 실장부 설계가 고밀도화됨으로서, 솔더 레지스트(104)의 개구 직경이 작아지면, 솔더 레지스트(104)의 현상 과잉이나 현상 부족에 의해, 솔더 레지스트(104) 자체의 형상 불량이나, 부품(110) 실장 후의 솔더 레지스트(104)로의 크랙 발생 등의 문제가 있다. 또한 이러한 크랙 등의 불량을 해결하기 위하여 솔더 레지스트를 저탄성율화하면, 배선(102) 간의 마이그레이션이 생기기 쉬워지고, 또한 양면 배선의 기판에서는, 기판의 표면과 이면의 배선면적의 차이로부터, 솔더 레지스트(104)의 양에도 표면과 이면에서 차가 생겨, 경화수축에 의해 휨이 발생하기 쉬워지는 문제가 있다.
또한, 실장 기판(100)에 실장한 부품(110)의 접합부 보강을 위해 시행되는 언더필에서는, 실장하는 부품의 고밀도화에 따라, 접합 후의 갭의 문제로 부품(110)의 밖으로 흘러나와 부품(110)의 아래에서의 수지 부족으로 되거나, 미충전 부위가 발생하여, 신뢰성이 저하되는 문제가 생긴다. 특히, 도 8의 프로세스와 같이, 언더필 수지를 먼저 설치하는 프로세스에서는, 리플로우에 의해 수지가 흘러나가기 쉬워, 수지 부족으로 되는 문제가 현저하다.
그래서, 접속 패드를 광폭으로 하고, 배선을 협폭으로 함으로써, 접속 패드와 부품과의 접합을 확실하게 행할 수 있는 플립칩 실장 기판이 제안되어 있다(특허문헌 2 참조). 특허문헌 2의 발명은, 이러한 구성으로 함으로써, 땜납 분말이 용융되었을 때에, 광폭으로 되어 있는 접속 패드에 땜납이 모여, 접속 패드 표면에 원하는 땜납 돌기를 형성할 수 있어, 실장 패드와 부품의 접합을 확실하게 행할 수 있는 것이다.
또한 이러한 언더필의 충전 불량을 방지하는 기술로서 절연막의 개구부를 실장 부품의 외형의 외측까지 확장하고 실장 부품의 내측 영역에 배선층을 개재시키는 기술이 제안되어 있다(특허문헌 3 참조).
그렇지만, 이 기술은 접합부가 부품의 둘레 가장자리뿐만 아니라, 중앙에도 존재하는 경우에는 적용할 수 없다.
일본 특개 평4-280443호 공보 일본 특허 제3420076호 공보 일본 특허 제3390664호 공보
(발명의 개요)
(발명이 해결하고자 하는 과제)
본 발명은, 상기한 사정을 감안하여, 부품의 실장 신뢰성이 우수한 땜납 실장 기판 및 그 제조방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 제 1 태양은 기판과, 이 기판의 적어도 일방면에 배선과, 부품을 땜납을 통하여 실장하는 땜납 패드와, 적어도 상기 땜납 패드를 노출시켜 상기 배선을 씌우는 절연층을 구비하는 땜납 실장 기판으로서, 상기 절연층은 상기 기판 및 상기 배선 위에 설치된 제 1 절연층과, 이 제 1 절연층 위의 적어도 일분에 설치된 제 2 절연층으로 이루어지는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 2 태양은, 제 1 태양에 기재된 땜납 실장 기판에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 3 태양은, 제 1 또는 2 태양에 기재된 땜납 실장 기판에 있어서, 상기 제 1 절연층에 설치된 개구부 내에 노출되어 있는 땜납 패드를 복수 포함하는 부품 실장 영역을 둘러싸도록 상기 제 2 절연층에 개구부가 설치되어 있는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 4 태양은, 제 1∼3 중 어느 하나의 태양에 기재된 땜납 실장 기판에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층 및 상기 제 2 절연층의 적층 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 5 태양은, 제 1∼4 중 어느 하나의 태양에 기재된 땜납 실장 기판에 있어서, 상기 제 1 절연층이 열경화성 솔더 레지스트 또는 광경화성 솔더 레지스트로 형성되어 있는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 6 태양은, 제 1∼5 중 어느 하나의 태양에 기재된 땜납 실장 기판에 있어서, 상기 제 2 절연층이 광경화성 솔더 레지스트 또는 열경화성 솔더 레지스트로 형성되어 있는 것을 특징으로 하는 땜납 실장 기판에 있다.
본 발명의 제 7 태양은 제 1∼6 중 어느 하나의 태양에 기재된 땜납 실장 기판에 부품이 땜납을 통하여 실장되어 있는 것을 특징으로 하는 반도체 장치에 있다.
본 발명의 제 8 태양은, 기판과, 이 기판의 적어도 일방면에 배선과, 부품을 땜납을 통하여 실장하는 땜납 패드를 구비하고, 이 위에 설치된 제 1 절연층과, 이 제 1 절연층 위의 적어도 일부에 설치된 제 2 절연층을 구비하는 땜납 실장 기판의 제조방법으로서, 배선 및 땜납 패드를 적어도 일방면에 구비한 기판에, 제 1 솔더 레지스트를 도포하고, 상기 제 1 절연층만을 존재시키는 제 1 영역의 상기 제 1 솔더 레지스트를 적어도 비현상화시키는 공정과, 이어서, 제 2 솔더 레지스트를 도포하고, 상기 제 1 절연층 및 상기 제 2 절연층을 남기는 제 2 영역의 상기 제 1 솔더 레지스트 및 상기 제 2 솔더 레지스트를 적어도 비현상화시키는 공정과, 상기 제 2 영역 이외의 상기 제 2 솔더 레지스트와, 상기 제 2 영역 및 상기 제 1 영역 이외의 범위의 상기 제 1 솔더 레지스트를 현상으로 제거하는 공정을 구비하는 것을 특징으로 하는 땜납 실장 기판의 제조방법에 있다.
본 발명의 제 9 태양은, 제 8 태양에 기재된 땜납 실장 기판의 제조방법에 있어서, 상기 제 2 영역의 상기 제 1 솔더 레지스트 및 상기 제 2 솔더 레지스트를 비현상화시키는 공정은 상기 제 2 영역의 상기 제 2 솔더 레지스트 및 상기 제 1 솔더 레지스트의 노광 또는 전체의 영역의 열처리에 의해 행하는 것을 특징으로 하는 땜납 실장 기판의 제조방법에 있다.
도 1은 실시형태 1에 따른 땜납 실장 기판을 도시하는 평면도 및 단면도.
도 2는 실시형태 1에 따른 반도체 장치의 제조방법을 도시하는 단면도.
도 3은 실시형태 1에 따른 땜납 실장 기판의 제조방법을 도시하는 단면도.
도 4는 실시형태 1에 따른 땜납 실장 기판의 평면도.
도 5는 다른 실시형태에 따른 땜납 실장 기판의 제조방법을 도시하는 단면도.
도 6은 종래기술에 다른 실장 기판을 사용한 실장 프로세스의 예를 도시하는 단면도.
도 7은 종래기술에 따른 실장 기판을 사용한 실장 프로세스의 다른 예를 도시하는 단면도.
도 8은 종래기술에 따른 실장 기판을 사용한 실장 프로세스의 다른 예를 도시하는 단면도.
(발명을 실시하기 위한 형태)
(실시형태 1)
도 1은 본 발명의 실시형태 1에 따른 땜납 실장 기판의 주요부 상면에서 본 평면도 및 그 A-A'선 단면도이다.
도 1에 도시하는 바와 같이, 본 실시형태의 땜납 실장 기판(10)은 적어도 일방면이 절연재료로 이루어지는 플라스틱 기판 등의 실장 기판 본체(1)와, 이 실장 기판 본체(1)의 일방면(이하, 상면이라고도 함)측에 설치된, 구리 등으로 이루어지는 작은 직경의 실장 패드(2) 및 비교적 큰 치수의 실장 패드(3)와, 이것들에 연속하는 도시하지 않은 배선이 설치되어 있다. 이 실장 패드(2)는 제 1 절연층(4)의 개구부(4a) 내에 노출되어 있다. 또한 본 실시형태에서는, 4개의 실장 패드(2)가 배치된 영역이 부품의 실장 영역(A)이며, 실장 영역(A)을 둘러싸도록, 제 2 절연층(5)의 개구부(5a)가 설치되어 있다. 여기에서, 제 2 절연층(5)은 제 1 절연층(4) 위에 설치되어 있고, 개구부(5a) 내에는, 제 1 절연층(4)만이 설치된 영역과, 제 1 절연층(4)의 개구부(4a) 내에 노출된 실장 패드(2)가 존재한다. 여기에서, 실장 패드(2)는, 예를 들면, 200㎛ 이하의 피치로 마련되어지는 것이며, 개구부(4a)의 개구 직경은 100㎛ 이하, 바람직하게는 10∼80㎛ 정도이다.
한편, 실장 패드(3)는 제 1 절연층(4) 및 제 2 절연층(5)의 적층부(6)에 설치된 개구부(6a) 내에 노출되어 있고, 개구부(6a)는 제 1 절연층(4)의 개구부(4b)와 제 2 절연층(5)의 개구부(5b)에 의해 형성되어 있다. 실장 패드(3)는 200㎛보다 큰 피치, 예를 들면, 200∼1000㎛로 형성되고, 개구부(6a)의 개구 직경은 100∼500㎛이다.
여기에서, 제 1 절연층(4)의 두께는 실장 패드(2) 등의 배선 위에서 10㎛ 이하로 하는 것이 바람직하고, 따라서, 예를 들면, 3∼10㎛로 하면 좋다. 또한 제 2 절연층(5)의 두께는, 예를 들면, 10∼25㎛이다. 또한, 여기에서, 제 1 절연층(4)이나 제 2 절연층(5)의 두께는 경화 후의 두께이며, 도포 두께는 경화 후의 두께를 상정하여 결정한다.
이러한 실장 기판(10)은, 작은 직경의 개구부(4a) 내에 노출되는 실장 패드(2)는 얇은 제 1 절연층(4)에만 둘러싸여 있으므로, 크림 땜납을 납땜하지 않아도 용이하게 실장 가능하며, 또한 플럭스 기능을 가짐과 아울러 실장 후에는 언더필이 되는 수지를 도포하여 실장해도 확실한 실장이 가능하다.
또한 본 실시형태에서는 4개의 실장 패드(2)가 설치된 실장 영역(A)은 제 2 절연층(5)의 개구부(5a) 내에 존재하고, 실장 영역(A)은 제 1 절연층(4) 및 제 2 절연층(5)의 적층부(6)와 동일한 높이의 제 2 절연층(5)에 둘러싸여 있으므로, 언더필이 되는 수지의 흘러나감이 방지되어, 언더필 수지의 충전 불량 등의 발생도 방지할 수 있다.
또한, 비교적 치수가 큰 실장 패드(3)는 제 1 절연층(4) 및 제 2 절연층(5)의 적층부(6)의 개구부(6a) 내에 노출하도록 하여, 종래와 동일한 구조를 확보할 수 있다.
또한 이러한 적층부(6)의 개구부(6a) 내에 실장 패드(3)를 노출시키는 구조에서도, 제 1 절연층(4) 및 제 2 절연층(5)의 적층구조로 함으로써, 단일층 구조에 비해 특성의 설계를 유연하게 행할 수 있어, 절연층의 크랙 발생 등의 문제도 해결된다.
여기에서, 제 1 절연층(4), 제 2 절연층(5)은, 각각, 광경화성(감광성) 솔더 레지스트나 열경화성 솔더 레지스트에 의해 형성할 수 있고, 또한, 네거티브형이어도 포지티브형이어도 된다.
예를 들면, 제 1 절연층(4) 및 제 2 절연층(5)을 모두 광경화성 솔더 레지스트로 하고, 포트리소그래피에 의해 패터닝하는 것이 고정밀도로 패터닝할 수 있어 바람직하다.
이에 반해, 열경화성 솔더 레지스트는 마스크를 통하여 소정의 패턴으로 도포하고, 열경화시킬 수 있어, 광경화성 솔더 레지스트와 비교하여 간편하게 형성할 수 있지만, 위치 정밀도가 높지 않은 문제가 있다. 따라서, 특히, 작은 직경의 개구부 등의 패턴이 없는 경우에, 제 2 절연층(5)으로서 사용하는 것이 바람직하다. 물론, 전술한 바와 같은 작은 직경의 개구부(4a)를 갖는 제 1 절연층(4)으로서 열경화성 솔더 레지스트를 사용할 수도 있고, 이 경우에는, 개구부(4a)는 레이저 등에 의해 후가공으로 형성하는 것이 바람직하다.
결국, 본 발명의 실장 기판의 제 1 특징은, 고밀도이고 작은 직경의 실장 패드(2)에 대해서는, 개구부(4a)를 갖는 얇은 제 1 절연층(4)만을 설치하는 것이다. 이 점에서, 제 1 절연층(4)에는 고정밀도의 패터닝이 요구되어, 광경화성 솔더 레지스트를 사용하는 것이 바람직하다. 여기에서, 제 1 절연층(4)은 3∼10㎛의 두께로 설치되고, 실장 패드(2) 위에 겹친 부분에서 10㎛ 이하, 바람직하게는 3∼6㎛의 두께로 되어 있으므로, 부품이 땜납 범프, 예를 들면, 30㎛ 직경의 땜납 범프를 갖는 부품을 크림 땜납을 사용하지 않고 용이하게 실장할 수 있고, 또한 플럭스 기능 부착 수지를 먼저 설치해도 실장할 수 있다.
또한 본 발명의 실장 부품의 제 2 특징은 얇은 제 1 절연층(4)에 의해 소정의 패턴으로 형성된 복수의 개구부(4a)가 형성된 실장 영역을 둘러싸도록 제 2 절연층(5)의 제방이 되는 개구부(5a)가 형성되어 있다. 이러한 제 2 절연층(5)의 개구부(5a)의 내주면은 언더필이나 플럭스 기능 부착 수지의 실장 영역 밖으로의 흘러나감을 방지하는 제방의 기능을 수행한다. 이러한 기능으로부터 제 2 절연층(5)의 개구부(5a)는 비교적 높은 위치정밀도가 요구되는 경우가 있고, 이러한 관점에서는 광경화성 솔더 레지스트를 사용하는 것이 바람직하다.
또한, 본 발명의 실장 기판은, 전술한 바와 같은 실장 패드(2)의 주변의 구조와, 실장 패드(3)의 주변의 구조를 겸비한 것 이외에, 실장 패드(2)의 주변의 구조와 실장 패드(3)의 주변의 구조의 어느 하나만을 가진 것이어도 되고, 모두 본 발명에 포함된다.
다음에 본 발명의 실장 기판에 부품을 실장한 반도체 장치의 일례를 실장 프로세스를 설명하면서 설명한다.
도 2는 실장 프로세스의 1예를 도시한다. 이 예에서는, 도 1에서 설명한 실장 기판(10)을 준비하고(도 2(a)), 실장 패드(3)가 노출되는 개구부(6a)에 크림 땜납(11)을 도포한다(도 2(b)). 다음에 실장 패드(2)가 노출되는 개구부(4a)를 둘러싸는 개구부(5a) 내에 플럭스 기능 수지(12)를 도포한다(도 2(c)). 다음에 부품(21, 22)을 마운트하고(도 2(d)), 리플로우하고 부품(21, 22)을 실장하고, 또한 부품(21)의 하측의 수지를 경화시켜, 반도체 장치로 한다(도 2(e)).
이러한 실장 프로세스에서는, 부품(21)의 실장 패드(2)로의 실장은 플럭스 기능 부착 수지(12)를 통하여 행해지지만, 실장 패드(2)는 비교적 얇은 제 1 절연층(4)의 개구부(4a) 내에 노출되어 있으므로, 접합 불량이 생기지 않고, 또한 플럭스 기능 수지(12)는 제 2 절연층(5)의 개구부(5a) 내에 머물러, 충전 불량 등의 문제도 발생하지 않는다.
이하, 본 발명의 실장 기판의 하나의 실시예를 그 제조 프로세스를 설명하면서 설명한다.
도 3에는 1실시예에 따른 실장 기판의 구조 프로세스를 나타낸다. 또한, 도 3은 도 4에 도시하는 B-B'선 단면과 C-C'선 단면을 함께 나타낸다. 도 3에 도시하는 바와 같이, 플라스틱 기판(1) 위에 실장 패드(2, 3)을 포함하는 회로를 패터닝한 후, 네거티브형의 감광성 솔더 레지스트인 제 1 솔더 레지스트(40)를 도포하고(도 3(a)), 건조, 평탄화 처리한 후(도 3(b)), 제 1 절연층만을 설치하는 제 1 영역(S1)만을 마스크(61)를 통하여 노광하고(도 3(c)), 노광 영역인 제 1 영역(S1)에 대응하는 제 1 솔더 레지스트(40)를 비현상화 영역(41)으로 한다(도 3(d)). 이어서, 이 위에, 네거티브형의 감광성 솔더 레지스트인 제 2 솔더 레지스트(50)을 도포하여 건조하고(도 3(e)), 제 1 절연층 및 제 2 절연층의 양쪽을 남기는 제 2 영역(S2)을 마스크(62)를 통하여 노광하고(도 3(f)), 노광된 제 2 솔더 레지스트(50)의 비현상화 영역(51)과 노광된 제 1 솔더 레지스트(40)의 비현상화 영역(42)을 형성한다(도 3(g)). 최후에, 제 2 솔더 레지스트(50)의 비현상화 영역(51) 이외의 영역과, 제 1 솔더 레지스트(40)의 비현상화 영역(41 및 42) 이외의 영역을 현상에 의해 제거하고, 필요에 따라 노광 또는 열경화하여, 비현상화 영역(41, 42)으로 이루어지는 제 1 절연층(4)과, 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)을 구비하는 실장 기판(10)으로 한다(도 3(h)).
이러한 실장 기판(10)에서는, 실장 패드(2)는 비현상화 영역(41)으로 이루어지는 제 1 절연층(4)에 설치된 개구부(4a) 내에 노출되고, 실장 영역(A)은 비현상화 영역(42) 위에 적층된 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)의 개구부(5a) 내에 존재한다. 또한 실장 패드(3)는 비현상화 영역(42)으로 이루어지는 제 1 절연층(4)과 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)의 적층부(6)의 개구부(6a) 내에 노출되어 있다.
실장 기판(10)의 제조방법은, 상기한 예에 한정되지 않고, 여러 방법으로 제조할 수 있다.
예를 들면, 상기한 프로세스에서는, 비현상화 영역(41)을 형성하는 노광 공정에 있어서, 제 1 절연층만을 설치하는 제 1 영역(S1)만을 노광하도록 했지만, 제 1 영역(S1)과 제 2 영역(S2)과의 위치 어긋남을 보증하기 위하여, 제 1 영역(S1)과 동시에 제 2 영역(S2)의 일부에 대응하는 제 1 솔더 레지스트(40)를 비현상화해도 되고, 제 1 영역(S1)과 동시에 제 2 영역(S2)에 대응하는 제 1 솔더 레지스트(40)을 비현상화 해도 된다.
도 5에는 제 1 영역(S1)과 동시에 제 2 영역(S2)의 일부에 대응하는 제 1 솔더 레지스트(40)를 비현상화한 예를 도시한다. 또한, 도 3과 동일 부분에는 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
도 5에 도시하는 실장 기판의 제조 프로세스에서는, 플라스틱 기판(1) 위에 실장 패드(2, 3)를 포함하는 회로를 패터닝한 후, 네거티브형의 감광성 솔더 레지스트인 제 1 솔더 레지스트(40)를 도포하고(도 5(a)), 건조, 평탄화 처리한 후(도 5(b)), 제 1 절연층만을 설치하는 제 1 영역(S1)과 함께, 제 1 절연층 및 제 2 절연층 양쪽을 남기는 제 2 영역(S2)의 제 1 영역(S1)과의 경계부분의 일부를 마스크(61)를 통하여 노광하고(도 5(c)), 노광 영역인 제 1 영역(S1)과, 제 2 영역(S2)의 일부에 대응하는 제 1 솔더 레지스트(40)를 비현상화 영역(41)으로 하고 있다(도 5(d)). 이어서, 이 위에, 네거티브형의 감광성 솔더 레지스트인 제 2 솔더 레지스트(50)를 도포하여 건조하고(도 5(e)), 제 1 절연층 및 제 2 절연층 양쪽을 남기는 제 2 영역(S2)을 마스크(62)를 통하여 노광하고(도 5(f)), 노광된 제 2 솔더 레지스트(50)의 비현상화 영역(51)과 노광된 제 1 솔더 레지스트(40)의 비현상화 영역(42)을 형성한다(도 5(g)). 이 때, 비현상화 영역(51)의 일부의 하측에는 앞 공정에서 노광된 비현상화 영역(41)이 존재하게 된다. 최후에, 제 2 솔더 레지스트(50)의 비현상화 영역(51) 이외의 영역과, 제 1 솔더 레지스트(40)의 비현상화 영역(41, 42) 이외의 영역을 현상에 의해 제거하고, 필요에 따라 노광 또는 열경화 하고, 비현상화 영역(41 및 42)으로 이루어지는 제 1 절연층(4)과 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)을 구비하는 실장 기판(10)으로 한다.
이러한 실장 기판(10)에서는, 실장 패드(2)는 비현상화 영역(41)으로 이루어지는 제 1 절연층(4)에 설치된 개구부(4a) 내에 노출되고, 실장 영역(A)은 비현상화 영역(42) 위에 적층된 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)의 개구부(5a) 내에 존재한다. 또한 실장 패드(3)는 비현상화 영역(42)으로 이루어지는 제 1 절연층(4)과 비현상화 영역(51)으로 이루어지는 제 2 절연층(5)의 적층부(6)의 개구부(6a) 내에 노출되어 있다.
1 기판(플라스틱 기판) 2, 3 실장 패드
4 제 1 절연층 4a, 4b, 5a, 5b, 6a 개구부
5 제 2 절연층 6 적층부
10 실장 기판 12 플럭스 기능 수지
21, 22 부품

Claims (12)

  1. 기판과, 이 기판의 적어도 일방면에 배선과, 부품을 땜납을 통하여 실장하는 땜납 패드와, 적어도 상기 땜납 패드를 노출시켜 상기 배선을 씌우는 절연층을 구비하는 땜납 실장 기판으로서, 상기 절연층은 상기 기판 및 상기 배선 위에 설치된 제 1 절연층과, 이 제 1 절연층 위의 적어도 일부에 설치된 제 2 절연층으로 이루어지는 것을 특징으로 하는 땜납 실장 기판.
  2. 제 1 항에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판.
  3. 제 1 항에 있어서, 상기 제 1 절연층에 설치된 개구부 내에 노출되어 있는 땜납 패드를 복수 포함하는 부품 실장 영역을 둘러싸도록 상기 제 2 절연층에 개구부가 설치되어 있는 것을 특징으로 하는 땜납 실장 기판.
  4. 제 2 항에 있어서, 상기 제 1 절연층에 설치된 개구부 내에 노출되어 있는 땜납 패드를 복수 포함하는 부품 실장 영역을 둘러싸도록 상기 제 2 절연층에 개구부가 설치되어 있는 것을 특징으로 하는 땜납 실장 기판.
  5. 제 1 항에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층 및 상기 제 2 절연층의 적층 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판.
  6. 제 2 항에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층 및 상기 제 2 절연층의 적층 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판.
  7. 제 3 항에 있어서, 상기 땜납 패드의 적어도 일부는 상기 제 1 절연층 및 상기 제 2 절연층의 적층 절연층에 설치된 개구부 내에 노출되어 있는 것을 특징으로 하는 땜납 실장 기판.
  8. 제 1 항에 있어서, 상기 제 1 절연층이 열경화성 솔더 레지스트 또는 광경화성 솔더 레지스트로 형성되어 있는 것을 특징으로 하는 땜납 실장 기판.
  9. 제 1 항에 있어서, 상기 제 2 절연층이 광경화성 솔더 레지스트 또는 열경화성 솔더 레지스트로 형성되어 있는 것을 특징으로 하는 땜납 실장 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 땜납 실장 기판에 부품이 땜납을 거쳐서 실장되어 있는 것을 특징으로 하는 반도체 장치.
  11. 기판과, 이 기판의 적어도 일방면에 배선과, 부품을 땜납을 통하여 실장하는 땜납 패드를 구비하고, 이 위에 설치된 제 1 절연층과, 이 제 1 절연층 위의 적어도 일부에 설치된 제 2 절연층을 구비하는 땜납 실장 기판의 제조방법으로서,
    배선 및 땜납 패드를 적어도 일방면에 구비한 기판에 제 1 솔더 레지스트를 도포하고, 상기 제 1 절연층만을 존재시키는 제 1 영역의 상기 제 1 솔더 레지스트를 적어도 비현상화시키는 공정과,
    이어서, 제 2 솔더 레지스트를 도포하고, 상기 제 1 절연층 및 상기 제 2 절연층을 남기는 제 2 영역의 상기 제 1 솔더 레지스트 및 상기 제 2 솔더 레지스트를 적어도 비현상화시키는 공정과,
    상기 제 2 영역 이외의 상기 제 2 솔더 레지스트와, 상기 제 2 영역 및 상기 제 1 영역 이외의 범위의 상기 제 1 솔더 레지스트를 현상으로 제거하는 공정을 구비하는 것을 특징으로 하는 땜납 실장 기판의 제조방법.
  12. 제 11 항에 있어서, 상기 제 2 영역만의 상기 제 1 솔더 레지스트 및 상기 제 2 솔더 레지스트를 비현상화시키는 공정은 상기 제 2 영역의 상기 제 2 솔더 레지스트 및 상기 제 1 솔더 레지스트의 노광 또는 전체의 영역의 열처리에 의해 행하는 것을 특징으로 하는 땜납 실장 기판의 제조방법.
KR1020130002937A 2012-04-04 2013-01-10 땜납 실장 기판과 그 제조방법, 및 반도체 장치 KR101587918B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012085951 2012-04-04
JPJP-P-2012-085951 2012-04-04
JP2012201494A JP5641449B2 (ja) 2012-04-04 2012-09-13 はんだ実装基板及びその製造方法、並びに半導体装置
JPJP-P-2012-201494 2012-09-13

Publications (2)

Publication Number Publication Date
KR20130112736A true KR20130112736A (ko) 2013-10-14
KR101587918B1 KR101587918B1 (ko) 2016-01-22

Family

ID=49210008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002937A KR101587918B1 (ko) 2012-04-04 2013-01-10 땜납 실장 기판과 그 제조방법, 및 반도체 장치

Country Status (6)

Country Link
US (1) US9565754B2 (ko)
JP (1) JP5641449B2 (ko)
KR (1) KR101587918B1 (ko)
CN (1) CN103367267B (ko)
DE (1) DE102013001205A1 (ko)
TW (1) TWI501369B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109397A (ja) * 2013-12-06 2015-06-11 パナソニックＩｐマネジメント株式会社 電子部品実装方法及び電子部品実装システム
CN103716993A (zh) * 2014-01-07 2014-04-09 上海铁路通信有限公司 一种带垒坝保护层的印刷电路板
US9425157B2 (en) * 2014-02-26 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Substrate and package structure
JP2017103367A (ja) 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
CN106531643A (zh) * 2016-12-08 2017-03-22 广州兴森快捷电路科技有限公司 扇出型封装结构的制作方法
DE112017008209B4 (de) 2017-11-17 2023-10-26 Mitsubishi Electric Corporation Halbleitermodul

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280443A (ja) 1990-09-27 1992-10-06 Motorola Inc 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JPH08340169A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
JPH09232741A (ja) * 1996-02-23 1997-09-05 Sony Corp プリント配線板
JP3390664B2 (ja) 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
KR20080106097A (ko) * 2007-05-31 2008-12-04 쿄세라 에스엘시 테크놀로지 가부시키가이샤 배선 기판 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291735A (ja) * 1992-04-14 1993-11-05 Unisia Jecs Corp プリント配線基板
JP2004327743A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP4622308B2 (ja) * 2004-05-19 2011-02-02 パナソニック株式会社 フレキシブルプリント配線板
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP2010129575A (ja) * 2008-11-25 2010-06-10 Hitachi Cable Ltd プリント配線板およびその製造方法
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5992676B2 (ja) * 2011-11-25 2016-09-14 京セラ株式会社 配線基板の製造方法
JP5930704B2 (ja) * 2011-12-22 2016-06-08 太陽インキ製造株式会社 プリント配線板の製造方法、プリント配線板およびフリップチップ実装基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280443A (ja) 1990-09-27 1992-10-06 Motorola Inc 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JPH08340169A (ja) * 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
JPH09232741A (ja) * 1996-02-23 1997-09-05 Sony Corp プリント配線板
JP3390664B2 (ja) 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
KR20080106097A (ko) * 2007-05-31 2008-12-04 쿄세라 에스엘시 테크놀로지 가부시키가이샤 배선 기판 및 그 제조 방법

Also Published As

Publication number Publication date
TW201342555A (zh) 2013-10-16
JP5641449B2 (ja) 2014-12-17
US9565754B2 (en) 2017-02-07
JP2013232617A (ja) 2013-11-14
CN103367267A (zh) 2013-10-23
KR101587918B1 (ko) 2016-01-22
CN103367267B (zh) 2016-05-25
TWI501369B (zh) 2015-09-21
US20130264105A1 (en) 2013-10-10
DE102013001205A1 (de) 2013-10-10

Similar Documents

Publication Publication Date Title
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
TWI482248B (zh) 覆晶封裝件及其製造方法
KR20130112736A (ko) 땜납 실장 기판과 그 제조방법, 및 반도체 장치
KR101547273B1 (ko) 앵커 구조들을 갖는 솔더 마스크 형성 방법
JP2012009586A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010118634A (ja) 流れ防止用ダムを備えたプリント基板及びその製造方法
KR20140027731A (ko) 솔더 레지스트 형성 방법 및 패키지용 기판
US9305895B2 (en) Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
US9918388B2 (en) Circuit substrate, method of manufacturing circuit substrate, and electronic component
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
CN102823337A (zh) 具有固定的底部填充的电路板
JP2007234988A (ja) 半導体素子の実装基板及び実装方法
JP2001244384A (ja) ベアチップ搭載プリント配線基板
KR20160001827A (ko) 인쇄회로기판 제조방법
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
JP2017098319A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
JPH11191673A (ja) はんだプリコート方法
TW201419950A (zh) 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法
CN110858548A (zh) 埋入式芯片及其制造方法
JP2017092328A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
JP6467797B2 (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
KR101258869B1 (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
JP2009123916A (ja) 部品内蔵型多層プリント配線板及びその製造方法
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200121

Year of fee payment: 5