TWI482248B - 覆晶封裝件及其製造方法 - Google Patents

覆晶封裝件及其製造方法 Download PDF

Info

Publication number
TWI482248B
TWI482248B TW099135909A TW99135909A TWI482248B TW I482248 B TWI482248 B TW I482248B TW 099135909 A TW099135909 A TW 099135909A TW 99135909 A TW99135909 A TW 99135909A TW I482248 B TWI482248 B TW I482248B
Authority
TW
Taiwan
Prior art keywords
electronic device
substrate
resin layer
flip chip
chip package
Prior art date
Application number
TW099135909A
Other languages
English (en)
Other versions
TW201125084A (en
Inventor
Ey Yong Kim
Young Hwan Shin
Soon Jin Cho
Jong Yong Kim
Jin Seok Lee
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201125084A publication Critical patent/TW201125084A/zh
Application granted granted Critical
Publication of TWI482248B publication Critical patent/TWI482248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

覆晶封裝件及其製造方法 [本案相關參考]
本申請案主張韓國申請案No. 10-2009-0103000之優先權，其於2009年10月28日於韓國智慧財產局提出申請，其揭露內容於此處併入參考。
本發明係關於一種覆晶封裝件及其製造方法，特別是，關於一種具有較低封裝缺陷率之覆晶封裝件及藉由防止底層充填材料的洩漏以達成更可靠的連接。
由於近來電子裝置更薄更小具具有更高性能的發展，對於裝配電子裝置至基板上之高密度裝配技術的需求增加。晶片級(chip-scale)封裝技術因此已展露頭角。
當電子裝置裝配至印刷電路板上時，印刷電路板及電子裝置間之間隙係以底層充填材料(underfill)填充，以加強印刷電路板及電子裝置之間的連接。以此方式，可確保其間之可靠連接。然而，當將一定量之底層充填材料(利用液體樹脂)注入到基板及電子裝置的間隙中時，會發生不想要地洩漏至周圍區域。
至於根據相關技術的封裝，半導體晶片係裝配於印刷電路板的中心部位以及與外部裝置電性連接之連接墊係緊密地安排於半導體晶片的周圍。此外，底層充填材料係注入至半導體晶片及印刷電路板之間的間隙。此底層充填材料係利用液體樹脂，而會有某些量之底層充填材料不想要地洩漏至外面。
然而，由於根據當前趨勢發展電子裝置及電路圖案係緊密地裝配於基板上，該底層充填材料在洩漏後，也許會跑到相鄰之連接墊或電路圖案處。如此便會污染相鄰之連接墊或電路圖案，造成產品的缺陷。
本發明之主要目的，係在於提供一種具有較低封裝缺陷率以及藉由使用形成於處理過樹脂層上的屏障元件(dam member)來防止底層充填材料的洩漏，以確保更可靠地連接之覆晶封裝件，以及在於提供一種其製造之方法。
根據本發明之目的，提供一種覆晶封裝件，包括：電子裝置；基板，包括設置於該基板之裝配區域內之導電焊墊而該基板之裝配區域上係裝配有該電子裝置，及設置於該裝配區域外之連接墊；樹脂層，係形成於該基板上及包括藉由移除一部份該樹脂層形成溝槽；以及屏障元件，係提供於該溝槽上及防止該裝配區域及該連接墊間之底層充填材料的洩漏。
該溝槽係可藉由使用雷射加工該樹脂層形成。
該溝槽係可藉由曝光及顯影該樹脂層形成。
該樹脂層可形成光阻樹脂。
該樹脂層可進一步包括溝槽周圍之表面的不規則部分。
該屏障元件係可沿者該裝配區域之周圍形成。
該覆晶封裝件可進一步包括形成於該連接墊上且與該電子裝置電性連接之凸塊。
該覆晶封裝件可進一步包括介於該電子裝置及該基板之間的該底層充填材料。
根據本發明另一目的，係提供覆晶封裝件，包括電子裝置；基板，包括設置於該基板之裝配區域內之導電焊墊而該基板之裝配區域上係裝配有該電子裝置，及設置於該裝配區域外之連接墊；樹脂層，係形成於該基板上及包括於該樹脂層表面之一部分的不規則部分；以及屏障元件，係提供於該不規則部分上及防止該裝配區域及該連接墊間之底層充填材料的洩漏。
該不規則部分可藉由在該樹脂層上完成鑄造步驟形成。
該不規則部分可藉由曝光及顯影該樹脂層形成。
該樹脂層可形成光阻樹脂。
該屏障元件係可沿者該裝配區域之周圍形成。
該覆晶封裝件可進一步包括形成於該連接墊上且與該電子裝置電性連接之凸塊。
該覆晶封裝件可進一步包括介於該電子裝置及該基板之間的該底層充填材料。
根據本發明之另一目的，係提供一種製造覆晶封裝件之方法，該方法包括：提供一基板，包括設置於該基板之裝配區域內之導電焊墊而該電子裝置係將裝配於該基板之裝配區域上，及設置於該裝配區域外之連接墊；於該基板上形成樹脂層；藉由移除一部份該樹脂層形成溝槽；於該溝槽上形成屏障元件，該屏障元件防止該裝配區域及該連接墊間之底層充填材料的洩漏；以及於該裝配區域上裝配該電子裝置。
該溝槽之形成係藉由使用雷射加工該樹脂層。
該溝槽之形成係藉由完成曝光及顯影該樹脂層形成。
該樹脂層係形成光阻樹脂。
不規則部分可進一步於該溝槽周圍之該樹脂層的表面形成。
該屏障元件可沿者該裝配區域之周圍形成。
該方法更包括形成於該連接墊上之凸塊，該凸塊係與該電子裝置電性連接。
該方法更包括於該電子裝置及該基板之間注入該底層充填材料。
根據本發明之另一目的，係提供一種製造覆晶封裝件之方法，該方法包括：提供一基板，包括設置於該基板之裝配區域內之導電焊墊，其中，該電子裝置係將裝配於該基板之裝配區域上，及設置於該裝配區域外之連接墊；於該基板上形成樹脂層；於該樹脂層表面之一部分形成不規則部分；於該不規則部分上形成屏障元件，該屏障元件防止該裝配區域及該連接墊間之底層充填材料的洩漏；以及於該裝配區域上裝配該電子裝置。
該不規則部分之形成係藉由於該樹脂層上完成鑄造步驟形成。
該不規則部分之形成係藉由曝光及顯影該樹脂層完成。
該樹脂層係形成光阻樹脂。
該屏障元件係沿者該裝配區域之周圍形成。
該方法更包含於該連接墊上形成凸塊，該凸塊係與該電子裝置電性連接。
該方法更包含於該電子裝置及該基板之間注入該底層充填材料。
本發明之具體實施例現將參考圖示以詳細細節描述。
然而，上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。圖示中的參考編號標示為類似元件。
根據本發明之具體實施例，覆晶封裝件現將參照第1和第2圖詳細描述。
第1圖係為根據本發明具體實施例覆晶封裝件之上視圖的示意圖。第2圖係為第1圖沿者A-A’線之剖視圖。
如第1圖和第2圖所示，根據本發明具體實施例之覆晶封裝件1，其包括：電子裝置16；基板12，其上有導電焊墊22形成於裝配區域之且該電子裝置16係裝配於該裝配區域中，而連接墊14則係形成於該裝配區域之外；形成於基板12上及具有溝槽T之樹脂層R係藉由移除一部份樹脂層R所形成；以及屏障元件18，其係提供於該連接墊14與裝配有該電子裝置16的該裝配區域之間；該屏障元件18防止底層充填材料的洩漏；以及凸塊28，係形成於該連接墊22上以及與該電子裝置16電性連接。
根據此具體實施例，覆晶封裝件1包括裝配於該基板12上之電子裝置16，達成加強介於電子裝置16及基板12之連接，其由於底層充填材料20注入至由電子裝置16及基板12間產生之間隙。
該連接墊14係形成於其上裝配有電子裝置16之該基板12的裝配區域外部。此裝配區域亦可稱為電子裝置裝配區域。當該電子裝置16係裝配於該基板12上時，該電子裝置裝配區域係指被該電子裝置16所覆蓋之該基板12的區域。該電子裝置16係裝配於該電子裝置裝配區域。當該基板12及該電子裝置16係彼此電性連接時，該間隙係產生於該基板12及該電子裝置16之間。
該電子裝置16係為一種涵蓋像是半導體晶片或類似物等的主動元件以及像是電容、電感、電阻以及類似物等的被動元件之概念。關於此具體實施例，將以半導體晶片單單作為電子裝置之一個例子來描述。
液體底層充填材料20係注入至該基板12及該電子裝置16之間，以確保電盤12及該電子裝置16之間的可靠連接。
由於此底層充填材料20係為液體樹脂，當底層充填材料20係注入至介於該基板12及該電子裝置16之間的間隙時，一部份底層充填材料20會洩漏至周圍部分。
填入該基板12及該電子裝置16間的間隙之底層充填材料20可利用具有低黏度的環氧樹脂。由於具更高密度之電子裝置愈來愈小的發展，所以需使用高密度裝配，即使是在裝配電子裝置16的封裝技術中。此造成了基板12及電子裝置16間形成之間隙寬度下降，也因此液體底層充填材料20可藉由毛細現象注入。這是因為當底層充填材料具低度之黏度時，其促進了底層充填材料的注入。
當底層充填材料20具有低度之黏度時，可容易填入該基板12及該電子裝置16間所形成的間隙，然而其容易不想要地洩漏至周圍部分。基於此理由，屏障元件18a係形成於該電子裝置裝配區域及該連接墊14之間，使得底層充填材料20具低度的黏度，可防止其流動至該連接墊14。
樹脂層R，設置於該基板12上，係具備藉由移除一部份樹脂層R所形成的溝槽T。
此處，溝槽T可藉由使用雷射加工該樹脂層形成。或者，溝槽T可藉由曝光及顯影由光阻樹脂製成的該樹脂層形成。然而，形成該溝槽的方法並非僅限於所述之方法。
於此例中，屏障元件18a係形成於溝槽T上。此處，屏障元件18a係形成該電子裝置裝配區域及該連接墊14之間以防止具低黏度的底層充填材料20流動至連接墊14之上。
此外，根據本發明第4圖所示之另一具體實施例的覆晶封裝件2，樹脂層R設置於該基板12上，可具有在一部份其表面上之不規則部分U。
此處，不規則部分U可藉由在樹脂層R上完成鑄造步驟形成。或者，樹脂層R，形成光阻樹脂，可被曝光及顯影從而形成不規則部分U。然而，形成不規則部分U並非僅限於所述之方法。
在此例中，屏障元件18b(見第4圖)係形成於不規則部分U上。此處，屏障元件18b係形成於該電子裝置裝配區域及該連接墊14之間以防止具低黏度之底層充填材料20流動至連接墊14之上。
此外，根據本發明第5圖所示之另一具體實施例的覆晶封裝件3，樹脂層R設置於該基板12上，可具有在樹脂層R上一部份表面之不規則部分U及溝槽T。此處，溝槽T係藉由移除一部份樹脂層R形成。
在此例中，屏障元件18c(見第5圖)，係形成於不規則部分U及溝槽T上。此處，屏障元件18c係形成於該電子裝置裝配區域及該連接墊14之間，以防止具低黏度之底層充填材料20流動至連接墊14之上。
於上述各實施例中，由於屏障元件18(18a至18c)及樹脂層R之間的接觸面積增加，所以屏障元件18便不容易藉由外部衝擊而自樹脂層R分開或也不會排列不當。據此，藉由損害屏障元件18引起的缺陷可被減低，封裝件1的製造良率可被改善，而導致洩漏底層充填材料20至周圍部分的缺陷亦可被減小。此外，關於可能由於不完備屏障元件18而自封裝件1洩漏之揮發性有機物的問題，亦可被解決。
此處，屏障元件18可藉由使用噴墨印刷方法釋放絕緣油墨形成。或者，先前形成的屏障元件18可藉由黏合劑固定至樹脂層R，或可使用微影方法或網版印刷方法形成。然而，形成屏障元件18之方法並非僅限於所述方法。
參閱第1圖，屏障元件18係以連續方式沿者電子裝置裝配區域之周圍形成。然而，屏障元件18的形狀並非限於闡述中的描述。例如，屏障元件18可為不規則不連續。或者，屏障元件18可以預定區間安排的複數個點的形式提供。
即使當底層充填材料20係使用具有低度的黏度時，此屏障元件18可防止底層充填材料20洩漏至周圍部分。因此，屏障元件18有助於防止發生在封裝件1內導因於底層充填材料20之洩漏的缺陷。
在下文中，根據本發明之具體實施例，製造覆晶封裝件的步驟將參照第3A至3F圖詳細描述。
第3A至3F圖係為根據本發明之具體實施例闡釋製造覆晶封裝件步驟的示意剖視圖。
如第3A至3F圖所示，根據本發明之具體實施例製造覆晶封裝件的步驟包括：提供基板12，其中，電子裝置16係裝配於裝配區域上，導電墊22係形成於基板12上之裝配區域內，當連接墊14係形成於裝配區域外部時；形成樹脂層R於基板12上；藉由移除一部份樹脂層R形成溝槽T；形成屏障元件18(18a至18c)於溝槽T上，屏障元件18防止自電子裝置16的裝配區域至連接墊14之底層充填材料20的洩漏；以及裝配電子裝置16於電子裝置16(在下文中亦稱為「電子裝置裝配區域」)的裝配區域上。
首先，如第3A圖所示，提供基板12，其包括設置於電子裝置裝配區域內之導電墊22以及設置於電子裝置裝配區域外部之連接墊14。之後樹脂層R，曝光導電墊22及連接墊14，係形成於基板12上。
連接墊14係形成於電子裝置16裝配之基板的裝配區域外部的基板12上，以及導電墊22係形成於裝配區域內。此處，導電墊22提供介於電子裝置16及基板12之間的電性連接。
當電子裝置16裝配置於基板12上時，電子裝置裝配區域係指被電子裝置16覆蓋之基板12的區域。電子裝置16係裝配於電子裝置裝配區域上。當基板12及電子裝置16係彼此電性連接時，就於基板12及電子裝置16之間產生間隙。
該電子裝置16係為一種涵蓋了像是半導體晶片或類似物等的主動元件以及像是電容、電感、電阻以及類似物等的被動元件之概念。關於此具體實施例，將以半導體晶片單單作為電子裝置的一個範例來描述。
其它主動或被動元件可被裝配於連接墊14上。電子裝置16可經由連接墊14與外部裝置電性連接。連接墊14上之異物可能損害與主動元件、被動元件及外部元件之電連通性。例如，若介於電子裝置16及基板12之間加強連接之底層充填材料20洩漏及覆蓋連接墊14，電性連接的可靠度會衰退。
之後，如第3B圖所示，與電子裝置16電性連接之凸塊28係形成於各自的導電墊22上。網版印刷方法可用以形成放置於電子裝置裝配區域上之導電墊22上的凸塊28。
然而，凸塊28的形成並非限於所述之方法。顯然地凸塊28可利用該技術領域中具有通常者所習知的各種方法來形成。電子裝置16及基板12係藉由那些凸塊28彼此電性連接。
之後，如第3c圖所示，溝槽T係藉由移除設置於基板12上一部份的樹脂層R形成。
此處，溝槽T可使用雷射加工樹脂層R形成。或者，溝槽T可藉由曝光及顯影由光阻樹脂製成的該樹脂層形成。然而，形成該溝槽T的方法並非僅限於所述之方法。
之後，如第3D圖所示，屏障元件18a係形成於溝槽T上。此處，屏障元件18a係形成於電子裝置裝配區域及連接墊14之間以防止具低黏度之底層充填材料20朝向連接墊14洩漏。
在此實施例中，闡釋的屏障元件18a係形成於所提供的樹脂層R之溝槽T上。然而，屏障元件18a之形狀並非限於圖示。
根據本發明第4圖所示之另一具體實施例的覆晶封裝件2，樹脂層R，設置於基板12上，可具有不規則部分U於一部份其表面上。
此處，不規則部分U可藉由完成在樹脂層R上的鑄造步驟(coining process)形成。或者，不規則部分U可藉由曝光及顯影形成光阻樹脂之該樹脂層形成。然而，形成不規則部分U的方法並非限於所述方法。
於此例中，屏障元件18b(見第4圖)係形成於不規則部分U上。此處，屏障元件18b係形成於電子裝置裝配區域及連接墊14之間以防止具低黏度之底層充填材料20流動至連接墊14之上。
此外，根據本發明第5圖所示之另一具體實施例的覆晶封裝件3，樹脂層R，設置於基板12上，可具有不規則部分U及溝槽T於樹脂層R之一部份表面上。此處，溝槽T係藉由移除一部分樹脂層R形成。
在此例中，屏障元件18c(見第5圖)係形成於不規則部分U及溝槽T上。此處，屏障元件18c係形成於電子裝置裝配區域及連接墊14之間以防止具低黏度之底層充填材料20流動至連接墊14之上。
介於屏障元件18(18a至18c)及樹脂層R之間的接觸面積增加遍及上述實施例，屏障元件18係不容易藉由外部衝擊自樹脂層R分開或不會排列不當。據此，藉由損害屏障元件18引起的缺陷可被減小，封裝件1的製造良率可被改善，以及導致洩漏底層充填材料20至周圍部分的缺陷亦可被減小。此外，關於揮發性有機物的問題，其可能由於自不完備屏障元件18的封裝件1洩漏，亦可被解決。
此處，屏障元件18可藉由使用噴墨印刷方法釋放絕緣油墨形成。或者，先前形成的屏障元件18可藉由黏合劑固定至樹脂層R，或可使用微影方法或網版印刷方法形成。然而，形成屏障元件18之方法並非僅限於所述方法。
參閱第1圖，屏障元件18係以連續方式沿者電子裝置裝配區域之周圍形成。然而，屏障元件18的形狀並非限於闡述中的描述。例如，屏障元件18可為不規則不連續。或者，屏障元件18可以預定區間安排的複數個點的形式提供。
即使當底層充填材料20係使用具有低度的黏度時，此屏障元件18可防止底層充填材料20洩漏至周圍部分。因此，屏障元件18有助於防止發生在封裝件1內導因於底層充填材料20之洩漏的缺陷。
之後，如第3E圖所示，電子裝置16係裝配置基板12上之電子裝置裝配區域。當電子裝置16係裝配於基板12上時，電子裝置裝配區域係為藉由電子裝置16覆蓋基板之區域。電子裝置16係裝配於電子裝置裝配區域上。當基板12及電子裝置16係彼此電性連接時，介於基板12及電子裝置16之間的間隙係建立。
在裝配電子裝置16於基板12上的步驟中，基板12及電子裝置16間的電性連接係為必須的。因此，裝配電子裝置16的步驟可包括藉由使用覆晶黏合方法電性連接電子裝置16及凸塊28的步驟。亦即，根據上述步驟，導電墊22(相對應於電子裝置16的終端)係形成於電子裝置裝配區域，以及凸塊28，係形成於各自的導電墊22上。因此，凸塊28及電子裝置16之終端係藉由使用覆晶黏合方法彼此電性連接。覆晶黏合步驟係藉由添加回流用之助熔劑(flux)至凸塊28，透過回流加熱來熔融凸塊28完成凸塊28與電子裝置16之電性連接。，添至基板12之回流用助熔劑，隨後藉由沖洗步驟移除。
之後，如第3F圖所示，底層充填材料20係注入至電子裝置16及基板12之間。如上所述，間隙係建立於電性連接電子裝置16與凸塊28之步驟中的基板12及電子裝置16之間。此間隙可能帶來關於在電子裝置16及基板12之間連接可靠度的問題。
分配器30之噴嘴係放置於屏障元件18及電子裝置16外側之間，藉以注入液體底層充填材料20。隨後，注入的底層充填材料20於電子裝置16底下流動。在此步驟中，液體底層充填材料20可能洩漏至周圍部分。然而，屏障元件18，係形成於電子裝置區域及連接墊14之間，其阻擋了底層充填材料20洩漏至連接墊14。藉由此方式，連接墊14得到保護不受洩漏的底層充填材料20影響。
底層充填材料20填入由基板12及電子裝置16之間所產生的間隙，而其可由具有低黏度的環氧樹脂所形成。即使裝配電子裝置16的封裝技術亦需要根據目前朝向薄型化、具有高密度小型電子裝置的趨勢進行高密度裝配。基於此原因，基板12及電子裝置16之間的間隙具有一縮減的寬度。因此，當注入液體底層充填材料20時，可藉由毛細現象填入間隙。當底層充填材料20具有低黏度時可更容易地施作。
然而，具有此種低黏度之底層充填材料20，或可容易地藉由基板12及電子裝置16將產生的間隙填滿，但其也容易洩漏至周圍部分。向連接墊14洩漏的底層充填材料20可藉由形成於電子裝置裝配區域及連接墊14之間的屏障元件18來防止。
之後，如第2圖所示，銲錫球32係形成於基板12之底部表面，由此完成覆晶封裝件1。
根據本發明覆晶封裝件及其製造方法之具體實施例，屏障元件係形成於處理過的樹脂層上以由此防止底層充填材料的洩漏。此可降低封裝缺陷率以及改善連接的可靠度。
根據本發明覆晶封裝件及其製造方法之具體實施例，可達成高程度的設計自由度以及減少步驟，從而降低製造成本。
再者，關於揮發性有機物的問題，其可能由於不完備屏障元件的封裝件洩漏，亦可被解決。
如上所述，根據本發明之具體實施例，可提供覆晶封裝件，藉由於處理過的樹脂層上形成屏障元件以防止底層充填材料的洩漏以及可提供製造覆晶封裝件的方法，以具有較低的封裝缺陷率以及改善連接可靠度。
再者，可提供覆晶封裝件，具有達成高設計自由度及減少步驟以從而降低製造成本以及製造覆晶封裝件的方法。
再者，關於揮發性有機物的問題，其可能由於不完備屏障元件的封裝件洩漏，亦可被解決。
上述實施型態僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施型態進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
1．．．覆晶封裝件
2．．．覆晶封裝件
3．．．覆晶封裝件
12．．．基板
14．．．連接墊
16．．．電子裝置
18、18a、18b、18c．．．屏障元件
20．．．底層充填材料
22．．．導電焊墊
28．．．凸塊
30．．．分配器
32．．．銲錫球
R．．．樹脂層
T．．．溝槽
U．．．不規則部分
本發明上述及其它目的、特徵及其它優點將更詳細地自以下結合圖示的詳細描述了解，其中：
第1圖係為闡釋根據本發明典型實施例之覆晶封裝件的頂部示意圖；
第2圖係為沿者第1圖A-A’線之剖視圖；
第3A至3F圖係為闡釋根據本發明另一典型實施例之製造覆晶封裝件步驟的示意剖視圖；
第4圖係為闡釋根據本發明另一典型實施例之覆晶封裝件的示意剖視圖；以及
第5圖係為闡釋根據本發明另一典型實施例之覆晶封裝件的示意剖視圖。
1．．．覆晶封裝件
12．．．基板
14．．．連接墊
16．．．電子裝置
18．．．屏障元件
20．．．底層充填材料

Claims (22)

  1. 一種覆晶封裝件，包含：電子裝置；基板，包括設置於該基板之裝配區域內的導電焊墊而該基板之裝配區域上裝配有該電子裝置，及設置於該裝配區域外之連接墊；樹脂層，係設置於該基板上且包括藉由移除一部份該樹脂層所形成之溝槽；以及屏障元件，係提供於該溝槽上而防止該裝配區域及該連接墊間之底層充填材料的洩漏，其中，該溝槽係藉由曝光及顯影該樹脂層形成，以及該樹脂層係以光阻樹脂形成。
  2. 如申請專利範圍第1項所述之覆晶封裝件，其中，該溝槽係使用雷射加工該樹脂層形成。
  3. 如申請專利範圍第1項所述之覆晶封裝件，其中，該樹脂層更包括該溝槽周圍之表面上的不規則部分。
  4. 如申請專利範圍第1項所述之覆晶封裝件，其中，該屏障元件係沿者該裝配區域之周圍形成。
  5. 如申請專利範圍第1項所述之覆晶封裝件，更包括形成於該連接墊上且與該電子裝置電性連接之凸塊。
  6. 如申請專利範圍第1項所述之覆晶封裝件，更包括介於該電子裝置及該基板之間的該底層充填材料。
  7. 一種覆晶封裝件，包含： 電子裝置；基板，其包括設置於該基板之裝配區域內的導電焊墊而該基板之裝配區域上裝配有該電子裝置，及設置於該裝配區域外之連接墊；樹脂層，係形成於該基板上及包括於該樹脂層表面上之一部分的不規則部分；以及屏障元件，係提供於該溝槽上及防止該裝配區域及該連接墊間之底層充填材料的洩漏，其中，該不規則部分係藉由曝光及顯影該樹脂層形成，以及該樹脂層係以光阻樹脂形成。
  8. 如申請專利範圍第7項所述之覆晶封裝件，其中，該不規則部分係藉由在該樹脂層上施行鑄造步驟形成。
  9. 如申請專利範圍第7項所述之覆晶封裝件，其中，該屏障元件係沿者該裝配區域之周圍形成。
  10. 如申請專利範圍第7項所述之覆晶封裝件，更包括形成於該連接墊上且與該電子裝置電性連接之凸塊。
  11. 如申請專利範圍第7項所述之覆晶封裝件，更包括介於該電子裝置及該基板之間的該底層充填材料。
  12. 一種製造覆晶封裝件之方法，該方法包括：提供一基板，包括設置於該基板之裝配區域內之導電焊墊而該電子裝置係將裝配於該基板之裝配區域上，及設置於該裝配區域外之連接墊；於該基板上形成樹脂層； 藉由移除一部份該樹脂層形成溝槽；於該溝槽上形成屏障元件，該屏障元件防止該裝配區域及該連接墊間之底層充填材料的洩漏；以及於該裝配區域上裝配該電子裝置，其中，該形成溝槽係藉由完成曝光及顯影該樹脂層形成，以及該樹脂層係以光阻樹脂形成。
  13. 如申請專利範圍第12項所述之方法，其中，該形成溝槽係使用雷射加工該樹脂層。
  14. 如申請專利範圍第12項所述之方法，其中，不規則部分係進一步於該溝槽周圍之該樹脂層的表面上形成。
  15. 如申請專利範圍第12項所述之方法，其中，該屏障元件係沿者該裝配區域之周圍形成。
  16. 如申請專利範圍第12項所述之方法，更包含形成於該連接墊上之凸塊，該凸塊係與該電子裝置電性連接。
  17. 如申請專利範圍第12項所述之方法，更包含於該電子裝置及該基板之間注入該底層充填材料。
  18. 一種製造覆晶封裝件之方法，該方法包括：提供基板，其包括設置於該基板之裝配區域內的導電焊墊而該電子裝置係將裝配於該基板之裝配區域上，及設置於該裝配區域外之連接墊；於該基板上形成樹脂層；於該樹脂層表面之一部分形成不規則部分；於該不規則部分上形成屏障元件，該屏障元件防止 該裝配區域及該連接墊間之底層充填材料的洩漏；以及於該裝配區域上裝配該電子裝置，其中，該形成不規則部分係藉由曝光及顯影該樹脂層完成，以及該樹脂層係以光阻樹脂形成。
  19. 如申請專利範圍第18項所述之方法，其中，該形成不規則部分係藉由於該樹脂層上施行鑄造步驟來完成。
  20. 如申請專利範圍第18項所述之方法，其中，該屏障元件係沿者該裝配區域之周圍形成。
  21. 如申請專利範圍第18項所述之方法，更包含於該連接墊上形成凸塊，該凸塊係與該電子裝置電性連接。
  22. 如申請專利範圍第18項所述之方法，更包含於該電子裝置及該基板之間注入該底層充填材料。
TW099135909A 2009-10-28 2010-10-21 覆晶封裝件及其製造方法 TWI482248B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090103000A KR101089956B1 (ko) 2009-10-28 2009-10-28 플립칩 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201125084A TW201125084A (en) 2011-07-16
TWI482248B true TWI482248B (zh) 2015-04-21

Family

ID=43897691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135909A TWI482248B (zh) 2009-10-28 2010-10-21 覆晶封裝件及其製造方法

Country Status (5)

Country Link
US (2) US8558360B2 (zh)
JP (1) JP5240625B2 (zh)
KR (1) KR101089956B1 (zh)
CN (1) CN102054795A (zh)
TW (1) TWI482248B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US9551844B2 (en) 2011-01-11 2017-01-24 Hewlett Packard Enterprise Development Lp Passive optical alignment
CN104040397B (zh) 2012-01-31 2016-01-27 惠普发展公司，有限责任合伙企业 用于光电引擎的组合底部填充挡墙和电互连结构
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法
KR20140082444A (ko) * 2012-12-24 2014-07-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20140084801A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102060831B1 (ko) 2013-02-27 2019-12-30 삼성전자주식회사 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
WO2015096123A1 (en) * 2013-12-27 2015-07-02 Ablestik (Shanghai) Ltd. A process for die bonding in electronic products
KR102207271B1 (ko) * 2014-06-11 2021-01-25 삼성전기주식회사 반도체 패키지
TWI669810B (zh) * 2014-09-11 2019-08-21 日商索尼半導體解決方案公司 Solid-state imaging device, imaging device, electronic device, and semiconductor device
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP5996022B2 (ja) * 2015-03-13 2016-09-21 シチズン電子株式会社 発光装置
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US20180138478A1 (en) * 2016-11-14 2018-05-17 Anhui Xinen Technology Co., Ltd. Alleviating explosion propagation in a battery module
US11158558B2 (en) * 2016-12-29 2021-10-26 Intel Corporation Package with underfill containment barrier
US11201066B2 (en) * 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
US9978707B1 (en) * 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
KR102030529B1 (ko) 2018-02-27 2019-10-10 문영엽 플립칩 패키지 몰딩 장치 및 방법
CN108601214A (zh) * 2018-04-13 2018-09-28 维沃移动通信有限公司 电子设备、电子设备的电路板装置及其制备方法
US10998480B2 (en) * 2018-09-19 2021-05-04 Facebook Technologies, Llc Light-emitting structure alignment preservation in display fabrication
US10504824B1 (en) 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10867955B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having adhesive layer surrounded dam structure
US10529637B1 (en) 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
KR102238284B1 (ko) * 2019-02-11 2021-04-23 (주)실리콘인사이드 능동화소 ic를 포함하는 led 픽셀 패키지 및 그 제조방법
KR20210156446A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 반도체 패키지
CN114068487A (zh) 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法
TWI777633B (zh) * 2020-08-06 2022-09-11 力成科技股份有限公司 封裝結構及其製造方法
JP2022137960A (ja) 2021-03-09 2022-09-22 日東電工株式会社 無線給電用配線回路基板及び電池モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130857A (ja) * 1988-11-10 1990-05-18 Ibiden Co Ltd 半導体塔載用基板及びその製造方法
JPH03238850A (ja) * 1990-02-15 1991-10-24 Matsushita Electric Works Ltd プリント配線板
JP2004179576A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507343B2 (ja) 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JPH04312933A (ja) 1991-03-29 1992-11-04 Mitsubishi Electric Corp 半導体装置
JPH0885285A (ja) 1994-07-21 1996-04-02 Hitachi Maxell Ltd セキュリティカード用基板の製造方法、およびセキュリティカード用基板
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP3932247B2 (ja) 2000-08-31 2007-06-20 三井金属鉱業株式会社 電子部品実装用基板の製造方法
US6724091B1 (en) 2002-10-24 2004-04-20 Intel Corporation Flip-chip system and method of making same
KR20070017671A (ko) 2005-08-08 2007-02-13 삼성전기주식회사 플립칩 반도체 패키지
JP4792949B2 (ja) 2005-12-05 2011-10-12 ソニー株式会社 半導体装置の製造方法及び半導体装置
JP2007180089A (ja) 2005-12-27 2007-07-12 Auto Network Gijutsu Kenkyusho:Kk 回路導体パターンを有する樹脂成形部品の製造方法
JP2007250884A (ja) * 2006-03-16 2007-09-27 Shirai Denshi Kogyo Kk フレキシブルプリント基板およびその製造方法
JP2008088327A (ja) 2006-10-03 2008-04-17 Nissan Motor Co Ltd 樹脂成形体の表面改質方法及び表面改質樹脂成形体
JP2008169242A (ja) 2007-01-09 2008-07-24 Seiren Co Ltd 着色物の製造方法
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
JP5799541B2 (ja) * 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02130857A (ja) * 1988-11-10 1990-05-18 Ibiden Co Ltd 半導体塔載用基板及びその製造方法
JPH03238850A (ja) * 1990-02-15 1991-10-24 Matsushita Electric Works Ltd プリント配線板
JP2004179576A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
US8809122B2 (en) 2014-08-19
TW201125084A (en) 2011-07-16
US8558360B2 (en) 2013-10-15
US20110095421A1 (en) 2011-04-28
KR20110046142A (ko) 2011-05-04
JP5240625B2 (ja) 2013-07-17
JP2011097060A (ja) 2011-05-12
CN102054795A (zh) 2011-05-11
KR101089956B1 (ko) 2011-12-05
US20140030855A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
TWI482248B (zh) 覆晶封裝件及其製造方法
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
US20050287705A1 (en) Flip chip on leadframe package and method for manufacturing the same
TWI419300B (zh) 內建電子零件之基板及其製造方法
KR20100044703A (ko) 반도체 장치 및 그 제조 방법
JP2007110081A (ja) ボイド防止型回路基板及びそれを有する半導体パッケージ
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
CN106463427B (zh) 半导体装置及其制造方法
CN110581107A (zh) 半导体封装及其制造方法
JP5015065B2 (ja) 配線基板
KR20130112736A (ko) 땜납 실장 기판과 그 제조방법, 및 반도체 장치
JP2006100385A (ja) 半導体装置
KR101236797B1 (ko) 반도체 패키지 제조 방법
KR102698698B1 (ko) 반도체 패키지 장치
JP2007266564A (ja) フリップチップボンデッドパッケージ
KR20090108777A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
JP2007110114A (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
TW201419950A (zh) 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
KR20110029466A (ko) 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
JP5577734B2 (ja) 電子装置および電子装置の製造方法
KR101002041B1 (ko) 칩 적층형 패키지 및 그 제조방법