KR20070017671A - 플립칩 반도체 패키지 - Google Patents

플립칩 반도체 패키지 Download PDF

Info

Publication number
KR20070017671A
KR20070017671A KR1020050072192A KR20050072192A KR20070017671A KR 20070017671 A KR20070017671 A KR 20070017671A KR 1020050072192 A KR1020050072192 A KR 1020050072192A KR 20050072192 A KR20050072192 A KR 20050072192A KR 20070017671 A KR20070017671 A KR 20070017671A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
dam member
chip
underfill
Prior art date
Application number
KR1020050072192A
Other languages
English (en)
Inventor
나정훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050072192A priority Critical patent/KR20070017671A/ko
Publication of KR20070017671A publication Critical patent/KR20070017671A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

플립칩 반도체 패키지를 제공한다.
본 발명은 상부면에 접속패드가 구비된 기판 ; 상기 기판의 접속패드와 범프볼을 매개로 플립칩본딩되는 적어도 하나의 반도체 칩 ; 상기 반도체칩을 외부환경으로부터 보호하도록 상기 기판상에 수지재로 성형되는 몰드부 ; 및 상기 반도체 칩의 외측테두리를 따라 상기 기판상에 돌출되도록 구비되어 상기 기판과 반도체 칩사이의 갭으로 주입되는 언더필 액의 외부유출을 방지하는 적어도 하나의 댐부재 ;를 포함한다.
본 발명에 의하면, 언더필 액의 외부유출을 방지하고 경화된 언더필층이 외부로 노출되는 것을 방지하여 패키지의 불량율을 낮추고 제품신뢰도를 높일 수 있다.
플립칩, 패키지, 반도체 칩, 언더필, 패턴, 댐, 크랙, 몰드부

Description

플립칩 반도체 패키지{A Flip Chip Semiconductor Package}
도 1은 종래기술에 따른 플립칩 반도체 패키지를 제조하는 순서도이다.
도 2는 본 발명에 따른 플립칩 반도체 패키지를 도시한 평면도이다.
도 3(a)(b)(c)는 본 발명에 따른 플립칩 반도체 패키지를 제조하는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 댐부재 110 : 기판
112 : 접속패드 115 : 수동소자
120 : 반도체 칩 125 : 범프볼
130 : 언더필층 140 : 몰드부
150 : 디스펜서 G : 갭
본 발명은 플립칩 타입의 반도체 패키지에 관한 것으로, 보다 상세히는 반도체칩과 기판사이로 언디필재를 주입하는 주입공정시 언더필재가 기판외측으로 넘치는 것을 방지하고, 몰딩시 기판외측테두리에 언더필층이 노출되지 않는 플립칩 반 도체 패키지에 관한 것이다.
최근들어 전자기기의 박형화·소형화 추세에 따라 반도체 소자를 탑재하는 패키징(packaging)기술도 고속, 고기능, 고밀도 실장이 요구되며, 이러한 요구에 부응하여 칩 스케일 패키지 형태의 플립칩 실장 기술이 등장하게 되었다.
플립칩 실장 기술은 반도체칩을 패키징하지 않고 그대로 인쇄회로기판에 실장하는 기술로, 인쇄회로기판상에 형성된 접속패드들 위에 대응배치되는 범프볼(bump)를 매개로 인쇄회로기판과 반도체 칩은 솔더링 방식으로 접속시키는 것이다.
이와 같은 방법으로 인쇄회로기판에 반도체 칩이 실장되면 반도체 칩의 패드에 부착된 범프볼의 높이로 인해 반도체 칩과 인쇄회로기판 사이에 갭(gap)이 발생되어 반도체 칩의 지지력이 약화된다.
따라서, 반도체 칩을 안정적으로 지지하기 위해서는 도 1(a)에 도시한 바와 같이, 반도체 칩(20)과 인쇄회로기판(10)사이에 발생된 갭(G)에 디스펜서(dispenser)(50)를 이용하여 액상물질의 언더필 액을 주입하고, 도 1(b)에 도시한 바와 같이 주입된 언더필 액을 경화시켜 상기 갭(G)에 반도체 칩(20)을 지지하는 언더필층(30)을 형성하였다.
이어서, 도 1(c)에 도시한 바와 같이,상기 인쇄회로기판(10)의 상부면에 패턴인쇄된 접속패드와 범프볼(25)을 매개로 하여 플립칩 본딩된 반도체 칩(20) 및 수동소자(15)를 외부환경으로부터 보호하기 위해서 몰드부(40)를 형성하였다.
이러한 플립칩 실장 방식은 반도체 칩과 접속패드간의 접속거리가 짧아 전기 적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적특성이 우수하며, 솔더 자기정렬(self-alignment) 특성 때문에 본딩이 용이한 장점이 있다.
그러나, 상기 디스펜서(50)로서 언더필 액을 주입하는 과정에서, 반도체 칩(20)과 인쇄회로기판(10)사이의 갭으로 주입되는 언더필 액중 일부는 상기 디스펜서(50)가 배치되는 주입위치에서 인쇄회로기판(10)의 외측테두리까지 흐름이동되어 기판외부로 넘치게 되는 주입불량이 발생될 수 있다.
이는 상기 주입위치가 상기 디스펜서(50)의 주입단을 배치하기 위해서 수동소자(15)를 탑재하지 않아 상기 갭이 외측으로 개방되어 언더필 액의 흐름이 자유로운 영역이지만 그 나머지 영역은 상기 수동소자(15)가 기판 외측테두리를 따라 배치되어 언더필 액의 흐름을 제한하는 영역이기 때문이다.
또한, 상기 언더필 액이 외부로 유출되거나 외측테두리까지 흐른 불량상태에서 상기 몰드부(40)의 성형이 이루어지면, 상기 몰드부(40)와 인쇄회로기판(10)사이에 형성되는 언더필층(30)이 외부로 노출되고, 이러한 상태에서 신뢰성 시험, 품질 가혹 시험 또는 제조라인에서 리플로우시 상기 언더필층(30)은 260도 이상의 고온분위기에 노출되어 영향을 받기 때문에, 계면에서 크랙이 발생될 수 있고, 이는 패키지불량을 유발하고, 제품신뢰도를 저하시키게 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 언더필 액의 외부유출을 방지하고 경화된 언더필층이 외부로 노출되는 것을 방 지하여 패키지의 불량율을 낮추고 제품신뢰도를 높일 수 있는 플립칩 반도체 패키지를 제공하고자 한다.
상기한 목적을 달성하기 위한 기술적인 수단으로서, 본 발명은
상부면에 접속패드가 구비된 기판 ;
상기 기판의 접속패드와 범프볼을 매개로 플립칩본딩되는 적어도 하나의 반도체 칩 ;
상기 반도체칩을 외부환경으로부터 보호하도록 상기 기판상에 수지재로 성형되는 몰드부 ; 및
상기 반도체 칩의 외측테두리를 따라 상기 기판상에 돌출되도록 구비되어 상기 기판과 반도체 칩사이의 갭으로 주입되는 언더필 액의 외부유출을 방지하는 적어도 하나의 댐부재 ;를 포함하는 플립칩 반도체 패키지를 제공한다.
바람직하게, 상기 댐부재는 상기 기판상에 플립칩본딩된 반도체 칩의 상부면 높이보다는 작고 상기 갭의 크기보다 큰 높이로 구비된다.
바람직하게, 상기 댐부재는 상기 기판의 외측테두리와 상기 반도체 칩의 외측테두리사이에 구비된다.
바람직하게, 상기 댐부재는 상기 기판상에 패턴인쇄된다.
바람직하게, 상기 댐부재는 상기 기판상에 접착제로 부착된다.
바람직하게, 상기 댐부재는 상기 반도체 칩의 외측테두리를 따라 연속적으로 구비된다.
바람직하게, 상기 댐부재는 상기 반도체 칩의 외측테두리를 따라 비연속적으로 구비된다.
바람직하게, 상기 댐부재는 상기 갭으로 언더필 액을 주입하는 주입위치에 배치된다.
이하, 본 발명에 대해서 첨부된 도면에 따라 보다 상세히 설명한다.
도 2는 본 발명에 따른 플립칩 반도체 칩 패키지를 도시한 평면도이고, 도 3(a)(b)(c)는 본 발명에 따른 플립칩 반도체 칩 패키지를 제조하는 순서도이다.
본 발명의 플립칩 반도체 패키지(100)는 도 2 과 3(a)(b)(c)에 도시한 바와 같이, 언더필 액을 주입하는 작업시 주입되는 언더필 액이 외부로 유출되는 것을 차단하여 언더필층의 외부노출에 의한 제품불량과 크랙발생을 방지할 수 있도록 기판(110), 반도체칩(120), 몰드부(140) 및 댐부재(101)를 포함하여 구성된다.
즉, 상기 기판(110)은 상부면에 접속패드(112)가 패턴인쇄되는 인쇄회로기판이다.
그리고, 상기 반도체 칩(120)은 상기 기판(110)의 상부면에 형성된 접속패드(112)와 범프볼(125)을 매개로 플립칩본딩되는 적어도 하나의 능등 칩부품이고, 상기 반도체 칩(120)의 주변에는 캐패시터, 인덕턴스, 저항과 같은 수동소자(115)도 탑재된다.
이때, 상기 반도체 칩(120)의 일측은 디스펜서(150)를 이용한 언더필 액의 주입작업이 이루어지는 주입위치를 확보할 수 있도록 수동소자(115)가 배치되지 않는 주입영역을 확보한다.
또한, 상기 몰드부(140)는 상기 반도체 칩(120)과 수동소자(115)를 외부환경으로부터 보호할 수 있도록 수지재로 상기 기판상에 성형된다.
한편, 상기 댐부재(101)는 상기 기판(110)과 반도체 칩(120)사이의 갭(G)으로 주입되는 언더필 액의 외부유출을 방지하기 위해서 상기 반도체 칩(120)의 외측테두리를 따라 상기 기판(110)상에 돌출되도록 구비되는 적어도 하나의 차단부재이다.
이러한 댐부재(101)의 높이(H)는 상기 기판(110)상에 플립칩본딩된 반도체 칩(110)의 상부면보다는 작고 상기 갭(G)보다 큰 크기로 구비되는 것이 바람직하다.
또한, 상기 댐부재(101)가 형성되는 위치는 상기 기판(110)상에 실장되는 수동소자(115)와 겹쳐지지 않으면서 상기 몰드부(140)에 감싸지도록 상기 기판(110)의 외측테두리와 상기 반도체 칩(120)의 외측테두리사이에 구비된다.
이때, 상기 댐부재(101)는 상기 갭(G)으로 언더필 액을 주입하기 위해서 디스펜서(150)의 하부단이 위치되는 주입위치 근방에 배치되는 것이 바람직하다.
그리고, 상기 댐부재(101)는 상기 기판상에 접속패드와 패턴회로를 인쇄하는 과정에서 상기 기판의 상부면에 패턴인쇄되어 구비될 수도 있고, 별도로 제작되어 상기 기판(110)상에 접착제을 매개로 부착되어 구비될 수도 있다.
또한, 상기 댐부재(101)는 상기 반도체 칩(120)의 외측테두리를 따라 연속적으로 구비될수도 있지만 이에 한정되는 것은 아니며 상기 반도체 칩(120)의 외측테두리를 따라 비연속적으로 구비될 수도 있다.
상기한 반도체 칩 패키지(100)를 제조하는 공정은, 댐부재(101)를 갖는 기판(110)상에 반도체 칩(120)을 플립칩본딩하고, 언더필 액을 주입하여 갭(G)사이에 언더필 층(130)을 형성한 다음, 기판상에 몰드부(140)를 형성하는 순서로 이루어진다.
먼저, 상기 기판(110)의 상부면에는 댐부재(101)와 더불어 접속패드(112)가 구비되는바, 상기 기판(110)의 상부면에 반도체 (120)을 플립칩 본딩하는 작업은, 상기 기판(110)의 접속패드(112)와 서로 대응하는 반도체 칩(120)의 전면에 범프볼(125)을 부착하고, 리플로우(reflow)용 플럭스(flux)를 도포한 후, 상기 범프볼(125)을 접속패드(112)상에 올려놓은 다음, 리플로우 가열에 의해서 상기 범프볼(125)을 용융하여 상기 반도체 칩(120)과 기판(110)을 서로 전기적으로 접합하게 된다.
상기 기판(110)에 도포된 리플루용 플럭스는 세척작업에 의해서 제거된다.
이러한 상태에서, 상기 기판(110)과 반도체 칩(120)사이에 형성된 갭(G)에 의해서 약해진 지지력을 보강하기 위해서 상기 갭(G)으로 언더필 액을 주입하는 작업은 도 3(a)에 도시한 바와같이, 상기 댐부재(101)와 반도체 칩(120)사이에 해당하는 주입위치에 디스펜서(150)의 하부단을 위치시킨다.
그리고, 상기 디스펜서(150)로부터 배출되는 언더필 액은 상기 갭(G)사이로 유입되고, 유입되는 언더필 액중 상기 반도체 칩(110)의 하부영역으로부터 수동소자(115)까지 흐르게 되는 일부 언더필 액은 상기 수동소자(115)에 의해 더이상의 흐름이 차단된다.
이와 더불어, 상기 반도체 칩(110)의 하부영역으로부터 상기 댐부재(101)측으로 흐르는 일부 언더필 액도 상기 기판상에 플립칩 본딩된 반도체칩(110)의 높이보다 작고 상기 갭의 크기보다 큰 높이(H)로 구비되는 댐부재(101)에 의해 더 이상의 흐름이 차단된다.
이에 따라, 상기 갭(G)으로 주입되는 언더필 액중 일부가 기판의 외측테두리까지 흘러서 넘치는 주입불량을 근본적으로 방지할 수 있는 것이다.
연속하여, 상기 갭으로 주입완료된 언더필 액은 경화되어 언더필층(130)을 형성하고, 상기 기판(110)과 반도체 칩(120)의 상부면에는 이들과 더불어 댐부재(101), 수동소자(115)를 외부환경으로부터 보호할 수 있도록 수지재로 몰드부(140)를 성형한다.
이에 따라, 상기 언더필층(130)은 상기 댐부재(101)와 수동소자(115)에 의해서 상기 몰드부(140)의 하부면과 기판(110)의 상부면사이의 경계면에 배치되어 외부노출되는 것을 근본적으로 차단할 수 있는 것이다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.
상술한 바와 같은 본 발명에 따르면, 기판과 반도체 칩사이의 갭으로 언더필 액을 주입하는 주입영역에 반도체 칩의 외측테두리를 따라 일정높이로 구비되는 댐부재를 갖춤으로서, 언더필 액의 주입시 주입되는 액중 일부가 기판외측으로 넘치는 것을 댐부재에 의해서 차단할 수 있기 때문에, 몰드부와 기판사이에 개재되는 언더필층이 외부로 노출되는 패키지 불량을 방지할 수 있다.
또한, 제조완성된 패키지의 신뢰성 시험, 품질 가혹 시험 또는 제조라인에서의 리플로우시 제공되는 고온에 의해서 외부노출된 언더필층이 수축, 팽창되면서 크랙이 발생되는 것을 예방하여 제품의 신뢰성을 높일 수 있는 효과가 얻어진다.

Claims (8)

  1. 상부면에 접속패드가 구비된 기판 ;
    상기 기판의 접속패드와 범프볼을 매개로 플립칩본딩되는 적어도 하나의 반도체 칩 ;
    상기 반도체칩을 외부환경으로부터 보호하도록 상기 기판상에 수지재로 성형되는 몰드부 ; 및
    상기 반도체 칩의 외측테두리를 따라 상기 기판상에 돌출되도록 구비되어 상기 기판과 반도체 칩사이의 갭으로 주입되는 언더필 액의 외부유출을 방지하는 적어도 하나의 댐부재 ;를 포함하는 플립칩 반도체 패키지.
  2. 제1항에 있어서,
    상기 댐부재는 상기 기판상에 플립칩본딩된 반도체 칩의 상부면 높이보다는 작고 상기 갭의 크기보다 큰 높이로 구비됨을 특징으로 하는 플립칩 반도체 패키지.
  3. 제1항에 있어서,
    상기 댐부재는 상기 기판의 외측테두리와 상기 반도체 칩의 외측테두리사이에 구비됨을 특징으로 하는 플립칩 반도체 패키지.
  4. 제1항에 있어서,
    상기 댐부재는 상기 기판상에 패턴인쇄됨을 특징으로 하는 플립칩 반도체 패키지.
  5. 제1항에 있어서,
    상기 댐부재는 상기 기판상에 접착제로 부착됨을 특징으로 하는 플립칩 반도체 패키지.
  6. 제1항에 있어서,
    상기 댐부재는 상기 반도체 칩의 외측테두리를 따라 연속적으로 구비됨을 특징으로 하는 플립칩 반도체 패키지.
  7. 제1항에 있어서,
    상기 댐부재는 상기 반도체 칩의 외측테두리를 따라 비연속적으로 구비됨을 특징으로 하는 플립칩 반도체 패키지.
  8. 제1항에 있어서,
    상기 댐부재는 상기 갭으로 언더필 액을 주입하는 주입위치에 배치됨을 특징으로 하는 플립칩 반도체 패키지.
KR1020050072192A 2005-08-08 2005-08-08 플립칩 반도체 패키지 KR20070017671A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072192A KR20070017671A (ko) 2005-08-08 2005-08-08 플립칩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072192A KR20070017671A (ko) 2005-08-08 2005-08-08 플립칩 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20070017671A true KR20070017671A (ko) 2007-02-13

Family

ID=43651370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072192A KR20070017671A (ko) 2005-08-08 2005-08-08 플립칩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20070017671A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886446B1 (ko) * 2007-05-15 2009-03-04 삼성전기주식회사 패키지 기판, 패키지 및 패키지 제조방법
KR100910772B1 (ko) * 2005-07-05 2009-08-04 삼성테크윈 주식회사 이미지 센서용 플립칩 패키지 및 이를 구비한 컴팩트카메라 모듈
KR101019151B1 (ko) * 2008-06-02 2011-03-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8558360B2 (en) 2009-10-28 2013-10-15 Samsung Electro-Mechanics Co., Ltd. Flip chip package and method of manufacturing the same
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910772B1 (ko) * 2005-07-05 2009-08-04 삼성테크윈 주식회사 이미지 센서용 플립칩 패키지 및 이를 구비한 컴팩트카메라 모듈
KR100886446B1 (ko) * 2007-05-15 2009-03-04 삼성전기주식회사 패키지 기판, 패키지 및 패키지 제조방법
KR101019151B1 (ko) * 2008-06-02 2011-03-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8558360B2 (en) 2009-10-28 2013-10-15 Samsung Electro-Mechanics Co., Ltd. Flip chip package and method of manufacturing the same
US8809122B2 (en) 2009-10-28 2014-08-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing flip chip package

Similar Documents

Publication Publication Date Title
KR101089956B1 (ko) 플립칩 패키지 및 그의 제조방법
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
KR101158139B1 (ko) 반도체 장치
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
US9373559B2 (en) Low-stress dual underfill packaging
JP2011086705A (ja) 半導体装置及びその製造方法
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP3384359B2 (ja) 半導体装置およびその製造方法
KR20070017671A (ko) 플립칩 반도체 패키지
KR100520080B1 (ko) 반도체칩 표면실장방법
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US7704797B2 (en) Module and method of manufacturing the same
JP2014143316A (ja) フリップチップ部品の樹脂封止方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
KR20090052576A (ko) 반도체 패키지
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JPH10173005A (ja) フリップチップ実装方法
JP5741458B2 (ja) 半導体パッケージの実装方法
JPH08274209A (ja) チップキャリヤ及びその製造方法
KR100648044B1 (ko) 반도체 패키지의 제조 방법
JP3298627B2 (ja) 半導体装置と接続用はんだボール基部補強方法
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
JP2011029471A (ja) 半導体装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application