JP5741458B2 - 半導体パッケージの実装方法 - Google Patents
半導体パッケージの実装方法 Download PDFInfo
- Publication number
- JP5741458B2 JP5741458B2 JP2012007326A JP2012007326A JP5741458B2 JP 5741458 B2 JP5741458 B2 JP 5741458B2 JP 2012007326 A JP2012007326 A JP 2012007326A JP 2012007326 A JP2012007326 A JP 2012007326A JP 5741458 B2 JP5741458 B2 JP 5741458B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- mounting
- resin
- rep
- reinforcing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明の実施形態に係る半導体パッケージ及び実装基板の概略構成を、図1(a)を用いて、説明する。図1(a)は、半導体パッケージと実装基板との接合部(接触部)を補強するための樹脂(以下、「補強樹脂Rep」という。)を供給する前の実装基板上の半導体パッケージの配置を説明する平面図である。
本発明の実施形態に係る半導体パッケージPsを実装基板Bcに実装する実装方法を、図1を用いて説明する。図1(b)は、補強樹脂Repを供給したときの半導体パッケージPsの実装状態を説明する平面図である。図1(c)は、補強樹脂Repを硬化させた後の半導体パッケージPsの実装状態(補強樹脂Repの形状)を説明する平面図である。
(半導体パッケージ及び実装基板の構成)
本実施例に用いる半導体パッケージ及び実装基板の構成は、実施形態の実装方法に用いる構成と基本的に同様のため、異なる部分のみを以下に説明する。
本実施例に係る半導体パッケージの実装方法は、実施形態の実装方法と基本的に同様のため、異なる部分のみを以下に説明する。
(半導体パッケージ及び実装基板の構成)
本実施例に用いる半導体パッケージ及び実装基板の構成は、実施形態の実装方法に用いる構成と基本的に同様のため、異なる部分のみを以下に説明する。
本実施例に係る半導体パッケージの実装方法は、実施形態の実装方法と基本的に同様のため、異なる部分のみを以下に説明する。
(半導体パッケージ及び実装基板の構成)
本実施例に用いる半導体パッケージ及び実装基板の構成は、実施形態の実装方法に用いる構成と基本的に同様のため、異なる部分のみを以下に説明する。
本実施例に係る半導体パッケージの実装方法は、実施形態の実装方法と基本的に同様のため、異なる部分のみを以下に説明する。
(半導体パッケージ及び実装基板の構成)
本実施例に用いる半導体パッケージ及び実装基板の構成は、実施形態の実装方法に用いる構成と基本的に同様のため、異なる部分のみを以下に説明する。
本実施例に係る半導体パッケージの実装方法は、実施形態の実装方法と基本的に同様のため、異なる部分のみを以下に説明する。
Lf : 端子(リードフレーム、半導体パッケージの電極)
S1、S2、S3、S4: 半導体パッケージの隅部
S12、S13、S24、S34: 半導体パッケージの辺部
Bc : 実装基板(セラミック基板など)
C1、C2: 凹部
E1、E2、E3、E4: 素子(素子群)
Rst: レジスト(レジスト膜)
Rm : リードフレームと実装基板との間隙
Rep: 補強樹脂(エポキシ樹脂など)
F1、F2、F3、F4、F5 : 補強樹脂の外形形状
U1、U2、U3、U4、U5 : 補強樹脂のアンダーフィル形状
Ma : 補強樹脂の供給方向、 Mb : 補強樹脂の供給経路
Claims (1)
- 実装面に凹部を有する半導体パッケージを実装基板に実装する半導体パッケージの実装方法であって、
前記半導体パッケージを前記実装基板上に搭載し、該半導体パッケージの端子と該実装基板を電気的に接続し、半田付けにより該端子の位置を該実装基板上に固定する端子固定ステップと、
前記端子を固定された前記半導体パッケージの隅部に補強樹脂を供給する樹脂供給ステップと、
供給した前記補強樹脂を前記半導体パッケージと前記実装基板との間隙に侵入させることにより、該実装基板上に固定した前記端子を補強する樹脂補強ステップと
を有し、
前記樹脂補強ステップは、前記半導体パッケージの外形及び前記半導体パッケージの表面形状に対応した形状に前記補強樹脂の外形を形成する樹脂外形形成ステップと、前記端子を固定した前記実装基板上の位置を該補強樹脂で埋設する接合部埋設ステップと、該補強樹脂を硬化させる樹脂硬化ステップと、を含む、
ことを特徴とする半導体パッケージの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012007326A JP5741458B2 (ja) | 2012-01-17 | 2012-01-17 | 半導体パッケージの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012007326A JP5741458B2 (ja) | 2012-01-17 | 2012-01-17 | 半導体パッケージの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149680A JP2013149680A (ja) | 2013-08-01 |
JP5741458B2 true JP5741458B2 (ja) | 2015-07-01 |
Family
ID=49046930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012007326A Active JP5741458B2 (ja) | 2012-01-17 | 2012-01-17 | 半導体パッケージの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5741458B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08298269A (ja) * | 1995-04-25 | 1996-11-12 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
JP2828021B2 (ja) * | 1996-04-22 | 1998-11-25 | 日本電気株式会社 | ベアチップ実装構造及び製造方法 |
JP3367886B2 (ja) * | 1998-01-20 | 2003-01-20 | 株式会社村田製作所 | 電子回路装置 |
JP3178519B2 (ja) * | 1998-07-21 | 2001-06-18 | 日本電気株式会社 | 半導体デバイス及びその製造方法 |
JP2003273156A (ja) * | 2002-03-18 | 2003-09-26 | Denso Corp | 電子装置及びその製造方法 |
JP4905668B2 (ja) * | 2006-09-15 | 2012-03-28 | 信越化学工業株式会社 | 半導体封止用液状エポキシ樹脂組成物及び半導体装置 |
JP2010027722A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 電子機器および電子機器の製造方法 |
-
2012
- 2012-01-17 JP JP2012007326A patent/JP5741458B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013149680A (ja) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI419300B (zh) | 內建電子零件之基板及其製造方法 | |
KR19980070074A (ko) | 반도체 장치의 제조방법 | |
KR101997548B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2011243624A (ja) | 半導体装置およびその製造方法 | |
KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
US20160247775A1 (en) | Chip packaging strcutre and manufaturing method thereof | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP4416776B2 (ja) | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 | |
JP5741458B2 (ja) | 半導体パッケージの実装方法 | |
JP5437179B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2010108955A (ja) | 半導体装置およびその製造方法 | |
KR20010063682A (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
JP4475825B2 (ja) | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 | |
KR100697624B1 (ko) | 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지 | |
JP4765233B2 (ja) | 半導体パッケージの実装構造および半導体パッケージの実装方法 | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
JP2006286782A (ja) | 配線基板、半導体装置、及び半導体装置の製造方法 | |
US20060270109A1 (en) | Manufacturing method for an electronic component assembly and corresponding electronic component assembly | |
CN109104878B (zh) | 半导体装置 | |
JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5741458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |