KR20130122218A - 언더필 플립칩 패키지 제조방법 - Google Patents

언더필 플립칩 패키지 제조방법 Download PDF

Info

Publication number
KR20130122218A
KR20130122218A KR1020120045375A KR20120045375A KR20130122218A KR 20130122218 A KR20130122218 A KR 20130122218A KR 1020120045375 A KR1020120045375 A KR 1020120045375A KR 20120045375 A KR20120045375 A KR 20120045375A KR 20130122218 A KR20130122218 A KR 20130122218A
Authority
KR
South Korea
Prior art keywords
underfill
dam
flip chip
epoxy
manufacturing
Prior art date
Application number
KR1020120045375A
Other languages
English (en)
Inventor
홍석윤
김기찬
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120045375A priority Critical patent/KR20130122218A/ko
Publication of KR20130122218A publication Critical patent/KR20130122218A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 언더필 플립칩 패키지 제조방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 기판에 반도체 칩을 플립칩 본딩하여 실장하는 본딩 단계; 반도체 칩 외곽의 기판 상에 에폭시 댐을 형성하는 댐 형성 단계; 및 에폭시 댐과 반도체 칩 사이로 언더필 수지 용액을 충전하는 언더필 단계; 를 포함하는 언더필 플립칩 패키지 제조방법이 제안된다.

Description

언더필 플립칩 패키지 제조방법{METHOD FOR MANUFACTURING UNDERFILL FLIP CHIP PACKAGE}
본 발명은 언더필 플립칩 패키지 제조방법에 관한 것이다. 구체적으로는 에폭시 댐을 형성하여 언더필 공정을 수행하는 언더필 플립칩 패키지 제조방법에 관한 것이다.
현대 전자 산업에서 플립 칩 공정의 도입으로 반도체 패키지의 소형화 및 전기적 성능 향상이 이루어져 왔다. 이에 따라 플립칩과 기판을 연결하는 솔더 범프에 대한 신뢰성은 플립 칩의 성장과 함께 중요한 기술이 되고 있으며, 플립 칩의 솔더 범프를 보호하는 언더필의 중요성도 커지고 있다.
그러나, 언더필을 사용한 패키지는 플립칩 외곽으로 일정 수준 높이, 예를 들면 플립칩 두게의 1/2 이상 또는 플립칩의 하부면 높이 이상으로 언더필 필렛(Fillet)이 형성되어야 한다. 이때, 언더필 수지의 점성으로 인해, 언더필 필렛(Fillet) 높이를 형성하기 위해서는 필렛의 길이가 길어지게 되므로, 패키지 사이즈 축소에 한계를 나타내게 된다.
현재 이러한 문제를 해결하기 위해 다음과 같은 방법이 사용되고 있다.
첫째로 플립칩이 실장될 PCB의 솔더 레지스트(SR, Solder Resist)의 오픈시켜 언더필 수지로 사용되는 에폭시의 흐름성을 제약하는 방식이다. 이러한 방식은 언더필 필렛 높이를 일정 수준 이상 형성하기 위해서는 플립 칩의 외곽에서 상당한 공간, 예컨대 200um 이상의 공간이 존재해야 하므로, 패키지 사이즈가 커지는 문제가 있다. 또한, 이러한 방식의 경우 점도가 낮은 언더필 수지를 사용할 경우에는 SR 오픈된 영역이 언더필 수지의 흐름성을 막는 것이 어려워 인접 주변 소자로 언더필 수지가 넘치는 문제가 발생할 수 있다. 게다가, 언더필을 주입하는 부분에서는 모세관 형상에 의해 언더필이 플립칩으로 들어가는 것 이외에 반대 방향으로 흐르는 문제로 인해 주입부의 필요 영역이 넓거나 혹은 플립칩 인근에 주변 소자를 실장하기 어려운 문제가 발생할 수 있다.
두번째 방법으로 플립칩이 실장될 PCB의 솔더 레지스트(SR, Solder Resist) 댐(Dam)을 형성하여 언더필 수지로 사용되는 에폭시의 흐름성을 제약하는 방식이다. 이러한 방식은 대한민국 공개특허공보 제2010-0053307호(2010년 5월 20일 공개)와 대한민국 공개특허공보 제2011-0128135호(2011년 11월 28일 공개) 등에 적용되고 있다. 이러한 방식은 솔더 레지스트 댐을 형성할 경우 SMT 공정에서 솔더 인쇄시 SR 댐의 단차 문제로 인하여 인쇄 공정에 어려움이 생길 수 있다. 또한, 솔더 레지스트 댐의 단차 문제로 인한 곤란을 방지하기 위해 솔더 레지스트 댐을 낮게 형성할 경우에는 솔더 레지스트 댐으로서 역할을 충분히 수행하지 못하게 된다.
대한민국 공개특허공보 제2010-0053307호(2010년 5월 20일 공개) 대한민국 공개특허공보 제2011-0128135호(2011년 11월 28일 공개)
본 발명은 전술한 문제를 해결하기 위한 것으로, PCB의 솔더 레지스트 개방이나 솔더 레지스트 댐에 의한 언더필 수지의 흐름성을 제약하는 방식인 아니고, 플립칩 실장 후 플립칩 둘레에 테두리 댐을 형성함으로써 추후 충전되는 언더필 수지 용액의 흐름성을 제약하는 기술을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 하나의 실시예에 따라, 기판에 반도체 칩을 플립칩 본딩하여 실장하는 본딩 단계; 반도체 칩 외곽의 기판 상에 에폭시 댐을 형성하는 댐 형성 단계; 및 에폭시 댐과 반도체 칩 사이로 언더필 수지 용액을 충전하는 언더필 단계; 를 포함하는 언더필 플립칩 패키지 제조방법이 제안된다.
이때, 하나의 예에 따르면, 댐 형성 단계에서 미리 설정된 최소 높이를 갖도록 높은 칙소 지수(Thixotropic index)와 고점도의 에폭시 수지를 접착하여 에폭시 댐을 형성할 수 있다.
또한, 하나의 예에서, 댐 형성 단계에서 반도체 칩 외곽의 기판 상에 접착제를 도포하고 이형지에 부착된 미리 설정된 높이의 에폭시 댐을 접착제에 접착시킨 후 이형지를 박리하여 에폭시 댐을 형성할 수 있다.
또 하나의 예에 있어서, 댐 형성 단계에서 형성된 에폭시 댐의 높이는 반도체 칩의 하부 높이와 상부 높이 사이에 형성될 수 있다.
또 하나의 예에 따르면, 언더필 수지 용액은 저점도 에폭시 수지 용액일 수 있다.
또 하나의 예에서, 언더필 단계는 충전된 언더필 수지 용액을 경화시키는 단계를 포함할 수 있다.
또한, 하나의 예에 따르면, 본딩 단계는 댐 형성 단계에서 형성될 에폭시 댐 영역 외곽의 기판 상에 소형부품을 실장하는 단계를 더 포함할 수 있다.
또한, 다른 하나의 예에 따르면, 언더필 단계 이후에 에폭시 댐 외곽의 기판 상에 소형부품을 실장하는 소형부품 실장 단계를 더 포함할 수 있다.
본 발명의 실시예에 따라, PCB의 솔더 레지스트 개방이나 솔더 레지스트 댐에 의한 언더필 수지의 흐름성을 제약하는 방식인 아니고, 플립칩 실장 후 플립칩 둘레에 테두리 댐을 형성함으로써 추후 충전되는 언더필 수지 용액의 흐름성을 제약할 수 있다. 이에 따라 기판에서의 생산성을 늘리고, 플립칩 패키지의 소형화를 이룰 수 있다.
또한, 본 발명의 하나의 실시예에 따라, 고점도 에폭시를 이용하여 댐을 형성한 후 언더필을 수행하여 좁고 높은 언더필 필렛을 형성할 수 있고, 그에 따라 패키지가 더 소형화될 수 있다.
본 발명의 실시예에 따른 효과를 정리해보면 다음과 같다.
먼저, 종래의 솔더 레지스트 개방 방식과 비교할 때, 첫째로, 종래의 솔더 레지스트 개방을 통해 언더필의 흐름성을 제어할 경우 언더필 필렛 높이를 일정 수준 이상 형성하기 위해서는 플립 칩의 외곽에서 상당한 공간, 예컨대 200um 이상의 공간이 존재해야 하지만, 본 발명에서와 같이 에폭시 댐을 이용할 경우 언더필 필렛 높이를 에폭시 댐의 높이로 조정할 수 있다. 따라서 기존 방식 비교할 때, 좁은 면적을 가지면서도 높은 높이를 갖는 언더필 필렛을 가질 수 있어서 패키지의 소형화가 가능하다.
둘째로, 플립칩의 에지 영역에서 생기는 언더필 필렛의 높이 감소 현상을 에폭시 댐을 통해 방지할 수 있다.
셋째로, 기존 방식의 경우 점도가 낮은 언더필을 사용할 경우에는 솔더 레지스트 개방된 영역이 언더필 수지용액의 흐름성을 막는 것이 어려워 인접 주변 소자로 언더필 수지용액이 넘치는 문제가 발생하기도 하였으나, 본 발명의 실시예에서 에폭시 댐을 통해 이러한 문제를 방지할 수 있다.
넷째로, 기존 방식은 언더필 수지를 주입하는 부분에서는 언더필 수지가 모세관 현상에 의해 플립칩 하부로 들어가는 것 이외에 반대 방향으로 흐르는 문제로 인해 주입부 필요영역이 넓거나 혹은 플립칩 주위에 주변 소자를 형성하지 않았으나, 본 발명의 실시예에 따라 에폭시 댐을 이용하여 이런 문제를 방지할 수 있기 때문에, 주입부에 대한 간격을 줄여 기판 전체에 들어갈 수 있는 모듈의 수를 늘릴 수 있다.
또한, 종래의 솔더 레지스트 댐 방식과 비교해 볼 때, 솔더 레지스트 댐을 형성할 경우 SMT 공정에서 솔더 인쇄시 솔더 레지스트 댐의 단차 문제로 인하여 인쇄 공정에 어려움이 있고, 나아가 이를 방지하기 위해 솔더 레지스트 댐을 낮게 형성할 경우에는 언더필 수지 흐름 방지 댐으로서 역할을 하지 못하는 문제가 있었으나, 본 발명의 실시예에 따라 플립칩 실장 후에 에폭시 댐을 형성함으로써 이러한 문제를 해결할 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1a는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 플립칩 본딩 단계를 개략적으로 나타낸 도면이다.
도 1b는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 댐 형성 단계를 개략적으로 나타낸 도면이다.
도 1c는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 언더필 단계를 개략적으로 나타낸 도면이다.
도 2a는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법에 따라 제조된 언더필 플립칩 패키지를 개략적으로 나타낸 단면도이다.
도 2b는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법에 따라 제조된 언더필 플립칩 패키지를 개략적으로 나타낸 평면도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1a는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 플립칩 본딩 단계를 개략적으로 나타낸 도면이고, 도 1b는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 댐 형성 단계를 개략적으로 나타낸 도면이고, 도 1c는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법의 언더필 단계를 개략적으로 나타낸 도면이다.
도 2a는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법에 따라 제조된 언더필 플립칩 패키지를 개략적으로 나타낸 단면도이고, 도 2b는 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법에 따라 제조된 언더필 플립칩 패키지를 개략적으로 나타낸 평면도이다.
도 1a 내지 1c를 참조하여 본 발명의 하나의 실시예에 따른 언더필 플립칩 패키지 제조방법을 살펴보면, 하나의 예에 따른 언더필 플립칩 패키지 제조방법은본딩 단계(도 1a 참조), 댐 형성 단계(도 1b 참조) 및 언더필 단계(도 1c 참조)를 포함하여 이루어진다.
먼저, 도 1a를 참조하면, 본딩 단계에서는 기판(10)에 반도체 칩(30)을 플립칩 본딩하여 실장한다. 플립칩이 실장되는 기판(10)은 통상 인쇄회로기판(10)을 사용한다.
플립칩 본딩 과정을 간단히 살펴보면, 인쇄회로기판(10)에 솔더레지스트를 도포하고 노광 및 제거 과정을 거쳐 솔더패드(도시되지 않음) 또는/및 솔더범프(20)를 형성하고 솔더범프(20) 상에 반도체 칩(30)을 플립칩 방식으로 실장하거나 솔더 패드(도시되지 않음) 상에 솔더볼 또는 솔더범프(20)가 실장된 반도체 칩(30)을 플립칩 방식으로 실장한다.
이때, 도시되지 않았으나, 하나의 예에 따르면, 추후 도 1b의 댐 형성 단계에서 형성될 에폭시 댐(40) 영역 외곽의 기판(10) 상에 소형부품(60)을 실장하는 단계를 더 포함할 수도 있다.
다음, 도 1b를 참조하면, 댐 형성 단계에서 반도체 칩(30) 외곽의 기판(10) 상에 에폭시 댐(40)을 형성한다. 플립칩 본딩 후에 에폭시 댐(40)을 형성함으로써, 플립칩과 에폭시 댐(40)의 간격을 좁게 할 수 있고, 에폭시 댐(40)의 높이 조절이 가능하다. 이에 따라, 추후 충전될 언더필 수지(50)의 언더필 필렛 영역이 좁고 원하는 높이를 갖출 수 있어 플립칩 패키지의 소형화에 유리하다.
이때, 하나의 예에 따르면, 댐 형성 단계에서 미리 설정된 최소 높이를 갖도록 높은 칙소 지수(Thixotropic index)와 고점도의 에폭시 수지를 접착하여 에폭시 댐(40)을 형성할 수 있다. 이때, 에폭시 댐은 디스펜싱 혹은 인쇄에 의해 형성될 수 있다.
나아가, 실시예에 따라 높은 칙소 지수(Thixotropic index)와 고점도 에폭시를 사용하여 댐을 형성함으로써 좁은 면적에서도 원하는 높이의 언더필 필렛을 형성시킬 수 있다. 칙소 지수는 용액의 낮은 회전수에서의 점도 값을 높은 회전수에서의 점도 값으로 나눈 것으로, 칙소 지수 값이 높으면 형태 무너짐이 덜 발생한다.
또한, 다른 하나의 예에서, 댐 형성 단계에서 반도체 칩(30) 외곽의 기판(10) 상에 접착제를 도포하고 이형지에 부착된 미리 설정된 높이의 에폭시 댐(40)을 접착제에 접착시킨 후 이형지를 박리하여 에폭시 댐(40)을 형성할 수도 있다. 이때, 이형지는 반도체 칩 영역에 개구가 형성된 이형지를 사용할 수 있다.
또한, 하나의 예에 있어서, 댐 형성 단계에서 형성된 에폭시 댐(40)의 높이는 반도체 칩(30)의 하부 높이와 상부 높이 사이에 형성될 수 있다. 에폭시 댐(40)의 높이를 반도체 칩(30)의 하부 높이보다 높게 함으로써 반도체 칩(30)이 언더필 공정에 의해 충분히 고정될 수 있고, 또한 에폭시 댐(40)의 높이를 반도체 칩(30)의 상부 높이보다 낮춤으로써 언더필 수지 용액(50)의 반도체 칩(30) 하부로의 충전 시 주입 공간을 확보할 수 있다.
다음으로, 도 1c를 참조하면, 언더필 단계에서 에폭시 댐(40)과 반도체 칩(30) 사이로 언더필 수지 용액(50)을 충전한다. 본 단계에서 에폭시 댐(40) 형성 후 언더필 수지용액(50)을 충전시키므로, 언더필 수지(50)가 에폭시 댐(40)에 의해 외곽으로 흐르는 것을 방지할 수 있고, 언더필 필렛의 높이를 확보할 수 있게 된다.
하나의 예에 따르면, 언더필 수지 용액(50)은 저점도 에폭시 수지 용액일 수 있다. 즉, 언더필 수지 용액(50)은 에폭시 댐(40)을 형성하기 위한 에폭시 수지보다 점도가 낮은 용액을 사용하여, 언더필 충전이 원활하게 이루어지도록 할 수 있다.
또한, 하나의 예에서, 도 1c의 언더필 단계는 충전된 언더필 수지 용액(50)을 경화시키는 단계를 포함할 수 있다. 이때, 예컨대, 고점도 에폭시로 형성된 에폭시 댐(40)과 언더필 수지(50)로 사용되는 예를 들면 저점도 에폭시 수지가 함께 경화될 수 있다.
본 발명의 실시예에 따라 제조된 언더필 플립칩 패키지는 플립칩 실장 후에 에폭시 댐(40)을 형성하고 그 후 언더필을 수행함으로써 언더필 필렛이 좁은 면적과 높은 높이를 가질 수 있다. 이에 따라, 기판(10)에서의 생산성을 늘리고, 언더필 플립칩 패키지의 소형화를 이룰 수 있다.
다음으로, 도시되지 않았으나, 본 발명의 또 다른 예들을 살펴본다.
하나의 예에 따르면, 도 1a의 본딩 단계는 댐 형성 단계에서 형성될 에폭시 댐(40) 영역 외곽의 기판(10) 상에 소형부품(60)을 실장하는 단계를 더 포함할 수 있다. 도 2a 및 2b는 에폭시 댐(40) 외곽에 소형부품(60)이 실장된 것을 도시하고 있는데, 이때 실장된 소형부품(60)은 도 1a의 본딩 단계에서 실장된 것일 수 있다.
또한, 도 2a를 참조하여 다른 하나의 실시예를 살펴보면, 도 1c의 언더필 단계 이후에 에폭시 댐(40) 외곽의 기판(10) 상에 소형부품(60)을 실장하는 소형부품 실장 단계를 더 포함할 수 있다. 이때, 에폭시 댐(40)과 가까운 위치에 소형부품을 실장할 수 있어 플립칩 패키지의 소형화에 유리하다. 도 2a 및 2b는 에폭시 댐(40) 외곽에 소형부품이 실장된 것을 도시하고 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 기판
20 : 솔더범프
30 : 반도체 칩
40 : 에폭시 댐
50 : 언더필 수지
60 : 소형부품

Claims (8)

  1. 기판에 반도체 칩을 플립칩 본딩하여 실장하는 본딩 단계;
    상기 반도체 칩 외곽의 상기 기판 상에 에폭시 댐을 형성하는 댐 형성 단계; 및
    상기 에폭시 댐과 반도체 칩 사이로 언더필 수지 용액을 충전하는 언더필 단계; 를 포함하는 언더필 플립칩 패키지 제조방법.
  2. 청구항 1에 있어서,
    상기 댐 형성 단계에서 미리 설정된 최소 높이를 갖도록 높은 칙소 지수(Thixotropic index)와 고점도의 에폭시 수지를 접착하여 상기 에폭시 댐을 형성하는,
    언더필 플립칩 패키지 제조방법.
  3. 청구항 1에 있어서,
    상기 댐 형성 단계에서 상기 반도체 칩 외곽의 상기 기판 상에 접착제를 도포하고 이형지에 부착된 미리 설정된 높이의 에폭시 댐을 상기 접착제에 접착시킨 후 상기 이형지를 박리하여 상기 에폭시 댐을 형성하는,
    언더필 플립칩 패키지 제조방법.
  4. 청구항 1에 있어서,
    상기 댐 형성 단계에서 형성된 상기 에폭시 댐의 높이는 상기 반도체 칩의 하부 높이와 상부 높이 사이에 형성되는,
    언더필 플립칩 패키지 제조방법.
  5. 청구항 1에 있어서,
    상기 언더필 수지 용액은 저점도 에폭시 수지 용액인,
    언더필 플립칩 패키지 제조방법.
  6. 청구항 1에 있어서,
    상기 언더필 단계는 상기 충전된 언더필 수지 용액을 경화시키는 단계를 포함하는,
    언더필 플립칩 패키지 제조방법.
  7. 청구항 1 내지 6 중의 어느 하나에 있어서,
    상기 본딩 단계는 상기 댐 형성 단계에서 형성될 상기 에폭시 댐 영역 외곽의 상기 기판 상에 소형부품을 실장하는 단계를 더 포함하는,
    언더필 플립칩 패키지 제조방법.
  8. 청구항 1 내지 6 중의 어느 하나에 있어서,
    상기 언더필 단계 이후에 상기 에폭시 댐 외곽의 상기 기판 상에 소형부품을 실장하는 소형부품 실장 단계를 더 포함하는,
    언더필 플립칩 패키지 제조방법.
KR1020120045375A 2012-04-30 2012-04-30 언더필 플립칩 패키지 제조방법 KR20130122218A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120045375A KR20130122218A (ko) 2012-04-30 2012-04-30 언더필 플립칩 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120045375A KR20130122218A (ko) 2012-04-30 2012-04-30 언더필 플립칩 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20130122218A true KR20130122218A (ko) 2013-11-07

Family

ID=49852051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120045375A KR20130122218A (ko) 2012-04-30 2012-04-30 언더필 플립칩 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20130122218A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004922A (ko) * 2014-07-03 2016-01-13 인텔 코포레이션 전자 패키지 및 전자 패키지를 형성하기 위해 제1 다이를 제2 다이에 연결시키는 방법
KR20170041518A (ko) * 2015-10-07 2017-04-17 삼성전자주식회사 반도체 패키지 제조 방법
US20200006169A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Micro-electronic package with barrier structure
KR20220124009A (ko) 2021-03-02 2022-09-13 배성훤 스페이서 내 언더필용액이 채워진 센서칩 고정구조 및 도포방법
CN116230650A (zh) * 2023-03-02 2023-06-06 上海韬润半导体有限公司 一种封装结构及封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004922A (ko) * 2014-07-03 2016-01-13 인텔 코포레이션 전자 패키지 및 전자 패키지를 형성하기 위해 제1 다이를 제2 다이에 연결시키는 방법
KR20170041518A (ko) * 2015-10-07 2017-04-17 삼성전자주식회사 반도체 패키지 제조 방법
US20200006169A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Micro-electronic package with barrier structure
KR20220124009A (ko) 2021-03-02 2022-09-13 배성훤 스페이서 내 언더필용액이 채워진 센서칩 고정구조 및 도포방법
CN116230650A (zh) * 2023-03-02 2023-06-06 上海韬润半导体有限公司 一种封装结构及封装方法

Similar Documents

Publication Publication Date Title
KR101022942B1 (ko) 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
KR100452903B1 (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
CN104919586A (zh) 模块及其制造方法
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP5117371B2 (ja) 半導体装置およびその製造方法
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2004349399A (ja) 部品実装基板
WO2004114402A1 (ja) 配線基板およびその製造方法、並びに配線基板への半導体チップの実装構造
JP5556808B2 (ja) 電子装置、基板および電子装置の製造方法
EP3971963A1 (en) Semiconductor package assembly
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP5214753B2 (ja) 半導体装置およびその製造方法
KR20070017671A (ko) 플립칩 반도체 패키지
JP2010212421A (ja) 半導体装置
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP4688443B2 (ja) 半導体装置の製造方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
JP2006237367A (ja) プリント配線板
JP2001284413A (ja) 半導体装置及び半導体装置用基板
KR20120000717A (ko) 스크린 인쇄용 마스크 및 이의 제조 방법
JP5104149B2 (ja) 半導体装置およびその製造方法
JP5271982B2 (ja) 半導体装置
KR100648044B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid