JP5400116B2 - フリップチップキャリア、及びこれを用いた半導体実装方法 - Google Patents
フリップチップキャリア、及びこれを用いた半導体実装方法 Download PDFInfo
- Publication number
- JP5400116B2 JP5400116B2 JP2011201597A JP2011201597A JP5400116B2 JP 5400116 B2 JP5400116 B2 JP 5400116B2 JP 2011201597 A JP2011201597 A JP 2011201597A JP 2011201597 A JP2011201597 A JP 2011201597A JP 5400116 B2 JP5400116 B2 JP 5400116B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- flip chip
- chip carrier
- pad
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
一方、特許文献1のバンプ構造、バンプの形成方法、実装接続体によると、フリップチップ接合用のバンプとして従来の半田ボールを代替して金属ポストを採用し、半田材で金属ポストを基板上に接合する。リフローによって半田材は溶融し、金属ポストはリフロー温度よりも高い融点を有してポスト状が確保できる。
基板は、上表面、および、上表面に設置される複数のパッドを有する。
独立パッドマスク群は、パッド群を覆う。各独立パッドマスクは、対応するパッドと貼り付ける感光性粘着層、及び、感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有する。
上述の目的を達成するために本発明では、さらに他の技術を採用する。
フリップチップキャリアにおいて、さらに充填粒子を混合する封止体を含む。封止体は、基板の上表面に形成されて独立パッドマスク群の厚さよりも薄い厚さを有することにより、各取放素子は封止体の外に露出する取放表面を有する。
フリップチップキャリアにおいて、充填粒子群は無機粒子であってもよい。
フリップチップキャリアにおいて、封止体は熱硬化性であってもよい。
フリップチップキャリアにおいて、取放素子群は熱硬化性電気絶縁ポストであってもよい。
図2に示すように、本発明の一実施例による独立パッドマスクを有するフリップチップキャリア100は、主に基板110と複数の独立パッドマスク(Individual Pad Mask:IPM)120とを含む。
本実施形態において、取放素子122群は、熱硬化性電気絶縁ポストであってもよい。これにより、取放素子122群と感光性粘着層121群との特性変化は、形成プロセスにおいて個別に処理することができる。取放素子122群が熱硬化成形されるとき、感光性粘着層121群は依然に粘着性を有し、感光性粘着層121群が光線に当てられるときに粘着性を失い、取放素子122群は依然に良好な固体形状を保持して取放方式で引出されることが便利となる。取放素子122群を引出した後に残るスペースは、封止体130を構成する金属ポスト置き穴として利用することができるため、従来のMPS−C2型半導体パッケージに起きる半田材ブリッジとパッケージ反りの問題が解決できる。また、独立パッドマスク120群の高さは、製作予定のMPS−C2型半導体パッケージの金属ポストの高さよりも高くなってもよい。
本実施形態において、充填粒子群は無機粒子であってもよい。例えば、シリカ粒子は、封止体130の熱膨張係数を調和することに利用されて封止体130とフリップチップ接合のチップとの両者の熱膨張係数の差が無いようにする。封止体130の熱膨張係数は、フリップチップ接合のチップの熱膨張係数と基板110の熱膨張係数との間に介し、かつ、フリップチップ接合のチップの熱膨張係数に接近することが好ましい。封止体130は、熱硬化特性を持ってもよい。封止体130は、フリップチップキャリア100の製作が完成する時に形成することができ、あるいは、フリップチップキャリア100のMPS−C2実装過程中に形成することも可能である。
最後に、図6に示すように、コーティングヘッド320を利用して充填粒子131を混合する封止体130を提供する。封止体130は、基板110の上表面111に形成されて独立パッドマスク120群の厚さよりも薄い厚さを有する。これにより、各取放素子122は、封止体130の外に露出する取放表面123を有することになる。封止体130は、B−ステージ、あるいは、半硬化特性をもってもよく、プリベーキングによって一部硬化させて稠密状、あるいはゼリーのような凝固状になる。
なお、チップ200を設置した後、さらに加熱方式で封止体130を熱硬化することにより、図10に示すMPS−C2型半導体パッケージを製造することができる。このようなMPS−C2型半導体パッケージは、薄型化の設計ができるだけでなく、パッケージ反りの問題も解決できる。また、半田材220による金属ポスト210同士のブリッジが発生しない。従って、本実施形態の特徴では、独立パッドマスク120群を利用してMPS−C2型半導体パッケージにおいて充填粒子131を混合する低コストの封止体130を使用することが可能であり、封止体130の充填が困難にならず、かつ充填粒子131は捕えられて半田材220とパッド112群との間に隔てられることで起きる半田付け不良の問題が防止できる。
なお、封止体130は、ドロップキャスティング方式で形成してもよい。
10・・・基板
12・・・パッド
20・・・チップ
21・・・金属ポスト
22・・・半田材
23・・・ボンディングパッド
30・・・封止体
100・・・独立パッドマスクを有するフリップチップキャリア
110・・・基板
111・・・上表面
112・・・パッド
113・・・半田マスク層
120・・・独立パッドマスク
121・・・感光性粘着層
122・・・取放素子
123・・・取放表面
130・・・封止体
131・・・充填粒子
132・・・金属ポスト置き穴
200・・・チップ
210・・・金属ポスト
220・・・半田材
230・・・ボンディングパッド
240・・・保護層
310・・・カバー
311・・・空孔
320・・・コーティングヘッド
330・・・発光装置
340・・・取放ノズル
T・・・封止体の厚さ
Claims (10)
- 上表面および上表面に設置される複数のパッドを有する基板と、
前記複数のパッドを覆う複数の独立パッドマスクと、
を備え、
それぞれの前記独立パッドマスクは、対応する前記パッドと貼り付ける感光性粘着層、及び、前記感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有することを特徴とするフリップチップキャリア。 - さらに充填粒子を混合する封止体を備え、
前記封止体は、前記基板の前記上表面に形成され、前記独立パッドマスクの厚さよりも薄い厚さを有することにより、それぞれの前記取放素子が前記封止体の外に露出する取放表面を有することを特徴とする請求項1記載のフリップチップキャリア。 - 前記充填粒子は、無機粒子であることを特徴とする請求項2記載のフリップチップキャリア。
- 前記封止体は、熱硬化性であることを特徴とする請求項2記載のフリップチップキャリア。
- 前記取放素子は、熱硬化性電気絶縁ポストであることを特徴とする請求項1記載のフリップチップキャリア。
- 上表面および前記上表面に設置される複数のパッドを有する基板と、前記複数のパッドを覆い、対応する前記パッドと貼り付ける感光性粘着層、及び、前記感光性粘着層上に抜き取り可能に設けられる透光性の取放素子を有する複数の独立パッドマスクとを備えるフリップチップキャリアを提供するステップと、
前記基板の前記上表面に形成され、充填粒子を混合する封止体であって、前記独立パッドマスクの厚さよりも薄い厚さを有することにより、前記取放素子が当該封止体の外に露出する取放表面を有する封止体を形成するステップと、
前記感光性粘着層に粘着性を喪失させる光線を前記取放素子を透過して前記感光性粘着層に照らすステップと、
前記パッドを露出させるよう前記取放素子を抜き取るステップと、
複数の金属ポストを有するチップを前記封止体上に設置するステップと、
半田材で前記金属ポストを前記パッドに接合するステップと、
を含むことを特徴とする半導体実装方法。 - 前記封止体は、ドロップキャスティング方式で形成されることを特徴とする請求項6記載の半導体実装方法。
- 前記充填粒子は、無機粒子であることを特徴とする請求項6記載の半導体実装方法。
- 前記チップを設置した後、さらに加熱方式で前記封止体を熱硬化することを特徴とする請求項6記載の半導体実装方法。
- 前記取放素子は、熱硬化性電気絶縁ポストであり、カバーの空孔群の内にプリントしてベーキングによって成形されることを特徴とする請求項6記載の半導体実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201597A JP5400116B2 (ja) | 2011-09-15 | 2011-09-15 | フリップチップキャリア、及びこれを用いた半導体実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201597A JP5400116B2 (ja) | 2011-09-15 | 2011-09-15 | フリップチップキャリア、及びこれを用いた半導体実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062469A JP2013062469A (ja) | 2013-04-04 |
JP5400116B2 true JP5400116B2 (ja) | 2014-01-29 |
Family
ID=48186859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201597A Expired - Fee Related JP5400116B2 (ja) | 2011-09-15 | 2011-09-15 | フリップチップキャリア、及びこれを用いた半導体実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5400116B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582281B (zh) * | 2019-09-29 | 2023-08-25 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
CN116759390A (zh) * | 2023-08-16 | 2023-09-15 | 长电集成电路(绍兴)有限公司 | 一种模拟芯片及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4538951B2 (ja) * | 2000-12-15 | 2010-09-08 | ソニー株式会社 | 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法 |
WO2007142033A1 (ja) * | 2006-06-02 | 2007-12-13 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品およびその製造方法 |
JP4946225B2 (ja) * | 2006-07-13 | 2012-06-06 | 株式会社村田製作所 | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
-
2011
- 2011-09-15 JP JP2011201597A patent/JP5400116B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013062469A (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8017448B2 (en) | Method for manufacturing semiconductor device | |
JP4880006B2 (ja) | 流れ防止用ダムを備えたプリント基板の製造方法 | |
CN106876356B (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
US8980694B2 (en) | Fabricating method of MPS-C2 package utilized form a flip-chip carrier | |
JP2010263192A (ja) | 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 | |
KR20080103473A (ko) | 다이 수용 스루홀을 갖는 cmos 이미지 센서 칩 스케일패키지 및 그 방법 | |
WO2014129351A1 (ja) | 半導体装置とその製造方法 | |
KR20150065160A (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
JP2008028361A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
US9142523B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2006035541A1 (ja) | 半導体装置 | |
TWI501369B (zh) | 銲料安裝基板及其製造方法,以及半導體裝置 | |
KR101179386B1 (ko) | 패키지 기판의 제조방법 | |
TW201448139A (zh) | 嵌埋式基板封裝構造及其製造方法 | |
JP2011166081A (ja) | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 | |
TWI452660B (zh) | 非陣列凸塊之覆晶模封構造 | |
JP5400116B2 (ja) | フリップチップキャリア、及びこれを用いた半導体実装方法 | |
KR20130122218A (ko) | 언더필 플립칩 패키지 제조방법 | |
KR101236797B1 (ko) | 반도체 패키지 제조 방법 | |
CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
US8823170B2 (en) | Apparatus and method for three dimensional integrated circuits | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
US20210249373A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2010206131A (ja) | 半導体モジュール及び半導体モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130902 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5400116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |