CN116759390A - 一种模拟芯片及其制备方法 - Google Patents
一种模拟芯片及其制备方法 Download PDFInfo
- Publication number
- CN116759390A CN116759390A CN202311028824.5A CN202311028824A CN116759390A CN 116759390 A CN116759390 A CN 116759390A CN 202311028824 A CN202311028824 A CN 202311028824A CN 116759390 A CN116759390 A CN 116759390A
- Authority
- CN
- China
- Prior art keywords
- transparent
- chip
- bonding layer
- analog
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000004088 simulation Methods 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims description 106
- 229910052751 metal Inorganic materials 0.000 claims description 106
- 239000000463 material Substances 0.000 claims description 43
- 229920000642 polymer Polymers 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000002834 transmittance Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 6
- 229920002577 polybenzoxazole Polymers 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 4
- 125000005647 linker group Chemical group 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 44
- 239000011248 coating agent Substances 0.000 abstract description 16
- 238000000576 coating method Methods 0.000 abstract description 16
- 238000012795 verification Methods 0.000 abstract description 11
- 238000012544 monitoring process Methods 0.000 abstract description 6
- 230000009193 crawling Effects 0.000 description 18
- 238000002161 passivation Methods 0.000 description 16
- 238000004806 packaging method and process Methods 0.000 description 13
- 238000011049 filling Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000012858 packaging process Methods 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Abstract
本发明提供一种模拟芯片及其制备方法，模拟芯片包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片连接件。采用所述模拟芯片能全流程监控以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种模拟芯片及其制备方法。
背景技术
现有工艺中，在对由多个硅假片（Dummy Die）组成的模拟封装模块M1进行底填工艺时，参考图1所示，由于同一模拟封装模块M1中相邻硅假片之间的间隙较小，同一模拟封装模块M1中硅假片之间的区域不适宜作为底填胶的涂覆区域，通常是将不同的模拟封装模块M1之间的划片道区域T1作为底填胶的涂覆区域，同时配合设置底填胶具有特定的点胶量，进而通过硅假片与载板之间的互连导电体构建出的毛细孔道来实现对特定的点胶量的底填胶的虹吸流动；在完成底填工艺后，还需经过长达6个小时的固化、真空震荡排除底填胶中气泡以及二次固化过程，形成底填胶层；然后再采用超声波扫描显微镜（ScanningAcoustic Microscope，简称SAM）来监控模拟封装模块M1是否在底填工艺过程中在底填胶层中融入了气泡，验证底填胶层是否融入气泡的过程很漫长；此外，模拟封装模块M1包含的硅假片的排布设计越复杂，验证底填胶层是否融入气泡的结果的不确定性也越大，通常需要针对特定的模拟封装模块M1来验证最佳的底填胶涂覆路径和底填胶的点胶量，确保底填胶在模拟封装模块M1中的爬行过程中不填入过多的气泡，且模拟封装模块M1能通过针对底填胶层的可靠性测试。
然而，硅假片（Dummy Die）的硅基材均是不透明的，很难目视观察底填胶在模拟封装模块M1进行底填工艺中的爬行过程。
发明内容
因此，本发明要解决的技术问题在于解决现有技术中无法全流程监控以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证的问题，从而提供一种模拟芯片及其制备方法。
本发明提供一种模拟芯片，包括：透明衬底；位于透明衬底的一侧表面的透明键合层；位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片连接件。
可选的，所述透明键合层在390nm-770nm波段的透光率高于60%。
可选的，所述透明键合层的材料包括能与底填胶液形成氢键基团的聚合物或者氮化硅。
可选的，所述能与底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
可选的，所述透明衬底在390nm-770nm波段的透光率高于60%。
可选的，所述透明衬底包括透光玻璃。
可选的，所述模拟芯片连接件包括：位于部分所述透明键合层背离所述透明衬底一侧表面的模拟叠层金属层；位于所述模拟叠层金属层背离所述透明键合层一侧表面的模拟导电柱；位于所述模拟导电柱背离所述模拟叠层金属层一侧表面的物理连接件。
可选的，所述模拟芯片连接件包括：位于部分所述透明键合层背离所述透明衬底一侧表面的模拟导电柱；位于所述模拟导电柱背离所述透明键合层一侧表面的物理连接件。
可选的，所述物理连接件为物理互联柱或胶黏膜。
可选的，所述物理互联柱的材料包括锡或锡基合金。
本发明还提供一种模拟芯片的制备方法，包括：提供透明载板；在所述透明载板的一侧表面形成透明键合层；在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件；在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件之后，切割所述透明载板和透明键合层以形成若干个分立的模拟芯片，且使得透明载板形成模拟芯片中的透明衬底。
可选的，在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层背离所述透明载板的一侧表面形成初始模拟叠层金属层；在部分所述初始模拟叠层金属层背离所述透明键合层的一侧表面形成模拟导电柱；在所述模拟导电柱背离初始模拟叠层金属层的一侧表面形成物理连接件；去除物理连接件和模拟导电柱未覆盖的初始模拟叠层金属层，使得初始模拟叠层金属层形成模拟叠层金属层，所述模拟叠层金属层、模拟导电柱和物理连接件构成所述模拟芯片连接件。
可选的，在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层的表面形成具有开口阵列的图案化光刻胶层；在所述图案化光刻胶层的所述开口阵列中形成模拟导电柱；在所述开口阵列中形成位于模拟导电柱背离透明键合层一侧的物理连接件；形成所述物理连接件之后，去除所述图案化光刻胶层。
本发明的技术方案具有以下有益效果：
本发明技术方案中的模拟芯片，包括透明衬底和透明键合层，所述模拟芯片用于模拟实际封装过程中使用的功能芯片。由于透明衬底和透明键合层具有一定的透光性，目测下透过所述透明衬底和所述透明键合层能够随时监控底填胶液在模拟芯片底部填充过程中的爬行路径，并通过对底填胶液爬行过程的全流程监控以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证，进而大大缩短为得到底填胶液充分填充的预期结果的验证过程；此外，通过目视观察底填胶液的爬行过程以及爬行过程中出现的气泡大小和气泡位置，为设计出最佳的底填胶液的涂覆路径和点胶量提供借鉴的经验参考，并依此建立底填胶液在模拟芯片底部的填充分析模型，进而缩短底填胶液的最佳涂覆路径和最佳点胶量的验证过程，提高生产效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中对由多个硅假片（Dummy Die）组成的模拟封装模块进行底填工艺过程的结构示意图；
图2为本发明一实施例提供的模拟芯片制备过程的流程图；
图3至图7为本发明一实施例提供的模拟芯片的制备过程的结构图；
图8至图11为本发明另一实施例提供的模拟芯片的制备过程的结构图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种模拟芯片的制备方法，参考图2，包括：
步骤S1：提供透明载板；
步骤S2：在所述透明载板的一侧表面形成透明键合层；
步骤S3：在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件；
步骤S4：在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件之后，切割所述透明载板和透明键合层以形成若干个分立的模拟芯片，且使得透明载板形成模拟芯片中的透明衬底。
本实施例中，由于透明衬底和透明键合层具有一定的透光性，目测下透过所述透明衬底和所述透明键合层能够随时监控底填胶液在模拟芯片底部填充过程中的爬行路径，并通过对底填胶液爬行过程的全流程监控以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证，进而大大缩短为得到底填胶液充分填充的预期结果的验证过程；此外，通过目视观察底填胶液的爬行过程以及爬行过程中出现的气泡大小和气泡位置，为设计出最佳的底填胶液的涂覆路径和点胶量提供借鉴的经验参考，并依此建立底填胶液在模拟芯片底部的填充分析模型，进而缩短底填胶液的最佳涂覆路径和最佳点胶量的验证过程，提高生产效率。
在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层背离所述透明载板的一侧表面形成初始模拟叠层金属层；在部分所述初始模拟叠层金属层背离所述透明键合层的一侧表面形成模拟导电柱；在所述模拟导电柱背离初始模拟叠层金属层的一侧表面形成物理连接件；去除物理连接件和模拟导电柱未覆盖的初始模拟叠层金属层，使得初始模拟叠层金属层形成模拟叠层金属层，所述模拟叠层金属层、模拟导电柱和物理连接件构成所述模拟芯片连接件。
下面参考图3至图7介绍模拟芯片的制备过程。
参考图3，提供透明载板10；在所述透明载板10的一侧表面形成透明键合层11。
在一些实施例中，所述透明载板10在390nm-770nm波段的透光率高于60%。
所述透明载板10包括透光玻璃。
在一些实施例中，所述透明键合层11在390nm-770nm波段的透光率高于60%。
所述透明键合层11具有能与底填胶液形成小于90度接触角的浸润表面。
所述透明键合层11的材料包括能与底填胶液形成氢键基团的聚合物或者氮化硅。在一些实施例中，所述能与底填胶液形成氢键基团的聚合物包括聚酰亚胺（Polyimide，PI）基聚合物、聚苯并恶唑(Polybenzoxazole，PBO)基聚合物或苯并环丁烯(Benzocyclobutene，BCB)基聚合物。
参考图4，在所述透明键合层11背离所述透明载板10的一侧表面形成初始模拟叠层金属层121。
在所述透明键合层11背离所述透明载板10的一侧表面形成初始模拟叠层金属层121的步骤包括：在所述透明键合层11背离所述透明载板10的一侧表面依次形成层叠的第一初始子金属层至第W初始子金属层，W为大于或等于2的整数。第一初始子金属层用于提高初始模拟叠层金属层121和透明键合层11之间的结合强度。第W初始子金属层用于形成第W子金属层。第W初始子金属层为后续制备模拟导电柱提供晶种层。
在一些实施例中，W等于2，在所述透明键合层11背离所述透明载板10的一侧表面形成初始模拟叠层金属层121的步骤包括：在所述透明键合层11背离所述透明载板10的一侧表面依次形成层叠的第一初始子金属层和第二初始子金属层。第一初始子金属层用于提高第二初始子金属层和透明键合层11之间的结合强度。第二初始子金属层用于形成第二子金属层，第二初始子金属层为后续制备模拟导电柱提供晶种层。
在一些实施例中，第一初始子金属层的材料为Ti或Ti基合金。
在一些实施例中，第W初始子金属层的材料和模拟导电柱的材料相同，这样使得模拟导电柱能更加密实的结合在后续的第W子金属层上，提高模拟导电柱和第W子金属层之间的结合强度。当W等于2时，第二初始子金属层的材料和模拟导电柱的材料相同。
在一些实施例中，第W初始子金属层的材料和模拟导电柱的材料均为铜。
需要说明的是，在其他实施例中，W为大于或等于3的整数。
形成初始模拟叠层金属层121的方法包括物理气相沉积工艺，例如溅射工艺。
溅射工艺形成的第W初始子金属层为后续形成模拟导电柱提供晶核。
参考图5，在部分所述初始模拟叠层金属层121背离所述透明键合层11的一侧表面形成模拟导电柱122；在所述模拟导电柱122背离初始模拟叠层金属层121的一侧表面形成物理连接件123。
本实施例中，还包括：形成模拟导电柱122之前，在部分所述初始模拟叠层金属层121背离所述透明键合层11的一侧形成图案化的光刻胶层，所述图案化的光刻胶层中具有图案化开口；在部分所述初始模拟叠层金属层121背离所述透明键合层11的一侧表面形成模拟导电柱122的步骤为：在所述图案化开口中形成模拟导电柱122；在所述模拟导电柱122背离初始模拟叠层金属层121的一侧表面形成物理连接件123的步骤为：在所述图案化开口中形成物理连接件123，物理连接件123位于模拟导电柱122背离初始模拟叠层金属层121的一侧表面；形成物理连接件123之后，去除所述图案化的光刻胶层。
在所述图案化开口中形成模拟导电柱122的工艺包括化学镀工艺或者电镀工艺。
所述物理连接件123为物理互联柱或胶黏膜。
在一些实施例中，当所述物理连接件123为物理互联柱时，所述物理连接件123的材料为锡或锡基合金。
在一些实施例中，当所述物理连接件123为物理互联柱时，所述物理连接件123的熔点小于300度。
参考图6，去除物理连接件123和模拟导电柱122未覆盖的初始模拟叠层金属层121，使得初始模拟叠层金属层121形成模拟叠层金属层121a，所述模拟叠层金属层121a、模拟导电柱122和物理连接件123构成所述模拟芯片连接件。
具体的，去除所述图案化的光刻胶层之后，去除物理连接件123和模拟导电柱122未覆盖的初始模拟叠层金属层121。去除物理连接件123和模拟导电柱122未覆盖的初始模拟叠层金属层121的工艺包括湿法刻蚀工艺。
所述模拟叠层金属层121a包括：在部分所述透明键合层11背离所述透明载板10的一侧表面依次层叠设置的第一子金属层至第W子金属层，W为大于或等于2的整数。第w子金属层由第w初始子金属层形成，w为大于或等于1且小于或等于W的整数。
在一些实施例中，第一子金属层的材料为Ti或Ti基合金。
在一些实施例中，第W子金属层的材料和模拟导电柱的材料相同，这样使得模拟导电柱能更加密实的结合在第W子金属层上，提高模拟导电柱和第W子金属层之间的结合强度。当W等于2时，第二子金属层的材料和模拟导电柱的材料相同。
当W等于2时，所述模拟叠层金属层121a包括依次层叠的第一子金属层和第二子金属层。
所述模拟芯片连接件暴露出部分透明键合层11的表面。
参考图7，在部分所述透明键合层11背离所述透明载板10的一侧表面形成模拟芯片连接件之后，切割所述透明载板10和透明键合层11以形成若干个分立的模拟芯片P，且使得透明载板10形成模拟芯片P中的透明衬底10a。
沿着划片道切割所述透明载板10和透明键合层11以形成若干个分立的模拟芯片P，切割所述透明载板10和透明键合层11的工艺包括机械切割工艺或激光切割工艺。
在一些实施例中，所述透明衬底10a在390nm-770nm波段的透光率高于60%。
所述透明衬底10a包括透光玻璃。
利用透明衬底10a和透明键合层11的透明特性，目测下透过所述透明衬底10a和所述透明键合层11能够随时监控底填胶液在填充过程中的爬行路径，以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证，因此，透明衬底10a的材料选择以能观测到底填胶液爬行过程为参考基准。
所述模拟芯片P用于模拟实际封装过程的功能芯片（Real Die）。功能芯片包括芯片本体和设置在芯片本体的有源面一侧的芯片互连件，芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘，所述芯片互连件包括：叠层金属层、导电柱和焊接连接件，叠层金属层和芯片内置焊盘连接，所述导电柱位于叠层金属层背离芯片内置焊盘的一侧表面，焊接连接件位于导电柱背离叠层金属层的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。
所述模拟芯片P的尺寸和所模拟的功能芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底。所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。
所述透明键合层11用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，所述模拟导电柱122的材料和所述导电柱的材料对应一致。优选的，模拟叠层金属层121a的材料和所述叠层金属层的材料对应一致。
所述模拟导电柱122的尺寸和所述导电柱的尺寸对应一致。模拟叠层金属层121a的尺寸和所述叠层金属层的尺寸对应一致。
所述物理连接件123的尺寸和所述焊接连接件的尺寸对应一致。
同一个模拟芯片P中的模拟导电柱的排布也需要和功能芯片中的导电柱的排布对应。
若干个所述模拟芯片P在模拟封装结构中的排布和若干个功能芯片在芯片封装结构中的排布一致。
综上，以尽可能缩小在封装过程中底填胶液在模拟芯片的底部和在功能芯片底部进行毛细爬行过程中的差异，使模拟芯片底部的底填胶液能较准确的模拟出实际底填胶液在功能芯片的底部的爬行过程，为选择合适的点胶量和底填胶液涂覆路径提供选择依据。
实施例2
需要说明的是，由于模拟导电柱只需要满足底填胶液与模拟导电柱表面之间的接触角小于90度，使底填胶液能在模拟导电柱表面能爬行浸润，而无需像针对功能芯片（RealDie）的实际封装结构还需要进行后续的高温固化以及可靠性测试，因此无需关注模拟导电柱与透明键合层之间的结合强度。
鉴此，本实施例提供一种模拟芯片的制备过程，包括：提供透明载板；在所述透明载板的一侧表面形成透明键合层；在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件，在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层的表面形成具有开口阵列的图案化光刻胶层；在所述图案化光刻胶层的所述开口阵列中形成模拟导电柱；在所述开口阵列中形成位于模拟导电柱背离透明键合层一侧的物理连接件；形成所述物理连接件之后，去除所述图案化光刻胶层；在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件之后，切割所述透明载板和透明键合层以形成若干个分立的模拟芯片，且使得透明载板形成模拟芯片中的透明衬底。
进行步骤S1A：参考图8，图8为在图3基础上的示意图，在透明键合层11的表面形成具有开口阵列的图案化光刻胶层F1；步骤S2A：参考图9，在所述图案化光刻胶层F1的开口阵列中形成模拟导电柱122′；步骤S3A：参考图9，在所述开口阵列中形成位于模拟导电柱122′背离透明键合层11一侧的物理连接件123′；步骤S4A：参考图10，形成物理连接件123′之后，去除所述图案化光刻胶层F1（参考图9）。
模拟导电柱122′的描述参考模拟导电柱122的描述。物理连接件123′的描述参考物理连接件123的描述，不再详述。
参考图11，切割所述透明载板10和透明键合层11以形成若干个分立的模拟芯片P′，且使得透明载板10形成模拟芯片P′中的透明衬底10a。
所述模拟芯片P′用于模拟实际封装过程的功能芯片。本实施例中，功能芯片包括芯片本体和设置在芯片本体的有源面一侧的芯片互连件，芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘，所述芯片互连件包括：导电柱和焊接连接件，导电柱和芯片内置焊盘连接，焊接连接件位于导电柱背离芯片内置焊盘的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。
所述模拟芯片的尺寸和所模拟的功能芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底。所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。
所述透明键合层11用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，所述模拟导电柱122′的材料和所述导电柱的材料对应一致。
所述模拟导电柱122′的尺寸和所述导电柱的尺寸对应一致。
所述物理连接件123′的尺寸和所述焊接连接件的尺寸对应一致。
同一个模拟芯片P′中的模拟导电柱的排布也需要和功能芯片中的导电柱的排布对应。
若干个所述模拟芯片P′在模拟封装结构中的排布和若干个功能芯片在芯片封装结构中的排布一致。
实施例3
本实施例提供一种模拟芯片，参考图7，包括：
透明衬底10a；
位于透明衬底10a的一侧表面的透明键合层11；
位于部分所述透明键合层11背离所述透明衬底10a一侧表面的模拟芯片连接件。
在一些实施例中，所述透明键合层11在390nm-770nm波段的透光率高于60%。
在一些实施例中，所述透明键合层11具有能与底填胶液形成小于90度的接触角。
在一些实施例中，所述透明衬底10a在390nm-770nm波段的透光率高于60%。
在一些实施例中，所述透明衬底10a包括透光玻璃。
在一些实施例中，所述透明键合层11的材料包括能与底填胶液形成氢键基团的聚合物或者氮化硅。在一些实施例中，所述能与底填胶液形成氢键基团的聚合物包括聚酰亚胺（Polyimide，PI）基聚合物、聚苯并恶唑(Polybenzoxazole，PBO)基聚合物或苯并环丁烯(Benzocyclobutene，BCB)基聚合物。
在一些实施例中，参考图7，所述模拟芯片连接件包括：位于部分所述透明键合层11背离所述透明衬底10a一侧表面的模拟叠层金属层121a；位于所述模拟叠层金属层121a背离所述透明键合层11一侧表面的模拟导电柱122；位于所述模拟导电柱122背离所述模拟叠层金属层121a一侧表面的物理连接件123。
所述模拟芯片连接件暴露出部分透明键合层11的表面。
所述模拟叠层金属层121a包括：在部分所述透明键合层11背离所述透明衬底10a的一侧表面依次层叠设置的第一子金属层至第W子金属层，W为大于或等于2的整数。
在一些实施例中，第一子金属层的材料为Ti或Ti基合金。
在一些实施例中，第W子金属层的材料和模拟导电柱122的材料相同，这样使得模拟导电柱122能更加密实的结合在第W子金属层上，提高模拟导电柱122和第W子金属层之间的结合强度。当W等于2时，第二子金属层的材料和模拟导电柱122的材料相同。
当W等于2时，所述模拟叠层金属层121a包括依次层叠的第一子金属层和第二子金属层。
所述物理连接件123为物理互联柱或胶黏膜。
在一些实施例中，当所述物理连接件123为物理互联柱时，所述物理连接件123的材料为锡或锡基合金。
在一些实施例中，当所述物理连接件123为物理互联柱时，所述物理连接件123的熔点小于300度。
所述物理连接件123用于和重布线结构表面的互连盘进行物理接触。
本实施例中，模拟芯片包括透明衬底和透明键合层，所述模拟芯片用于模拟实际封装过程中使用的功能芯片。由于透明衬底和透明键合层具有一定的透光性，目测下透过所述透明衬底和所述透明键合层能够随时监控底填胶液在模拟芯片底部填充过程中的爬行路径，并通过对底填胶液爬行过程的全流程监控以实现对底填胶液的点胶量和底填胶液的涂覆路径的可行性验证，进而大大缩短为得到底填胶液充分填充的预期结果的验证过程；此外，通过目视观察底填胶液的爬行过程以及爬行过程中出现的气泡大小和气泡位置，为设计出最佳的底填胶液的涂覆路径和点胶量提供借鉴的经验参考，并依此建立底填胶液在模拟芯片底部的填充分析模型，进而缩短底填胶液的最佳涂覆路径和最佳点胶量的验证过程，提高生产效率。
进一步的，选用在390nm-770nm波段的透光率高于60%的透明衬底10a作为模拟监控芯片的衬底，设置透明键合层11的材料对底填胶液具有浸润作用，并匹配实际的功能芯片中的结构设计来得到模拟芯片，所述模拟芯片P的尺寸和所模拟的功能芯片的尺寸对应。
功能芯片包括芯片本体和设置在芯片本体的有源面一侧的芯片互连件，芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘，所述芯片互连件包括：叠层金属层、导电柱和焊接连接件，叠层金属层和芯片内置焊盘连接，所述导电柱位于叠层金属层背离芯片内置焊盘的一侧表面，焊接连接件位于导电柱背离叠层金属层的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。
所述模拟芯片P的尺寸和所模拟的功能芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底，所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。所述模拟导电柱122的尺寸和所述导电柱的尺寸对应一致。模拟叠层金属层121a的尺寸和所述叠层金属层的尺寸对应一致。所述物理连接件123的尺寸和所述焊接连接件的尺寸对应一致。
所述透明键合层11用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，所述模拟导电柱122的材料和所述导电柱的材料对应一致。优选的，模拟叠层金属层121a的材料和所述叠层金属层的材料对应一致。
同一个模拟芯片P中的模拟导电柱的排布也需要和所模拟的功能芯片中的导电柱的排布对应。
若干个所述模拟芯片P在模拟封装结构中的排布和若干个功能芯片在芯片封装结构中的排布一致。
实施例4
本实施例的模拟芯片P′与实施例3的模拟芯片P的区别在于：模拟芯片连接件的结构不同。
需要说明的是，由于模拟导电柱只需要满足底填胶液与模拟导电柱表面之间的接触角小于90度，使底填胶液能在模拟导电柱表面能爬行浸润，而无需像针对功能芯片（RealDie）的实际封装结构还需要进行后续的高温固化以及可靠性测试，因此无需关注模拟导电柱与透明键合层之间的结合强度。鉴此，本实施例中，参考图11，模拟芯片连接件包括：位于部分透明键合层11背离所述透明衬底10a一侧表面的模拟导电柱122′；位于所述模拟导电柱122′背离所述透明键合层11一侧表面的物理连接件123′。
所述模拟芯片P′用于模拟实际封装过程的功能芯片。本实施例中，功能芯片包括芯片本体和设置在芯片本体的有源面一侧的芯片互连件，芯片本体的有源面具有芯片内置焊盘和钝化层，所述钝化层暴露芯片内置焊盘，所述芯片互连件包括：导电柱和焊接连接件，导电柱和芯片内置焊盘连接，焊接连接件位于导电柱背离芯片内置焊盘的一侧表面。所述钝化层的材料包括氮化硅或氧化硅。
所述模拟芯片的尺寸和所模拟的功能芯片的尺寸对应。
所述透明衬底10a用于模拟芯片本体中的芯片衬底。所述透明衬底10a的尺寸和所述芯片衬底的尺寸对应一致。
所述透明键合层11用于模拟钝化层对底填胶液的浸润性，此外，所述透明键合层11还具有透光性能。
优选的，所述模拟导电柱122′的材料和所述导电柱的材料对应一致。
所述模拟导电柱122′的尺寸和所述导电柱的尺寸对应一致。
所述物理连接件123′的尺寸和所述焊接连接件的尺寸对应一致。
同一个模拟芯片P′中的模拟导电柱的排布也需要和功能芯片中的导电柱的排布对应。
若干个所述模拟芯片P′在模拟封装结构中的排布和若干个功能芯片在芯片封装结构中的排布一致。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (13)
1.一种模拟芯片，其特征在于，包括：
透明衬底；
位于透明衬底的一侧表面的透明键合层；
位于部分所述透明键合层背离所述透明衬底一侧表面的模拟芯片连接件。
2.根据权利要求1所述的模拟芯片，其特征在于，所述透明键合层在390nm-770nm波段的透光率高于60%。
3.根据权利要求1所述的模拟芯片，其特征在于，所述透明键合层的材料包括能与底填胶液形成氢键基团的聚合物或者氮化硅。
4.根据权利要求3所述的模拟芯片，其特征在于，所述能与底填胶液形成氢键基团的聚合物包括聚酰亚胺基聚合物、聚苯并恶唑基聚合物或苯并环丁烯基聚合物。
5.根据权利要求1所述的模拟芯片，其特征在于，所述透明衬底在390nm-770nm波段的透光率高于60%。
6.根据权利要求1所述的模拟芯片，其特征在于，所述透明衬底包括透光玻璃。
7.根据权利要求1所述的模拟芯片，其特征在于，所述模拟芯片连接件包括：位于部分所述透明键合层背离所述透明衬底一侧表面的模拟叠层金属层；位于所述模拟叠层金属层背离所述透明键合层一侧表面的模拟导电柱；位于所述模拟导电柱背离所述模拟叠层金属层一侧表面的物理连接件。
8.根据权利要求1所述的模拟芯片，其特征在于，所述模拟芯片连接件包括：位于部分所述透明键合层背离所述透明衬底一侧表面的模拟导电柱；位于所述模拟导电柱背离所述透明键合层一侧表面的物理连接件。
9.根据权利要求7或8所述的模拟芯片，其特征在于，所述物理连接件为物理互联柱或胶黏膜。
10.根据权利要求9所述的模拟芯片，其特征在于，所述物理互联柱的材料包括锡或锡基合金。
11.一种模拟芯片的制备方法，其特征在于，包括：
提供透明载板；
在所述透明载板的一侧表面形成透明键合层；
在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件；
在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件之后，切割所述透明载板和透明键合层以形成若干个分立的模拟芯片，且使得透明载板形成模拟芯片中的透明衬底。
12.根据权利要求11所述的模拟芯片的制备方法，其特征在于，在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层背离所述透明载板的一侧表面形成初始模拟叠层金属层；在部分所述初始模拟叠层金属层背离所述透明键合层的一侧表面形成模拟导电柱；在所述模拟导电柱背离初始模拟叠层金属层的一侧表面形成物理连接件；去除物理连接件和模拟导电柱未覆盖的初始模拟叠层金属层，使得初始模拟叠层金属层形成模拟叠层金属层，所述模拟叠层金属层、模拟导电柱和物理连接件构成所述模拟芯片连接件。
13.根据权利要求11所述的模拟芯片的制备方法，其特征在于，在部分所述透明键合层背离所述透明载板的一侧表面形成模拟芯片连接件的步骤包括：在所述透明键合层的表面形成具有开口阵列的图案化光刻胶层；在所述图案化光刻胶层的所述开口阵列中形成模拟导电柱；在所述开口阵列中形成位于模拟导电柱背离透明键合层一侧的物理连接件；形成所述物理连接件之后，去除所述图案化光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311028824.5A CN116759390A (zh) | 2023-08-16 | 2023-08-16 | 一种模拟芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311028824.5A CN116759390A (zh) | 2023-08-16 | 2023-08-16 | 一种模拟芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759390A true CN116759390A (zh) | 2023-09-15 |
Family
ID=87951787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311028824.5A Pending CN116759390A (zh) | 2023-08-16 | 2023-08-16 | 一种模拟芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759390A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260377A (ja) * | 1993-02-12 | 1994-09-16 | Sumitomo Metal Ind Ltd | チップ形電子部品の端子電極形成方法 |
| KR20030089288A (ko) * | 2002-05-17 | 2003-11-21 | 삼성전자주식회사 | 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지 |
| CN101248520A (zh) * | 2005-08-22 | 2008-08-20 | 日立化成杜邦微系统股份有限公司 | 半导体装置的制造方法 |
| US20110095418A1 (en) * | 2009-10-26 | 2011-04-28 | Hwan-Sik Lim | Semiconductor package and method for fabricating the same |
| CN102237316A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件及凸块结构的形成方法 |
| US20120007230A1 (en) * | 2010-07-08 | 2012-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive bump for semiconductor substrate and method of manufacture |
| JP2012129237A (ja) * | 2010-12-13 | 2012-07-05 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| JP2013062469A (ja) * | 2011-09-15 | 2013-04-04 | Powertech Technology Inc | フリップチップキャリア、及びこれを用いた半導体実装方法 |
| US20130200529A1 (en) * | 2011-09-02 | 2013-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Packaging Methods and Structures Thereof |
| CN105374693A (zh) * | 2014-08-22 | 2016-03-02 | 台湾积体电路制造股份有限公司 | 半导体封装件及其形成方法 |
| US20190059159A1 (en) * | 2016-02-25 | 2019-02-21 | Huawei Technologies Co., Ltd. | Glue dispensing method and circuit board |
| CN109937476A (zh) * | 2016-09-23 | 2019-06-25 | 密克罗奇普技术公司 | 晶片级封装和方法 |
| CN112750706A (zh) * | 2019-10-31 | 2021-05-04 | 台湾积体电路制造股份有限公司 | 集成电路器件和形成集成电路封装件的方法 |
| CN114823353A (zh) * | 2022-04-12 | 2022-07-29 | 中国电子科技集团公司第二十研究所 | 一种玻璃基板的bga工艺器件制作方法 |
| CN115020253A (zh) * | 2022-05-30 | 2022-09-06 | 电子科技大学 | 倒装芯片模塑底填工艺可视化平台的替代芯片的制备方法 |
-
2023
- 2023-08-16 CN CN202311028824.5A patent/CN116759390A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260377A (ja) * | 1993-02-12 | 1994-09-16 | Sumitomo Metal Ind Ltd | チップ形電子部品の端子電極形成方法 |
| KR20030089288A (ko) * | 2002-05-17 | 2003-11-21 | 삼성전자주식회사 | 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지 |
| CN101248520A (zh) * | 2005-08-22 | 2008-08-20 | 日立化成杜邦微系统股份有限公司 | 半导体装置的制造方法 |
| US20110095418A1 (en) * | 2009-10-26 | 2011-04-28 | Hwan-Sik Lim | Semiconductor package and method for fabricating the same |
| CN102237316A (zh) * | 2010-04-22 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件及凸块结构的形成方法 |
| US20120007230A1 (en) * | 2010-07-08 | 2012-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive bump for semiconductor substrate and method of manufacture |
| JP2012129237A (ja) * | 2010-12-13 | 2012-07-05 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| US20130200529A1 (en) * | 2011-09-02 | 2013-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Packaging Methods and Structures Thereof |
| JP2013062469A (ja) * | 2011-09-15 | 2013-04-04 | Powertech Technology Inc | フリップチップキャリア、及びこれを用いた半導体実装方法 |
| CN105374693A (zh) * | 2014-08-22 | 2016-03-02 | 台湾积体电路制造股份有限公司 | 半导体封装件及其形成方法 |
| US20190059159A1 (en) * | 2016-02-25 | 2019-02-21 | Huawei Technologies Co., Ltd. | Glue dispensing method and circuit board |
| CN109937476A (zh) * | 2016-09-23 | 2019-06-25 | 密克罗奇普技术公司 | 晶片级封装和方法 |
| CN112750706A (zh) * | 2019-10-31 | 2021-05-04 | 台湾积体电路制造股份有限公司 | 集成电路器件和形成集成电路封装件的方法 |
| CN114823353A (zh) * | 2022-04-12 | 2022-07-29 | 中国电子科技集团公司第二十研究所 | 一种玻璃基板的bga工艺器件制作方法 |
| CN115020253A (zh) * | 2022-05-30 | 2022-09-06 | 电子科技大学 | 倒装芯片模塑底填工艺可视化平台的替代芯片的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683459B2 (en) | Bonding method for through-silicon-via based 3D wafer stacking | |
| US8633584B2 (en) | Electronic assembly with electronic compontent and interconnection assembly connected via conductive bump and mating well | |
| JP4602715B2 (ja) | チップスタックパッケージとその製造方法 | |
| KR101187214B1 (ko) | 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리 | |
| US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
| TWI803850B (zh) | 半導體結構及其製作方法 | |
| JP2020529742A (ja) | チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法 | |
| CN101542701B (zh) | 基于硅通孔的三维晶圆叠层的键合方法 | |
| JP2007506278A (ja) | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 | |
| CN102937695B (zh) | 一种硅通孔超薄晶圆测试结构及测试方法 | |
| US6900654B2 (en) | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects | |
| US20120074592A1 (en) | Wafer-level packaging method using composite material as a base | |
| TW200826229A (en) | Process for the collective fabrication of 3D electronic modules | |
| TWI433621B (zh) | 超薄多層基板之封裝方法 | |
| TWI474444B (zh) | 超薄多層基板之封裝方法 | |
| JP2021197430A (ja) | 半導体装置の製造方法 | |
| US6400034B1 (en) | Semiconductor device | |
| CN104576434A (zh) | 一种硅通孔测试方法 | |
| TWI440412B (zh) | 超薄多層基板之封裝方法 | |
| CN116759390A (zh) | 一种模拟芯片及其制备方法 | |
| TWM618418U (zh) | 探針卡 | |
| CN115036230A (zh) | 一种测试方法和测试结构 | |
| JP2021197431A (ja) | 半導体装置の製造方法 | |
| CN112002685A (zh) | 基于硅基工艺及重布线路层的空间转换基体及制备方法 | |
| CN112289775A (zh) | 基于硅通孔及重布线路层的空间转换基体及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |