JP2010206131A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2010206131A
JP2010206131A JP2009053079A JP2009053079A JP2010206131A JP 2010206131 A JP2010206131 A JP 2010206131A JP 2009053079 A JP2009053079 A JP 2009053079A JP 2009053079 A JP2009053079 A JP 2009053079A JP 2010206131 A JP2010206131 A JP 2010206131A
Authority
JP
Japan
Prior art keywords
package
semiconductor
module substrate
module
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009053079A
Other languages
English (en)
Inventor
Toshihiro Murayama
敏宏 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009053079A priority Critical patent/JP2010206131A/ja
Publication of JP2010206131A publication Critical patent/JP2010206131A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】放熱装置との密着性を高めて放熱性を良くするために圧力を加えると、半導体パッケージの接続端子にクラックが発生する恐れがあり、これを防止するために樹脂で接続端子を補強すると、ボイドの発生が原因で端子間ショートを招く恐れがあった。
【解決手段】本発明の半導体モジュール１は、ジュール基板２と、モジュール基板２に搭載された複数の半導体パッケージ３とを備える。半導体パッケージ３は、突状に形成された複数の接続端子８をパッケージ底面に有するとともに、それらの接続端子８を介してモジュール基板２のパッケージ搭載領域４に搭載されている。モジュール基板２は、複数の接続端子８の端子間に位置する状態でパッケージ搭載領域４に格子状、線状又は点状に形成された突起部６を有するとともに、突起部６の先端がパッケージ底面に接触する状態で配置されている。
【選択図】図１

Description

本発明は、複数の半導体パッケージを用いて構成される半導体モジュールとその製造方法に関する。
表面実装型の半導体パッケージの１つの形態として、ボールグリッドアレイ（以下、「ＢＧＡ」と略称）と呼ばれる半導体パッケージがある。ＢＧＡ型の半導体パッケージは、パッケージの底面にハンダボール等からなる複数の接続端子を行列状に配置した構成となっている。この種の半導体パッケージ（ＢＧＡパッケージ）を基板上に複数搭載した半導体モジュールが知られている。
一般に、消費電力が多い半導体素子（半導体チップ）を用いて構成されたＢＧＡ型の半導体パッケージを複数搭載した半導体モジュールでは、各々の半導体パッケージで発生する熱を効率良く逃がす必要がある。このため、そのような半導体モジュールでは、何らかの放熱手段が組み込まれている。
図１４は従来の半導体モジュールの構成例を示す側面図である。図示した半導体モジュール５１においては、モジュール基板５２に複数（図では２つのみ表示）の半導体パッケージ５３が搭載されている。各々の半導体パッケージ５３は、パッケージ底面に複数の接続端子５４を有している。各々の接続端子５４は、ボール状に形成されている。また、各々の接続端子５４は、ハンダボールによって形成されている。各々の半導体パッケージ５３は、複数の接続端子５４を介してモジュール基板５２に実装されている。モジュール基板５２の上面には、半導体パッケージ５３の搭載位置や接続端子５４の配置に合わせて複数の電極部（不図示）が設けられている。半導体パッケージ５３の接続端子５４は、モジュール基板５２上の電極部に電気的かつ機械的に接続されている。モジュール基板５２の下面には複数の外部接続端子５５が設けられている。各々の外部接続端子５５は、ボール状に形成されている。各々の半導体パッケージ５３の接続端子５４は、モジュール基板５２に形成されている内部配線（不図示）を介して、対応する外部接続端子５５に電気的に接続されている。
上記構成からなる半導体モジュール５１は、図１５に示すように、実装基板５７に実装される。実装基板５７には、半導体モジュール５１の実装位置や外部接続端子５５の配置に合わせて複数の電極部（不図示）が設けられている。半導体モジュール５１の外部接続端子５５は、実装基板５７上の電極部に電気的かつ機械的に接続されている。一方、各々の半導体パッケージ５３の上面側には放熱装置５８が搭載されている。放熱装置５８は複数本の固定ボルト５９を用いて実装基板５７に固定されている。
従来の半導体モジュール５１においては、放熱性を向上させるために、例えば固定ボルト５９の締め付けによって、放熱装置５８を各々の半導体パッケージ５３に密着させるように圧力を加えている。密着のための圧力は、半導体パッケージ５３の接続端子５４にも加わる。接続端子５４は、微細化や狭ピッチ化に伴って機械的な強度が弱くなっている。このため、密着のための圧力を接続端子５４が直接受けると、接続端子５４にクラックが発生して破断する恐れがある。
そこで、図１６に示すように、モジュール基板５２と半導体パッケージ５３の間に液状の樹脂６０を注入してこれを硬化させることにより、接続端子５４の機械的な強度を補う技術も提案されている（例えば、特許文献１を参照）。
特開平９−９２６８５号公報
しかしながら、接続端子５４を樹脂６０で補強する場合は、液状の状態で樹脂６０を注入するときにボイド（気泡）６１を巻き込み、このボイド６１が存在したまま樹脂６０を硬化させてしまうことがある。ボイド６１の存在は、例えば、半導体モジュール５１を実装基板５７に実装する際のリフローの熱で、接続端子５４を形成しているハンダ材料が溶け出し、この溶け出したハンダ材料がボイド６１の部分に流れ込んで、端子間ショートを引き起こす原因にもなる。
本発明に係る半導体モジュールは、モジュール基板と、前記モジュール基板に搭載された複数の半導体パッケージとを備え、前記半導体パッケージは、突状に形成された複数の接続端子をパッケージ底面に有するとともに、当該複数の接続端子を介して前記モジュール基板のパッケージ搭載領域に搭載され、前記モジュール基板は、前記複数の接続端子の端子間に位置する状態で前記パッケージ搭載領域に形成された突起部を有するとともに、当該突起部の先端が前記パッケージ底面に接触する状態で配置された構成となっている。
本発明に係る半導体モジュールにおいては、モジュール基板に搭載された各々の半導体パッケージに対して、モジュール基板側に押し付ける方向で圧力が加わった場合に、当該圧力が突起部で受け止められる。このため、半導体パッケージの接続端子に加わる圧力を低減することが可能となる。
本発明によれば、モジュール基板に搭載された各々の半導体パッケージに対して、モジュール基板側に押し付ける方向で圧力が加わった場合に、当該圧力を突起部が受け止めるようになる。このため、半導体パッケージの接続端子に加わる圧力を低減することができる。その結果、樹脂の注入及び硬化によって半導体パッケージの接続端子を補強しなくても、接続端子のクラックの発生を防止することが可能となる。
本発明の第１の実施の形態に係る半導体モジュールの構成を示す側面図である。 本発明の第１の実施の形態に係る半導体モジュールに適用されるモジュール基板の構成を示す上面図である。 本発明に係る半導体モジュールの製造工程を含むフローチャートである。 モジュール基板の作製工程を説明する図である。 突起部の形成方法の第１例を説明する図である。 突起部の形成方法の第２例を説明する図である。 突起部の形成方法の第３例を説明する図である。 半導体パッケージの搭載工程を説明する図である。 本発明の実施の形態に係る半導体モジュールの他の構成例を示す側面図である。 半導体モジュールの実装工程を説明する図である。 放熱装置の取り付け工程を説明する図である。 本発明の第２の実施の形態に係る半導体モジュールに適用されるモジュール基板の構成を示す上面図である。 本発明の第３の実施の形態に係る半導体モジュールに適用されるモジュール基板の構成を示す上面図である。 従来の半導体モジュールの構成例を示す側面図である。 従来の半導体モジュールをセットに組み込んだ状態を示す図である。 従来の半導体モジュールの他の構成例を示す側断面図である。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
本発明の実施の形態については、以下の順序で説明する。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
＜第１の実施の形態＞
［半導体モジュールの概略構成］
図１は本発明の第１の実施の形態に係る半導体モジュールの構成を示す側面図である。図示した半導体モジュール１は、大きくは、モジュール基板２と、複数（図では２つのみ表示）の半導体パッケージ３とを備えた構成となっている。モジュール基板２には複数の半導体パッケージ３が平面的に位置をずらして搭載されている。
［モジュール基板の構成］
モジュール基板２は、例えばガラスエポキシなどの有機系材料を基材とした両面プリント配線基板を用いて構成されるものである。モジュール基板２の上面には、これに搭載される複数の半導体パッケージ３に対応して複数のパッケージ搭載領域４が確保されている。例えば、モジュール基板２の上面に合計４つの半導体パッケージ３を搭載するものとすると、これに対応してモジュール基板２の上面には、図２に示すように、４つのパッケージ搭載領域４が確保される。各々のパッケージ搭載領域４は、半導体パッケージ３の外形に合わせて平面視四角形（正方形、長方形等）に区画されている。
また、各々のパッケージ搭載領域４には複数の電極部５と突起部６が設けられている。複数の電極部５は、パッケージ搭載領域４に行列状に配置されている。電極部５は、後述する半導体パッケージ３の接続端子形状に合わせて円形のランドとして形成されている。電極部５は、例えば４２．５ｍｍ角の正方形をなすモジュール基板２に対して、１つのパッケージ搭載領域４につき１００個ずつの合計４００個設けられる。ただし、図２では簡略的に４×４の行列状の配列で、１つのパッケージ搭載領域４につき１６個ずつ電極部５が設けられた状態を示している。突起部６は、モジュール基板２の上面（電極部５の電極面を含む）から突出する状態で形成されている。突起部６は、上記複数の電極部５の間を縫うようにパッケージ搭載領域４に格子状に設けられている。突起部６は、熱硬化性の樹脂を用いて形成されている。突起部６の具体的な形成方法については、後段で詳しく説明する。
モジュール基板２の下面には複数の外部接続端子７が設けられている。各々の外部接続端子７は、モジュール基板２の下面から突出する状態でボール状に形成されている。複数の外部接続端子７は、例えばハンダ材料からなるハンダボールによって形成されている。複数の外部接続端子７は、モジュール基板２の下面に行列状に配置されている。上述した電極部５は、モジュール基板２に形成されている内層配線（不図示）を介して、対応する外部接続端子７に導通している。
［半導体パッケージの構成］
各々の半導体パッケージ３は、図示しない半導体素子（半導体チップ）を個別に備えている。半導体素子は、例えば、ＣＰＵ（中央演算回路）やＧＰＵ（画像処理回路）を構成するものである。半導体パッケージ３は、例えば、セラミックスからなるパッケージ体に半導体素子を実装して封止したものであってもよいし、ＣＳＰ（チップスケールパッケージやＷＬＰ（ウエハレベルパッケージ）と呼ばれるものであってもよい。各々の半導体パッケージ３は、パッケージ底面に複数の接続端子８を有している。接続端子８は、半導体パッケージ３に内蔵された半導体素子に電気的に接続するものである。複数の接続端子８は、上述した複数の電極部５と同様に行列状の配列で、パッケージ底面に配置されている。各々の接続端子８は、パッケージ底面から突出する状態でボール状に形成されている。このため、各々の半導体パッケージ３は、ＢＧＡ型のパッケージ構造となっている。各々の接続端子８は、これを形成する導電材料として、例えばハンダ材料からなるハンダボールによって形成されている。ただし、これに限らず、例えば、ハンダ材料や他の導電材料からなる金属のバンプで接続端子８を突状に形成したものでもよい。また、接続端子８の形状は、ボール状に限らず、柱状であってもよい。複数の接続端子８の端子中心間ピッチは、上述した複数の電極部５の中心間ピッチと同じ寸法に設定されている。例えば、各々の接続端子８の端子径（直径）が０．３ｍｍで、端子中心間ピッチが０．８ｍｍに設定されるものと仮定すると、電極部５の中心間ピッチもそれと同じ０．８ｍｍに設定される。
上記構成からなるモジュール基板２及び複数の半導体パッケージ３のうち、複数の半導体パッケージ３の各々は、上記複数の接続端子８を介してモジュール基板２のパッケージ搭載領域４に搭載されている。モジュール基板２に半導体パッケージ３を搭載した状態では、複数の接続端子８が、パッケージ搭載領域４に設けられた複数の電極部５に電気的かつ機械的に接続されている。また、モジュール基板２に形成された突起部６は、複数の接続端子８の端子間に配置されている。突起部６の先端（突端）は、半導体パッケージ３のパッケージ底面に接触する状態で配置されている。
［半導体モジュールの製造方法］
半導体モジュールの製造工程は、大きくは、図３に示すように、半導体パッケージの作製工程Ｆ１と、モジュール基板の作製工程Ｆ２と、半導体パッケージの搭載工程Ｆ３と、外部接続端子の形成工程Ｆ４とに分けられる。このうち、半導体パッケージの作製工程Ｆ１とモジュール基板の作製工程Ｆ２は任意の順序で又は並行して行なわれ、その後に、半導体パッケージの搭載工程Ｆ３と外部接続端子の形成工程Ｆ４が順に行なわれる。
［半導体パッケージの作製工程：Ｆ１］
この工程Ｆ１では、例えば、公知のＣＳＰ製造プロセスやＷＬＰ製造プロセスを適用することで、上述した複数の接続端子８を有する半導体パッケージ３を作製する。その際、例えば、パッケージ底面にフラックスを塗布してハンダボールを搭載するか、適量のハンダ材料を印刷法等により供給した状態で、リフローすることにより、パッケージ底面に複数の接続端子８を突状に形成する。
［モジュール基板の作製工程：Ｆ２］
この工程Ｆ２では、上述した複数の電極部５と突起部６とを有するモジュール基板２を作製する。その際、図４（Ａ）に示すように、複数の電極部５を含む配線のパターンをモジュール基板２に形成した後、図４（Ｂ）に示すように、モジュール基板２のパッケージ搭載領域４に突起部６を形成する。突起部６は、半導体パッケージ３側に設けられる複数の接続端子８の端子間に位置するように、複数の電極部５の間に形成される。突起部６は、モジュール基板２の基材に複数の電極部５やこれにつながる配線、他の電極部などを形成した後、例えば以下のような方法で形成される。
［突起部の形成方法の第１例］
第１例では、ディスペンス塗布法を用いる。具体的には、図５（Ａ）に示すように、ディスペンスノズル１１を用いて、モジュール基板２の上面に熱硬化性の樹脂（ペースト）１２を塗布した後、当該樹脂１２を熱処理で硬化させる。樹脂１２は、突起部６の形成材料となるものである。樹脂１２には、例えば、エポキシ樹脂などを用いるとよい。ディスペンスノズル１１で樹脂１２を塗布しただけでは、熱硬化後の樹脂１２の高さにバラツキが生じる懸念がある。このため、樹脂１２を熱硬化させた後に、例えば研磨加工によって樹脂１２の高さを揃える、いわゆるレベリング処理を行なうことが望ましい。これにより、図５（Ｂ）に示すように、一様な高さ（突出寸法）で突起部６を形成することができる。
［突起部の形成方法の第２例］
第２例では、スクリーン印刷法を用いる。具体的には、図６（Ａ）に示すように、モジュール基板２の上面にスクリーンマスク１４を密着させて重ねる。スクリーンマスク１４には、突起部６の配置に対応して開口（必要に応じてメッシュ開口）１５が設けられている。このスクリーンマスク１４をモジュール基板２に重ねて、マスク上に供給した熱硬化性の樹脂（ペースト）１６をスキージ１７の移動により開口１５に充填する。これにより、スクリーンマスク１４の開口１５を通してモジュール基板２に樹脂１６が供給（塗布）される。その後、モジュール基板２からスクリーンマスク１４を取り外した後、樹脂１６を熱処理で硬化させる。この場合は、樹脂１６を熱硬化させた後に、上記のようなレベリング処理を行わなくても、図６（Ｂ）に示すように、一様な高さ（突出寸法）で突起部６を形成することができる。
［突起部の形成方法の第３例］
第３例では、フォトリソグラフィ法を用いる。具体的には、図７（Ａ）に示すように、モジュール基板２の上面にフィルム状の樹脂を貼り付けるか、液状の樹脂をスピンコート法等で塗布することにより、モジュール基板２の上面を感光性の樹脂（ポジ型のフォトレジスト）１７で被覆した後、これをプリベークする。次に、遮光パターン１８Ａを有するフォトマスク１８を用いて樹脂１７を露光する。遮光パターン１８Ａは、突起部６の配置に対応して形成されている。樹脂１７は、遮光パターン１８Ａの部分を除いて露光され、その露光された部分だけが現像液に対して可溶性を示すものとなる。したがって、樹脂１７が形成されたモジュール基板２をフォトマスク１８で露光した後、現像液を用いて現像することにより、露光された樹脂１７は現像液に溶けてモジュール基板２から除去され、露光されなかった樹脂１７だけがモジュール基板２に残る。現像後は、リンス及びポストベークを順に行なって樹脂１７を硬化させる。この場合も、樹脂１７を硬化させた後に、上記のようなレベリング処理を行わなくても、図７（Ｂ）に示すように、一様な高さ（突出寸法）で突起部６を形成することができる。
［半導体パッケージの搭載工程：Ｆ３］
この工程Ｆ３では、図８（Ａ）モジュール基板２の上面に、複数の接続端子８を下向きにした状態で半導体パッケージ３を搭載する。半導体パッケージ３は、モジュール基板２の上面に区画されているパッケージ搭載領域４に１つずつ搭載される。また、半導体パッケージ３は、パッケージ底面に形成されている複数の接続端子８を介してモジュール基板２に搭載される。その際、接続端子８をハンダボールで形成したとすると、このハンダボールをリフローの熱で溶融させることにより、モジュール基板２の電極部５に接合させる。これにより、半導体パッケージ３は複数の接続端子４を介してモジュール基板２に電気的かつ機械的に接続された状態となる。
また、モジュール基板２に半導体パッケージ３を搭載する前の段階（工程Ｆ１，Ｆ２の段階）では、図８（Ｂ）に示すように、モジュール基板２における突起部６の突出寸法Ｌ１が、半導体パッケージ３における接続端子８の突出寸法Ｌ２よりも小となるように、モジュール基板２に突起部６を形成しておく。そして、モジュール基板２に半導体パッケージ３を搭載する段階（工程Ｆ３の段階）では、図８（Ｃ）に示すように、接続端子８を形成している導電材料（本形態例ではハンダ材料）をリフローの熱で溶融させることにより、突起部６の先端をパッケージ底面に接触させる。これにより、モジュール基板２と半導体パッケージ３との間には、突起部６の突出寸法Ｌ１に応じた隙間が確保される。
［外部接続端子の形成工程：Ｆ４］
この工程Ｆ４では、上記図１に示すように、モジュール基板２の下面に複数の外部接続端子７を形成する。外部接続端子７は、例えば上述した接続端子８と同様の方法で形成される。
以上の工程Ｆ１，Ｆ２，Ｆ３，Ｆ４を経て、上記図１に示す構成の半導体モジュール１が得られる。なお、半導体モジュール１としては、例えば図９に示すように、放熱板９を取り付けた構成としてもよい。放熱板９は、ヒートスプレッダと呼ばれるもので、例えば銅、アルミニウムなどのように熱伝導性の高い金属（合金を含む）によって平板状に形成されている。放熱板９は、モジュール基板２と同等の外形寸法をもって平面視四角形に形成されている。放熱板９の下面は、モジュール基板２に搭載されている各々の半導体パッケージ３の上面に接触している。また、放熱板９は、熱伝導性の接着剤（例えば、金属ペースト、熱伝導性樹脂など）を用いて、各々の半導体パッケージ３の上面に接合されている。なお、ここでは複数の半導体パッケージ３に対して１つの放熱板９を一括に接合しているが、これに限らず、複数の半導体パッケージ３に個別に放熱板を接合して取り付けてもよい。また、放熱板９の取り付け工程は、半導体チップの搭載工程Ｆ３の後で、かつ外部接続端子の形成工程Ｆ４の前に行なえばよい。
上記構成からなる半導体モジュール１を最終製品のセットに組み込む場合は、例えば、上記図３に示すように、半導体モジュールの実装工程Ｆ１１と、放熱装置の取り付け工程Ｆ１２を順に行なう。
［半導体モジュールの実装工程：Ｆ１１］
この工程Ｆ１１では、図１０に示すように、モジュール基板２よりも外形寸法が大きい実装基板２０に半導体モジュール１を実装する。実装基板２０は、例えばガラスエポキシなどの有機系材料を基材としたプリント配線基板を用いて構成されるものである。実装基板２０には、半導体モジュール１の実装位置や外部接続端子７の配置に合わせて複数の電極部（不図示）が予め設けられている。半導体モジュール１の外部接続端子７は、実装基板２０上の電極部に電気的かつ機械的に接続される。例えば、外部接続端子７をハンダボールで形成した場合は、リフローの熱でハンダボールを溶融させることにより、実装基板２０の電極部に外部接続端子７を接続させる。
［放熱装置の取り付け工程：Ｆ１２］
この工程Ｆ１２では、図１１に示すように、複数本の固定ボルト２１を用いて放熱装置２２を取り付ける。固定ボルト２１は、例えば、実装基板２０の四隅に１本ずつ設けられる。放熱装置２２は、半導体モジュール１に設けられた放熱板９に対して、当該放熱板９の片側全面にわたって接触するように取り付けられる。放熱装置２２は、図では簡略して表示しているが、例えば、ヒートシンク、放熱フィン、冷却ファンなどを用いて構成される。
このように半導体モジュール１をセットに組み込む場合は、半導体パッケージ３で発生する熱を効率良く放熱装置２２に逃がすために、例えば固定ボルト２１を締め付けることで、図１１の矢印方向に圧力を加える。このように圧力を加えると、半導体モジュール１の放熱板９と放熱装置２２との密着性が高まるため、放熱板９と放熱装置２２との間の熱抵抗が小さくなる。したがって、各々の半導体パッケージ３で発生した熱を、放熱板９を介して放熱装置２２に効率良く伝えることができる。
また、上述のように圧力を加えると、その圧力が放熱板９を介して半導体パッケージ３に作用する。ただし、半導体パッケージ３に対しては、モジュール基板２に設けられた突起部６の先端がパッケージ底面に接触している。このため、半導体パッケージ３に作用する圧力は突起部６で受け止められる。したがって、半導体パッケージ３の接続端子４に加わる圧力を、突起部６の存在によって低減することができる。その結果、樹脂の注入及び硬化によって接続端子４を補強しなくても、接続端子４のクラックの発生を防止することができる。また、モジュール基板２のパッケージ搭載領域４に突起部６を格子状に設けることにより、１つの接続端子４につき、少なくとも２方向に突起部６を近接させて配置することができる。このため、各々の接続端子４に加わる圧力を、その近傍に存在する突起部６で効果的に低減することができる。
＜第２の実施の形態＞
図１２は本発明の第２の実施の形態に係る半導体モジュールに適用されるモジュール基板の構成を示す上面図である。図示したモジュール基板２には、上記第１の実施の形態と同様に、４つのパッケージ搭載領域４が区画され、かつ各々のパッケージ搭載領域４に複数の電極部５と突起部６とが設けられている。そして、突起部６の配置形態が上記第１の実施の形態の場合と異なっている。即ち、上記第１の実施の形態においては、モジュール基板２のパッケージ搭載領域４に突起部６が格子状に設けられているが、第２の実施の形態においては、突起部６が線状に設けられている。突起部６は、複数の電極部５の間を通すように、複数本に分けて互いに平行な直線形状に形成されている。突起部６は、上記第１の実施の形態と同様の工程Ｆ１〜Ｆ４を有する半導体モジュール１の製造工程の中で、上記第１の実施の形態と同様の方法で形成されるものである。
本発明の第２の実施の形態に係る半導体モジュール１を、例えば上記第１の実施の形態と同様の工程Ｆ１１，Ｆ１２でセットに組み込んで、放熱装置２２との密着性を高めるために圧力を加えると、半導体パッケージ３に作用する圧力が突起部６で受け止められる。したがって、半導体パッケージ３の接続端子４に加わる圧力を、突起部６の存在によって低減することができる。その結果、樹脂の注入及び硬化によって接続端子４を補強しなくても、接続端子４のクラックの発生を防止することができる。また、モジュール基板２のパッケージ搭載領域４に突起部６を線状に設けることにより、格子状に設ける場合に比較して、突起部６をディスペンス塗布法等で形成するときの樹脂の使用量を低減することができる。
＜第３の実施の形態＞
図１３は本発明の第３の実施の形態に係る半導体モジュールに適用されるモジュール基板の構成を示す上面図である。図示したモジュール基板２には、上記第１の実施の形態と同様に、４つのパッケージ搭載領域４が区画され、かつ各々のパッケージ搭載領域４に複数の電極部５と突起部６とが設けられている。そして、突起部６の配置形態が上記第１の実施の形態の場合と異なっている。即ち、上記第１の実施の形態においては、モジュール基板２のパッケージ搭載領域４に突起部６が格子状に設けられているが、第３の実施の形態においては、突起部６が点状に設けられている。突起部６は、複数の電極部５の間に位置するように、パッケージ搭載領域４の内部に点在している。より具体的には、４つの電極部５で囲まれる領域の中央に１つずつ突起部６が設けられている。各々の突起部６は、モジュール基板２の上面から柱状に突出する状態で形成されている。突起部６は、上記第１の実施の形態と同様の工程Ｆ１〜Ｆ４を有する半導体モジュール１の製造工程の中で、上記第１の実施の形態と同様の方法で形成されるものである。
本発明の第３の実施の形態に係る半導体モジュール１を、例えば上記第１の実施の形態と同様の工程Ｆ１１，Ｆ１２でセットに組み込んで、放熱装置２２との密着性を高めるために圧力を加えると、半導体パッケージ３に作用する圧力が突起部６で受け止められる。したがって、半導体パッケージ３の接続端子４に加わる圧力を、突起部６の存在によって低減することができる。その結果、樹脂の注入及び硬化によって接続端子４を補強しなくても、接続端子４のクラックの発生を防止することができる。また、モジュール基板２のパッケージ搭載領域４に突起部６を点状に設けることにより、線状に設ける場合に比較して、突起部６をディスペンス塗布法等で形成するときの樹脂の使用量を低減することができる。
１…半導体モジュール、２…モジュール基板、３…半導体パッケージ、４…パッケージ搭載領域、６…突起部、８…接続端子

Claims (7)

  1. モジュール基板と、
    前記モジュール基板に搭載された複数の半導体パッケージと
    を備え、
    前記半導体パッケージは、突状に形成された複数の接続端子をパッケージ底面に有するとともに、当該複数の接続端子を介して前記モジュール基板のパッケージ搭載領域に搭載され、
    前記モジュール基板は、前記複数の接続端子の端子間に位置する状態で前記パッケージ搭載領域に形成された突起部を有するとともに、当該突起部の先端が前記パッケージ底面に接触する状態で配置されている
    半導体モジュール。
  2. 前記突起部は、前記モジュール基板のパッケージ搭載領域に格子状に設けられている
    請求項１記載の半導体モジュール。
  3. 前記突起部は、前記モジュール基板のパッケージ搭載領域に線状に設けられている
    請求項１記載の半導体モジュール。
  4. 前記突起部は、前記モジュール基板のパッケージ搭載領域に点状に設けられている
    請求項１記載の半導体モジュール。
  5. パッケージ底面に複数の接続端子を突状に形成してなる半導体パッケージを作製する工程と、
    前記半導体パッケージが搭載されるモジュール基板のパッケージ搭載領域に前記複数の接続端子の端子間に位置する状態で突起部を形成する工程と、
    前記突起部の先端を前記パッケージ底面に接触させるように、前記モジュール基板に前記複数の接続端子を介して前記半導体パッケージを搭載する工程と
    を有する半導体モジュールの製造方法。
  6. 前記モジュール基板に前記半導体パッケージを搭載する前の段階では、前記モジュール基板における前記突起部の突出寸法が、前記半導体パッケージにおける前記接続端子の突出寸法よりも小となるように、前記モジュール基板に前記突起部を形成しておき、
    前記モジュール基板に前記半導体パッケージを搭載する段階では、前記接続端子を形成している導電材料を熱で溶融させることにより、前記突起部の先端を前記パッケージ底面に接触させる
    請求項５記載の半導体モジュールの製造方法。
  7. 前記突起部の形成材料に樹脂を用いるとともに、前記モジュール基板のパッケージ搭載領域に、ディスペンス塗布法、スクリーン印刷法又はフォトリソグラフィ法を用いて、前記突起部を形成する
    請求項５又は６記載の半導体モジュールの製造方法。
JP2009053079A 2009-03-06 2009-03-06 半導体モジュール及び半導体モジュールの製造方法 Pending JP2010206131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009053079A JP2010206131A (ja) 2009-03-06 2009-03-06 半導体モジュール及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053079A JP2010206131A (ja) 2009-03-06 2009-03-06 半導体モジュール及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2010206131A true JP2010206131A (ja) 2010-09-16

Family

ID=42967294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053079A Pending JP2010206131A (ja) 2009-03-06 2009-03-06 半導体モジュール及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2010206131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222745A (ja) * 2012-04-13 2013-10-28 Ibiden Co Ltd 電子部品及びその製造方法
JP2014098867A (ja) * 2012-11-16 2014-05-29 Hitachi Metals Ltd 信号伝送装置
KR20210025468A (ko) * 2019-08-26 2021-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3d 패키지를 형성하기 위한 능동 소자 다이 상에의 수동 소자의 본딩

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222745A (ja) * 2012-04-13 2013-10-28 Ibiden Co Ltd 電子部品及びその製造方法
JP2014098867A (ja) * 2012-11-16 2014-05-29 Hitachi Metals Ltd 信号伝送装置
KR20210025468A (ko) * 2019-08-26 2021-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3d 패키지를 형성하기 위한 능동 소자 다이 상에의 수동 소자의 본딩
KR102447649B1 (ko) * 2019-08-26 2022-09-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 3d 패키지를 형성하기 위한 능동 소자 다이 상에의 수동 소자의 본딩
US11837575B2 (en) 2019-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding passive devices on active device dies to form 3D packages

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP5635247B2 (ja) マルチチップモジュール
TWI543314B (zh) 半導體封裝物
US20060115931A1 (en) Semiconductor package substrate with embedded chip and fabrication method thereof
US7495346B2 (en) Semiconductor package
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
JP2008135521A (ja) 半導体装置およびその製造方法
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
JP2011044561A (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
CN217444385U (zh) 芯片封装结构
JP2003008186A (ja) 半導体装置
US20080203557A1 (en) Semiconductor module and method of manufacturing the same
JP2010206131A (ja) 半導体モジュール及び半導体モジュールの製造方法
TWI509756B (zh) 薄膜覆晶封裝結構
JP5022756B2 (ja) 半導体チップの実装方法
JP2000232186A (ja) 半導体装置およびその製造方法
JP2010206132A (ja) 半導体装置及び半導体装置の製造方法
JP2006278441A (ja) 半導体装置およびその製造方法
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP3459622B2 (ja) 電子部品の製造方法
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
KR100914892B1 (ko) 볼 그리드 어레이 패키지 및 그 제조방법