JP2010263192A - 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 - Google Patents

回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2010263192A
JP2010263192A JP2010081168A JP2010081168A JP2010263192A JP 2010263192 A JP2010263192 A JP 2010263192A JP 2010081168 A JP2010081168 A JP 2010081168A JP 2010081168 A JP2010081168 A JP 2010081168A JP 2010263192 A JP2010263192 A JP 2010263192A
Authority
JP
Japan
Prior art keywords
package
copper post
semiconductor package
sealing material
lower semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010081168A
Other languages
English (en)
Other versions
JP5566161B2 (ja
Inventor
Kyoung Man Kim
敬 萬 金
In-Ku Kang
仁 九 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010263192A publication Critical patent/JP2010263192A/ja
Application granted granted Critical
Publication of JP5566161B2 publication Critical patent/JP5566161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法を提供する。
【解決手段】本発明のパッケージオンパッケージは、内部に複数の半導体チップが積層された下部半導体パッケージと、下部半導体パッケージの上部面の封止材の一部を除去して設けられ、封止材より高さが低い銅ポスト形態の連結部と、下部半導体パッケージの連結部にソルダーボールを通じてファンイン構造で連結される上部半導体パッケージと、を備える。これにより、下部半導体パッケージの最上部の半導体チップの回路パターンの浮き上がり問題を解決でき、上／下部半導体パッケージ間のソルダー接合の信頼度を高め得る。
【選択図】図１

Description

本発明は、半導体パッケージ及びその製造方法に係り、より詳細には、二つの半導体パッケージが上／下方向から連結されたパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）及びその製造方法に関する。
近年、電子携帯機器の小型化によって、半導体パッケージのサイズも次第に小型化、薄型化、軽量化されている。従来は、電子携帯機器のメイン印刷回路基板に一つの機能を担当する半導体パッケージがそれぞれ搭載されたが、最近では、２つ以上の異なる機能を担当する進歩した形態の半導体パッケージが搭載されている。
このような進歩した形態の半導体パッケージとして代表的なものは、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）、及びＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）のような統合型半導体パッケージがある。このような統合型半導体パッケージのうち、ＰＯＰは、それぞれの半導体パッケージで組立て及び電気的検査が完了した後に、二つの半導体パッケージを一つに統合する方式である。従って、単品半導体パッケージに対して、電気的機能を完全に検査して不良を除去した状態で組立てられるため、ＰＯＰ状態で組立てた後に発生する電気的不良が減少する長所があり、異なる機能を担う単品半導体パッケージを一つの半導体パッケージにできるという長所がある。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、半導体パッケージの高さを低くさせつつ、ソルダー接合の信頼度を向上させて、回路パターンの浮き上がり欠陥を抑制できるパッケージオンパッケージ（ＰＯＰ）を提供することにある。
本発明の他の目的は、半導体パッケージの高さを低くさせつつ、ソルダー接合信頼度を向上させて、回路パターンの浮き上がり欠陥を抑制できるＰＯＰの製造方法を提供することにある。
上記目的を達成するためになされた本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ（ＰＯＰ）は、内部に複数の半導体チップが積層された下部半導体パッケージと、前記下部半導体パッケージの上部面の封止材の一部を除去して設けられ、該封止材より高さが低い銅ポスト形態の連結部と、前記下部半導体パッケージの連結部にソルダーボールを通じてファンイン構造で連結される上部半導体パッケージと、を備えることを特徴とする。
本発明の望ましい実施形態によれば、前記下部半導体パッケージは、パッケージ製造用の基板と、前記基板上に積層された複数の半導体チップと、前記積層された最上部の半導体チップの表面に形成されたパッド再配置パターンと、前記パッド再配置パターンの連結端子上に形成された銅ポストと、前記半導体チップと前記基板とを連結するワイヤと、前記基板の上部、半導体チップ、ワイヤ及び銅ポストを密封する封止材と、前記基板の下部に付着されたソルダーボールと、を備えることが適している。
また、本発明の望ましい実施形態によれば、前記積層された複数の半導体チップは、第１及び第２傾斜を有するように階段型に前記基板上に積層されることが適し、前記下部半導体パッケージは、前記基板の他の領域に搭載されて前記基板とワイヤで連結される受動素子を更に備えることが適している。
望ましくは、前記連結部の銅ポストは、前記銅ポストの側面及び上部表面にソルダーがメッキされるか、又は上部表面にのみソルダーがメッキされることが適し、中間部分が空いている形態もある。
一方、前記封止材の一部が除去された形状は、前記銅ポストの一部のみが外部に現れるように除去されるか、又は前記銅ポスト全体が外部に現れるように除去されたものでもある。
前記上部半導体パッケージのソルダーボールの一部は、前記下部半導体パッケージの封止材の高さより低い高さで前記連結部の銅ポストと連結されることが適し、前記回路パターンの浮き上がり現象を抑制するＰＯＰは、前記下部半導体パッケージと前記上部半導体パッケージとの間を充填するアンダーフィルを更に備え得る。
上記他の目的を達成するためになされた本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ（ＰＯＰ）の製造方法は、複数の半導体チップが積層された構造であり、最上部の半導体チップにパッド再配置パターンが形成され、該パッド再配置パターンの連結端子に銅ポストが形成された下部半導体パッケージを準備する工程と、前記下部半導体パッケージの封止材の一部を除去し、前記銅ポストを露出させて連結部を形成する工程と、複数の半導体チップが積層された上部半導体パッケージのソルダーボールを前記下部半導体パッケージの連結部の銅ポストにファンイン方式で接合させる工程と、を有することを特徴とする。
本発明の望ましい実施形態によれば、前記下部半導体パッケージは、半導体パッケージ用の基板を準備する工程と、前記基板上に複数の半導体チップを第１及び第２傾斜を有するように階段型に積層する工程と、最上部にパッド再配置パターン及び銅ポストが形成された半導体チップを積層する工程と、前記半導体チップと前記基板とをワイヤで連結する工程と、前記基板の上部、半導体チップ、ワイヤを封止材で密封する工程と、前記基板の下部にソルダーボールを付着する工程と、を含んで設けられることが適している。
望ましくは、前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、前記銅ポストが完全に露出されるように除去するか、又は前記銅ポストが一部露出されるように除去することが適している。
一方、前記最上部にパッド再配置パターン及び銅ポストが形成された半導体チップは、前記銅ポストの表面にソルダーがメッキされたものを使用することが適し、前記銅ポストにソルダーがメッキされた形態は、前記銅ポストの側面と上部面とにソルダーが同時にメッキされた形態であるか、又は前記銅ポストの上部面にのみソルダーがメッキされた形態であることが望ましい。
また、本発明の望ましい実施形態によれば、前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、レーザエッチングを利用して前記銅ポストを露出させるか、又はマスクを使用したドライエッチング或いはウェットエッチングを利用して前記銅ポストを露出させるか、又は銅ポストの形成後に離型フィルムを銅ポストに付着する工程と、離型フィルムが付着された下部半導体パッケージを封止材で密封する工程と、前記封止材の密封が完了した後に前記離型フィルムを除去する工程と、を通じて前記銅ポストを露出させ得る。
本発明の望ましい実施形態によれば、前記上部半導体パッケージのソルダーボールが前記銅ポストに接合される位置は、前記下部半導体パッケージの封止材の高さより低いことが適している。
本発明によれば、第一に、ＰＯＰで上部半導体パッケージと下部半導体パッケージとが連結される構造がファンイン（ｆａｎ−ｉｎ）形態であるため、上部又は下部半導体パッケージの反り欠陥によって、上部及び下部半導体パッケージの連結不良が発生することを防止できる。
第二に、上部半導体パッケージのソルダーボールが下部半導体パッケージの封止材内に埋め込まれる構造であるため、ＰＯＰの全体高さを低められ、上部半導体パッケージのソルダーボールの高さが低くなるだけ、ソルダーボール間のピッチを狭めることが可能であり、これにより、ＰＯＰの設計工程でソルダーボールの配置を更に容易にできる。
第三に、上部半導体パッケージのソルダーボールが下部半導体パッケージの銅ポストと連結されて封止材内に埋め込まれる構造であるため、温度サイクル信頼度検査で下部半導体パッケージの封止材が温度変化によるストレスを吸収するバッファ層の役割を行える。これにより、下部半導体パッケージの最上部の半導体チップで温度変化によるストレスによって回路パターンの浮き上がり欠陥が発生することを防止して、ＰＯＰでソルダー接合信頼度（ＳＪＲ：Ｓｏｌｄｅｒ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ）を改善できる。
第四に、上部及び下部半導体パッケージに対する電気的検査を完了した後、良品である二つの個別半導体パッケージを連結するため、上部及び下部半導体パッケージを上下に連結した後、個別上部及び下部半導体パッケージで電気的不良が発生する問題を防止できる。
本発明の一実施形態による回路パターンの浮き上がり現象を抑制するＰＯＰを説明するための断面図である。 本発明の一実施形態による下部半導体パッケージで半導体チップを積層する方法を説明するための断面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の一例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の他の例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の更に他の例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの形態の例を説明するための平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの変形形態を説明するための平面図である。 図２の下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。 図８の下部半導体パッケージにエッチング工程を通じて連結部を形成した断面図である。 離型フィルムを使用して、本発明の一実施形態による下部半導体パッケージに連結部を形成する断面図である。 離型フィルムを使用して、図１０の下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。 離型フィルムを使用して、図１１の下部半導体パッケージに連結部を形成した断面図である。 本発明の一実施形態による連結部が形成された下部半導体パッケージに、上部半導体パッケージが搭載された形態を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の一例を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の他の例を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の更に他の例を示す断面図である。
以下、本発明の回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、下記の詳細な説明で開示する実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示が実施可能な形態で完全になるように発明の範囲を知らしめるために提供する。
図１は、本発明の一実施形態による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ（ＰＯＰ）を説明するための断面図である。
図１を参照すると、本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ（ＰＯＰ）１０００は、内部に複数の半導体チップが積層された下部半導体パッケージ１００と、下部半導体パッケージ１００の上部面の封止材１５０の一部を除去して設けられ、封止材１５０より高さが低い銅ポスト１２０形態の連結部２００（図９参照）と、下部半導体パッケージ１００の連結部にソルダーボール３６０を通じてファンイン（ｆａｎ−ｉｎ）構造で連結される上部半導体パッケージ３００と、を備える。ここで、下部半導体パッケージ１００と上部半導体パッケージ３００との間（図面のＢ部分）は、選択的にエポキシのようなアンダーフィル（ｕｎｄｅｒｆｉｌｌ）を充填できる。
本発明による回路パターンの浮き上がり現象を抑制するＰＯＰ１０００は、上部半導体パッケージ３００と下部半導体パッケージ１００とが連結される構造がファンイン形態である。従って、上部及び下部半導体パッケージ３００、１００の反り欠陥によって上部及び下部半導体パッケージ３００、１００の連結不良が発生することを防止できる。
ここで、ファンイン構造とは、上部及び下部半導体パッケージ３００、１００の連結が下部半導体パッケージ１００のエッジでなされず、半導体チップのある中央部で連結される構造を称す。一方、上部及び下部半導体パッケージ３００、１００の連結が下部半導体パッケージ１００のエッジでなされる構造をファンアウト（ｆａｎ−ｏｕｔ）構造という。この際、上部及び下部半導体パッケージの基板に若干の反り欠陥が発生すると、上部半導体パッケージのソルダーボールが下部半導体パッケージの基板に正常に連結されない致命的な連結不良が発生する恐れがある。従って、本発明による回路パターンの浮き上がり現象を抑制するＰＯＰ１０００は、ファンイン構造を有するため、このような連結不良問題を解決できる。
本実施形態による回路パターンの浮き上がり現象を抑制するＰＯＰ１０００は、下部半導体パッケージ１００の最上部の半導体チップにパッド再配置パターン１１８を形成し、パッド再配置パターン１１８の連結端子に銅ポスト１２０が別途に形成される特徴がある。そして、上部半導体パッケージ３００のソルダーボール３６０が下部半導体パッケージ１００の封止材１５０より低い高さで下部半導体パッケージ１００の封止材１５０に埋め込まれた形態で銅ポスト１２０と連結される。
これにより、ＰＯＰ１０００の全体の高さが低くなって、半導体パッケージを更に小型化させ得るという長所があり、上部半導体パッケージ３００のソルダーボール３６０の高さが低くなる度合に比例して、ソルダーボール３６０間の間隔を狭め得る。このような長所により、ＰＯＰ１０００の設計工程でソルダーボール３６０の配置を更に柔軟にできる。
一方、殆どの半導体パッケージは、製造が完了した後、多様な種類の信頼度検査を通じて最悪の環境でも半導体パッケージの機能が正常に作動できるか否かを確認する。このような信頼度検査のうち、温度変化による半導体パッケージの動作状態を確認する温度サイクル検査がある。温度サイクル検査は、通常、ＰＯＰ１０００を−２５℃で１０分間放置した後、再びこれを１２５℃の高温で１０分間放置する検査を周期的に反復する信頼度検査を称し、−２５℃と１２５℃とを１回ずつ遷移した状態を１サイクルと定義し、通常１０００サイクルを反復した後、ＰＯＰ１０００の動作状態を電気的／物理的な側面で確認する。
この時、上部半導体パッケージ３００のソルダーボール３６０と下部半導体パッケージ１００の最上部の半導体チップとを銅ポスト１２０を使用せずに直接連結すると、ソルダーボール３６０と半導体チップとの熱膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）の差によって、最上部の半導体チップに形成された回路パターン（図示せず）に浮き上がり現象が発生し、この部分で漏れ電流が発生するか、更には、回路連結が切れる致命的な欠陥が発生する恐れがある。
しかし、本発明による回路パターンの浮き上がり現象を抑制するＰＯＰ１０００は、銅ポスト１２０が上部半導体パッケージ３００のソルダーボール３６０と下部半導体パッケージ１００の最上部の半導体チップとの間の熱膨張係数（ＣＴＥ）の差を吸収できるバッファの役割を担うため、熱膨張係数の差によるストレスを分散させる役割を持つ。このように、上部半導体パッケージ３００のソルダーボール３６０が下部半導体パッケージ１００の封止材１５０に埋め込まれる構造であるため、封止材１５０も熱膨張係数の差によって発生する熱的ストレスを吸収できる役割を担ってＰＯＰ構造でソルダー接合信頼度（ＳＪＲ：Ｓｏｌｄｅｒ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ）を改善できる。
図２は、本発明の一実施形態による下部半導体パッケージで半導体チップを積層する方法を説明するための断面図である。
図２を参照すると、まずパッケージ用の基板１１０を準備する。パッケージ用の基板１１０は、印刷回路基板であって、上部面は、半導体チップ１１６が搭載されるチップ接着部が設けられ、チップ接着部のエッジに沿ってボンドフィンガー１１２が形成されている。また、パッケージ用の基板１１０の下部面には、ソルダーボールを付着できるソルダーボールパッド１１４が設けられている。
次いで、パッケージ用の基板１１０のチップ接着部に第１傾斜を有するように階段型に半導体チップ１１６を搭載する。そして、第１傾斜で搭載された半導体チップ１１６上に、再び元の方向に向かって第２傾斜を有するように他の半導体チップ１１６を階段型に搭載する。ここで、最上部に搭載された半導体チップ１１６には、パッド再配置パターン１１８が、回路パターンが形成された活性領域上に別途に形成され、パッド再配置パターン１１８の連結端子に銅ポスト１２０がそれぞれ形成されている。一方、パッケージ用の基板１１０の他の領域には、受動素子１４０が搭載され得る。
第１傾斜で階段型に搭載された半導体チップ１１６は、第１ワイヤ１３０でパッケージ用の基板１１０のボンドフィンガー１１２と連結され、第２傾斜で階段型に搭載された半導体チップ１１６は、第２ワイヤ１３２を通じてパッケージ用の基板１１０のボンドフィンガー１１２と連結され、受動素子１４０も第３ワイヤ１３４を通じてパッケージ用の基板１１０のボンドフィンガー１１２とそれぞれ連結される。
図３〜図５は、本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態を示す平面図である。
図３〜図５を参照すると、パッケージ用の基板の最上部に搭載された半導体チップ１１６には、別途のパッド再配置パターン１１８が構成されている。パッド再配置パターン１１８は、半導体チップ１１６に形成されたボンドパッド１１１を別途の連結端子１１３と電気的に相互連結させる回路パターンであり、連結端子１１３上には、本実施形態による銅ポスト１２０が形成されている。
ここで、半導体チップ１１６にあるボンドパッド１１１は、図３のように、半導体チップ１１６のエッジに沿って２列に形成されたもの１１１Ａでもあり、図４のように、半導体チップ１１６の一側面に１列に形成されたもの１１１Ｂでもあり、図５のように、半導体チップ１１６の中央部に２列に設けられたもの１１１Ｃでもあり得る。
図６は、本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの形態を説明するための平面図であり、図７は、銅ポストの変形形態を説明するための平面図である。
図６及び図７を参照すると、最上部の半導体チップ上にあるパッド再配置パターンの連結端子上に形成された銅ポスト１２０（図１参照）は、図６に示したように、十字型、多角形、円形、及び楕円形の多様な形態に作り得る。そして、これを変形して、図７のように、中間が空いている形態に作ることもある。ここで、図７のように、中間が空いている形態に銅ポストを設計する場合、ソルダーボールと最上部の半導体チップとの熱膨張係数（ＣＴＥ）差による熱的ストレスの吸収に更に有利である。
一方、銅ポスト１２０は、外部表面にソルダー（図１４の１２２Ａ、図１５の１２２Ｂ）が電気メッキ方式でメッキされていることが望ましい。銅ポスト１２０にメッキされたソルダー１２２Ａ（図１４）は、銅ポスト１２０の側面と上部面とにいずれもメッキされた形態であるか、又は銅ポスト１２０の上部面にのみソルダー１２２Ｂ（図１５）がメッキされた形態であることが望ましく、必要に応じて、ソルダー１２０（図１６）をメッキしないこともある。
図８は、図２の本発明の一実施形態による下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。
図８を参照すると、銅ポスト１２０が形成され、第１〜第３ワイヤ１３０、１３２、１３４が連結された結果物に対して、封止材１５０、例えば、エポキシモールドコンパウンド（ＥＭＣ：Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）を使用して、基板１１０の上面、半導体チップ１１６、第１〜第３ワイヤ１３０、１３２、１３４、パッド再配置パターン１１８、及び銅ポスト１２０を完全に密封する。ここで、封止材１５０は、銅ポスト１２０を完全に覆い得る厚さにモールディング工程が行われることが適している。
図９は、図８の本発明の一実施形態による下部半導体パッケージにエッチング工程を通じて連結部を形成した断面図である。
図９を参照すると、モールディングが完了した下部半導体パッケージ１００に対して銅ポスト１２０が露出するようにエッチングを進める。この時、銅ポスト１２０は、上部半導体パッケージ１３０（図１３）のソルダーボールの位置に相互対応して形成されていることが望ましい。エッチングは、レーザを使用して封止材１５０の一部を除去して銅ポスト１２０を露出させるビアを形成でき、それ以外にも、レーザの代りに、ドライエッチング或いはウェットエッチング工程を通じても、封止材１５０の一部を除去して銅ポスト１２０を露出させるビアの連結部２００を形成できる。
ここで、銅ポスト１２０にソルダー（図１４及び図１５の１２２Ａ、１２２Ｂを参照）がメッキされていない場合、連結部２００を形成した後、ソルダーを更にコーティングできる。ソルダーをコーティングする形態は、銅ポスト１２０の上部にのみコーティングするか、或いは上部及び側面のいずれにもコーティングできる。
図１０〜図１２は、離型フィルムを使用して、本発明の一実施形態による下部半導体パッケージに連結部を形成した断面図である。
図１０〜図１２を参照すると、図９では、レーザ或いはドライ／ウェットエッチングを通じて封止材１５０をエッチングして銅ポスト１２０を露出させるビアを形成した。しかし、他の方式で形成が可能である。詳細に説明すると、まず封止材を使用してモールディング工程を行う前に、離型フィルム１７０を、図１０のように、銅ポスト１２０を覆い包むように形成する。その後、離型フィルム１７０が封止材１５０の表面に露出するように、封止材１５０を使用して基板１１０の上部を図１１のように密封する。次いで、モールディングが完了した後、封止材１５０の表面に露出した離型フィルム１７０を除去して、銅ポスト１２０を露出させる連結部２００を形成できる。
図１３は、本発明の一実施形態による連結部が形成された下部半導体パッケージに上部半導体パッケージが搭載された形態を示す断面図である。
図１３を参照すると、連結部が形成された下部半導体パッケージ１００上に上部半導体パッケージ３００を搭載する。下部半導体パッケージ１００上に上部半導体パッケージ３００を搭載する方法は、下部半導体パッケージ１００の上部に形成された連結部２００に上部半導体パッケージ３００のソルダーボール３６０が挿入されてファンイン構造のＰＯＰ１０００を作る。ここで、連結部（図面のＡ）でリフロー工程を進めると、上部半導体パッケージ３００のソルダーボール３６０は、溶けて銅ポスト１２０と連結される。これについての詳細な構造は、図１４〜図１６を参照して詳細に説明する。上部半導体パッケージ３００と下部半導体パッケージ１００とを連結する工程後、上部及び下部半導体パッケージ３００、１００の間の空間（図面のＢ）に、エポキシを使用したアンダーフィルを更に充填する工程を進め得る。
図１４〜図１６は、本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態を示す断面図である。
図１４〜図１６を参照すると、図１４は、銅ポスト１２０が完全に露出するように連結部を形成した形態である。ここで、メッキされたソルダー１２２Ａが下部半導体パッケージ１００にある銅ポスト１２０の上部面と側面とのいずれにも形成されている。従って、リフロー工程を通じて溶けた上部半導体パッケージ３００のソルダーボール３６０は、ソルダー１２２Ａがメッキされた銅ポスト１２０を中心に広がってソルダーボール３６０と銅ポスト１２０との接合を形成する。ここで、銅ポスト１２０の上部及び側面にメッキされたソルダー１２２Ａは、レーザを使用して封止材１５０の一部を除去する連結部２００形成工程でエッチング阻止層の役割を担える。
図１５の場合は、ソルダー１２２Ｂが銅ポスト１２０の上部にのみメッキされた形態であり、この場合は、連結部を形成する時、銅ポスト１２０を完全に露出させず、一部のみが露出するようにビアを形成する。これにより、銅ポスト１２０とソルダーボール３６０との間には、封止材１５０が残留するため、温度サイクル検査で封止材１５０が接合される物質の熱膨張係数差による熱的ストレスを適切に吸収できる構造となる。
図１６は、銅ポスト１２０を完全に露出させないように連結部２００を形成したが、銅ポスト１２０に別途のソルダーを形成しない形態である。この場合、上部半導体パッケージ３００のソルダーボール３６０がリフロー工程を経ながら溶けて銅ポスト１２０に直接連結される。この場合にも、銅ポスト１２０とソルダーボール３６０との間には、封止材１５０が残留するため、温度サイクル検査で封止材１５０が接合される物質の熱膨張係数差による熱的ストレスを適切に吸収できる構造となる。
以上、図面を参照しながら本発明の実施形態について説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明は、半導体パッケージの製造関連の技術分野に好適に適用可能である。
１００ 下部半導体パッケージ
１１０、３１０ 基板
１１１ ボンドパッド
１１２ ボンドフィンガー
１１３ パッド再配置パターンの連結端子
１１４、３１４ ソルダーボールパッド
１１６ 半導体チップ
１１８ パッド再配置パターン
１２０ 銅ポスト
１２２Ａ、１２２Ｂ ソルダー
１３０ 第１ワイヤ
１３２ 第２ワイヤ
１３４ 第３ワイヤ
１４０ 受動素子
１５０、３５０ 封止材
１６０、３６０ ソルダーボール
１７０ 離型フィルム
２００ 連結部
３００ 上部半導体パッケージ
１０００ パッケージオンパッケージ（ＰＯＰ）

Claims (20)

  1. 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージであって、
    内部に複数の半導体チップが積層された下部半導体パッケージと、
    前記下部半導体パッケージの上部面の封止材の一部を除去して設けられ、該封止材より高さが低い銅ポスト形態の連結部と、
    前記下部半導体パッケージの連結部にソルダーボールを通じてファンイン構造で連結される上部半導体パッケージと、を備えることを特徴とするパッケージオンパッケージ。
  2. 前記下部半導体パッケージは、
    パッケージ製造用の基板と、
    前記基板上に積層された複数の半導体チップと、
    前記積層された最上部の半導体チップの表面に形成されたパッド再配置パターンと、
    前記パッド再配置パターンの連結端子上に形成された銅ポストと、
    前記半導体チップと前記基板とを連結するワイヤと、
    前記基板の上部、半導体チップ、銅ポストを密封する封止材と、
    前記基板の下部に付着されたソルダーボールと、を備えることを特徴とする請求項１に記載のパッケージオンパッケージ。
  3. 前記積層された複数の半導体チップは、
    第１及び第２傾斜を有するように階段型に前記基板上に積層されることを特徴とする請求項２に記載のパッケージオンパッケージ。
  4. 前記下部半導体パッケージは、
    前記基板の他の領域に搭載されて前記基板とワイヤで連結される受動素子を更に備えることを特徴とする請求項２に記載のパッケージオンパッケージ。
  5. 前記連結部の銅ポストは、
    前記銅ポストの側面及び上部表面にソルダーがメッキされるか、又は上部表面にのみソルダーがメッキされることを特徴とする請求項１に記載のパッケージオンパッケージ。
  6. 前記連結部の銅ポストは、
    中間部分が空いている形態であることを特徴とする請求項１に記載のパッケージオンパッケージ。
  7. 前記封止材の一部が除去された形状は、
    前記銅ポストの一部のみが外部に現れるように除去されることを特徴とする請求項１に記載のパッケージオンパッケージ。
  8. 前記封止材の一部が除去された形状は、
    前記銅ポストの全体が外部に現れるように除去されることを特徴とする請求項１に記載のパッケージオンパッケージ。
  9. 前記上部半導体パッケージのソルダーボールの一部は、
    前記下部半導体パッケージの封止材の高さより低い高さで前記連結部の銅ポストと連結されることを特徴とする請求項１に記載のパッケージオンパッケージ。
  10. 前記パッケージオンパッケージは、
    前記下部半導体パッケージと前記上部半導体パッケージとの間を充填するアンダーフィルを更に備えることを特徴とする請求項１に記載のパッケージオンパッケージ。
  11. 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージの製造方法であって、
    複数の半導体チップが積層された構造であり、最上部の半導体チップにパッド再配置パターンが形成され、該パッド再配置パターンの連結端子に銅ポストが形成された下部半導体パッケージを準備する工程と、
    前記下部半導体パッケージの封止材の一部を除去し、前記銅ポストを露出させて連結部を形成する工程と、
    複数の半導体チップが積層された上部半導体パッケージのソルダーボールを前記下部半導体パッケージの連結部の銅ポストにファンイン方式で接合させる工程と、を有することを特徴とするパッケージオンパッケージの製造方法。
  12. 前記下部半導体パッケージは、
    半導体パッケージ用の基板を準備する工程と、
    前記基板上に複数の半導体チップを第１及び第２傾斜を有するように階段型に積層する工程と、
    最上部にパッド再配置パターンと銅ポストとが形成された半導体チップを積層する工程と、
    前記半導体チップと前記基板とをワイヤで連結する工程と、
    前記基板の上部、半導体チップ、ワイヤを封止材で密封する工程と、
    前記基板下部にソルダーボールを付着する工程と、を含んで設けられることを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  13. 前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、
    前記銅ポストが完全に露出されるように除去することを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  14. 前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、
    前記銅ポストが一部露出されるように除去することを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  15. 前記最上部にパッド再配置パターンと銅ポストとが形成された半導体チップは、
    前記銅ポストの表面にソルダーがメッキされたものを使用することを特徴とする請求項１２に記載のパッケージオンパッケージの製造方法。
  16. 前記銅ポストにソルダーがメッキされた形態は、
    前記銅ポストの側面と上部面とにソルダーが同時にメッキされた形態であるか、又は前記銅ポストの上部面にのみソルダーがメッキされた形態であることを特徴とする請求項１５に記載のパッケージオンパッケージの製造方法。
  17. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    レーザエッチングを利用して前記銅ポストを露出させることを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  18. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    マスクを使用したドライエッチング或いはウェットエッチングを利用して前記銅ポストを露出させることを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  19. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    銅ポストの形成後に離型フィルムを銅ポストに付着する工程と、
    離型フィルムが付着された下部半導体パッケージを封止材で密封する工程と、
    前記封止材の密封が完了した後に前記離型フィルムを除去する工程と、を通じて前記銅ポストを露出させることを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
  20. 前記上部半導体パッケージのソルダーボールが前記銅ポストに接合される位置は、前記下部半導体パッケージの封止材の高さより低いことを特徴とする請求項１１に記載のパッケージオンパッケージの製造方法。
JP2010081168A 2009-05-08 2010-03-31 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 Active JP5566161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090040290A KR20100121231A (ko) 2009-05-08 2009-05-08 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR10-2009-0040290 2009-05-08

Publications (2)

Publication Number Publication Date
JP2010263192A true JP2010263192A (ja) 2010-11-18
JP5566161B2 JP5566161B2 (ja) 2014-08-06

Family

ID=43061861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010081168A Active JP5566161B2 (ja) 2009-05-08 2010-03-31 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US8253232B2 (ja)
JP (1) JP5566161B2 (ja)
KR (1) KR20100121231A (ja)
TW (1) TW201044548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185457B1 (ko) * 2011-01-07 2012-10-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
KR20130007602A (ko) * 2010-03-18 2013-01-18 모사이드 테크놀로지스 인코퍼레이티드 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
KR101239458B1 (ko) * 2011-01-25 2013-03-06 하나 마이크론(주) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
KR20120129286A (ko) * 2011-05-19 2012-11-28 에스케이하이닉스 주식회사 적층 반도체 패키지
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
TWI467731B (zh) * 2012-05-03 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101398811B1 (ko) 2012-05-31 2014-05-27 에스티에스반도체통신 주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR102029804B1 (ko) * 2012-12-17 2019-10-08 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
US9027226B2 (en) * 2013-03-27 2015-05-12 Bae Systems Information And Electronic Systems Integration Inc. Method for implementing prompt dose mitigating capacitor
US9691745B2 (en) * 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
KR20150014701A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9324698B2 (en) 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
TWI646639B (zh) 2013-09-16 2019-01-01 Ｌｇ伊諾特股份有限公司 半導體封裝
KR102093927B1 (ko) * 2013-09-27 2020-03-26 엘지이노텍 주식회사 반도체 패키지
KR102091619B1 (ko) * 2013-09-27 2020-03-23 엘지이노텍 주식회사 반도체 패키지
KR102084540B1 (ko) * 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102258739B1 (ko) 2014-03-26 2021-06-02 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102262907B1 (ko) * 2014-05-30 2021-06-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR102270283B1 (ko) * 2014-11-11 2021-06-29 엘지이노텍 주식회사 반도체 패키지
KR101619460B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조장치
KR102296746B1 (ko) * 2014-12-31 2021-09-01 삼성전자주식회사 적층형 반도체 패키지
KR102436220B1 (ko) * 2015-09-18 2022-08-25 삼성전기주식회사 패키지 기판 및 그 제조방법
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
US10134716B2 (en) * 2017-03-16 2018-11-20 Intel Corporatin Multi-package integrated circuit assembly with through-mold via
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备
JP2019057575A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP2019161095A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
JP2019204841A (ja) * 2018-05-22 2019-11-28 株式会社村田製作所 半導体装置
JP2020047793A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置の製造方法
KR102573307B1 (ko) 2018-09-28 2023-08-31 삼성전자 주식회사 반도체 패키지
KR102589684B1 (ko) * 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
KR102628536B1 (ko) * 2019-02-01 2024-01-25 에스케이하이닉스 주식회사 적층 칩 구조를 가지는 반도체 패키지
KR20210000812A (ko) * 2019-06-25 2021-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210019226A (ko) * 2019-08-12 2021-02-22 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR20210077290A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
US11723150B2 (en) 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
US11942459B2 (en) 2022-02-14 2024-03-26 Western Digital Technologies, Inc. Semiconductor device package with exposed bond wires

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216185A (ja) * 1999-01-27 2000-08-04 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2005026680A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 積層型ボールグリッドアレイパッケージ及びその製造方法
US20050133932A1 (en) * 2003-12-19 2005-06-23 Jens Pohl Semiconductor module with a semiconductor stack, and methods for its production
JP2006228940A (ja) * 2005-02-17 2006-08-31 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20080105962A1 (en) * 2006-11-08 2008-05-08 Advanced Semiconductor Engineering, Inc. Chip package
JP2008270597A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR20050027384A (ko) 2003-09-15 2005-03-21 삼성전자주식회사 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
KR100842915B1 (ko) 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US7911070B2 (en) * 2008-09-25 2011-03-22 Stats Chippac Ltd. Integrated circuit packaging system having planar interconnect
US7863109B2 (en) * 2008-12-05 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with a protrusion on an inner stacking module and method of manufacture thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216185A (ja) * 1999-01-27 2000-08-04 Shinko Electric Ind Co Ltd 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2005026680A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 積層型ボールグリッドアレイパッケージ及びその製造方法
US20050133932A1 (en) * 2003-12-19 2005-06-23 Jens Pohl Semiconductor module with a semiconductor stack, and methods for its production
JP2006228940A (ja) * 2005-02-17 2006-08-31 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20080105962A1 (en) * 2006-11-08 2008-05-08 Advanced Semiconductor Engineering, Inc. Chip package
JP2008270597A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185457B1 (ko) * 2011-01-07 2012-10-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20100283140A1 (en) 2010-11-11
TW201044548A (en) 2010-12-16
US8253232B2 (en) 2012-08-28
JP5566161B2 (ja) 2014-08-06
KR20100121231A (ko) 2010-11-17

Similar Documents

Publication Publication Date Title
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7339278B2 (en) Cavity chip package
JP3685947B2 (ja) 半導体装置及びその製造方法
US7989959B1 (en) Method of forming stacked-die integrated circuit
JP2008166373A (ja) 半導体装置およびその製造方法
JP2008124435A (ja) マルチスタックパッケージ及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
JP2011129684A (ja) 半導体装置及びその製造方法
TWI741207B (zh) 半導體裝置
TWI300261B (en) Chip package structur
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP2010161419A (ja) 半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP2010263108A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
JP2008277457A (ja) 積層型半導体装置および実装体
JP2014192171A (ja) 半導体装置及びその製造方法
TWI698967B (zh) 封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250