KR20130007602A - 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법 - Google Patents

오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130007602A
KR20130007602A KR1020127026510A KR20127026510A KR20130007602A KR 20130007602 A KR20130007602 A KR 20130007602A KR 1020127026510 A KR1020127026510 A KR 1020127026510A KR 20127026510 A KR20127026510 A KR 20127026510A KR 20130007602 A KR20130007602 A KR 20130007602A
Authority
KR
South Korea
Prior art keywords
dice
die
group
substrate
bonding
Prior art date
Application number
KR1020127026510A
Other languages
English (en)
Inventor
피터 길링햄
Original Assignee
모사이드 테크놀로지스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모사이드 테크놀로지스 인코퍼레이티드 filed Critical 모사이드 테크놀로지스 인코퍼레이티드
Publication of KR20130007602A publication Critical patent/KR20130007602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치는, 기판에 장착되는 복수의 스택된 반도체 다이스를 갖는다. 각각의 다이는 유사한 치수들을 갖는다. 각각의 다이는 다이의 접합 에지를 따라 배열된 복수의 제1 접합 패드들을 갖는다. 제1 그룹의 다이스는 제1 방향으로 배향된 접합 에지로 기판에 장착된다. 제2 그룹의 다이스는 제1 방향에 대향하는 제2 방향으로 배향된 접합 에지로 기판에 장착된다. 각각의 다이는, 각각의 다이의 접합 패드들이 기판에 수직한 방향으로 기판과 나머지 다이스의 임의의 부분 사이에 배치되지 않도록, 개별적인 측면 오프셋 거리만큼 나머지 다이스에 대해 제2 방향으로 측면으로 오프셋된다. 복수의 접합 와이어들은 접합 패드들을 기판에 연결한다. 반도체 장치를 제조하는 방법이 또한 개시된다.

Description

오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법 {MULTI-CHIP PACKAGE WITH OFFSET DIE STACKING AND METHOD OF MAKING SAME}
[관련 출원]
본 출원은 그 내용이 그 전체가 참조로 이 명세서에 여기 통합되어 있는 미국 가출원 제61/315,111호에 대한 우선권을 청구한다.
[발명의 분야]
본 발명은 일반적으로 반도체 메모리 장치에 관한 것이다.
휴대형 플래시 메모리 카드와 같은 데이터 저장용 반도체 집적 회로 칩의 사용은 널리 보급되어 있다. 이러한 장치들의 사용자들은 끊임없이 증가하는 데이터 저장 용량을 요구하며, 제조자들은 종종 기존의 저장 장치와의 호환성을 보장하도록 표준 패키지 사이즈를 유지하면서, 비용 효율적인 방식으로 더 큰 저장 용량을 제공하도록 노력한다.
멀티-칩 패키지(Multi-Chip Package; “MCP”)로 알려진, 단일 패키지내에 다수의 반도체 다이스(dice)를 스태킹(stacking)하는 것에 의해 단일 패키지내의 증가된 메모리 밀도를 달성하는 것이 알려져 있다. 증가된 개수의 다이스는 단일 다이(die)에 비해 대응하여 증가된 저장 용량을 제공한다. 도 1을 참조하여 보면, MCP(100)는 4개의 NAND 플래시 메모리 다이스(102)로 구성된다. 이러한 방법이 다른 타입의 메모리 장치들에 동등하게 적용될 수 있다는 것이 이해될 것이다. 각각의 다이(102)는 접합 와이어(bond wire)들(106)을 통해 공통의 기판(108)에 전기적으로 연결되는 접합 패드(bonding pad)들(104)을 갖는다. 다이스(102)가 2개의 대향하는 측부들에 접합 패드들(104)을 가진 것으로 도시되었을지라도, 각각의 다이(102)는, 예컨대, 단일 측부상의 또는 2개의 인접한 측부들상의 접합 패드들(104)의 상이한 배열 또는 임의의 다른 배열을 대안적으로 가질 수 있다. 기판(108)은, 접합 와이어들(106)로부터, 외부 장치(도시되지 않음)으로의 연결을 위한 볼 격자 어레이(Ball Grid Array; “BGA”)를 형성하는, 기판(108)의 대향하는 측부상의 땜납 볼(solder ball)들(110)로의 추가적인 전기적 연결들을 제공한다. 인터포져(interposer)(112)가 연속적인 다이스(102)의 각각의 쌍 사이에 제공되어, 그들 사이에 충분한 빈틈을 생성하여 접합 와이어들(106)의 접합 패드들(104)에 대한 부착을 가능케 한다. 이러한 배열은, 인터포져들(112)의 두께가 고정된 치수들의 패키지내에서 스택(stack)될 수 있는 다이스(102)의 개수를 제한하고, 그에 의해 MCP(100)의 총 저장 용량을 제한하는 단점을 갖는다. 또한, 각각의 다이(102)가 하측 다이스(102)의 접합 패드들(104)을 돌출(overhang)시키므로, 각각의 다이(102)에 대한 접합 와이어들(106)은 다음의 다이(102)를 스태킹하기 전에 부착되어야 하여, 증가된 개수의 제조 공정들 및 시간 소비적이고 노동 집약적인 조립을 초래한다.
다른 접근법이 도 2에 도시되어 있다. MCP(200)는 하나의 측부를 따르는 접합 패드들(204)을 가진 4개의 NAND 플래시 메모리 다이스(202)로 구성된다. 이러한 배열은 대안적으로, 하기에서 보다 상세하게 논의될 바와 같이, 2개의 인접한 측부들을 따르는 접합 패드들(204)을 갖는 다이스(202)와 더불어 사용될 수 있다. 다이스(202)는 각각의 다이(202)의 접합 패드들(204)을 노출시키기 위해 서로 측면으로 오프셋되어 있다. 이러한 배열에 있어서, 모든 다이스(202)는 단일 공정으로 스택될 수 있고, 그 후 모든 접합 와이어들(206)은 와이어 접합 기계(도시되지 않음)에 의해 단일 공정으로 부착될 수 있다. 이러한 배열은, 더 복잡한 배열을 초래하는, 접합 패드들(204)에 대한 접근을 제공하는 인터포져들을 요구하지 않는다. 이러한 배열은, 모든 다이스(202)에 대한 모든 접합 와이어들(206)이 다이스(202)의 동일한 측부(들)를 따라 그리고 기판(208)의 동일 표면에 부착되어야 한다. 결과적인 높은 상호 연결 밀도는, 특히, 각각의 다이(202)가 기판(208)상의 분리된 상호 연결 트레이스(trace)들을 요구하는 HLNAND™ 플래시 메모리 장치와 같은 장치에 있어서, 과밀할 수 있고 논리학적 곤란을 나타낼 수 있다. 이것들은 기판(208)상에 추가적인 상호 연결 층들을 제공하는 것에 의해 처리될 수 있고, 그것은 제조 비용을 증가시킬 수 있다.
다른 접근법이 도 3에 나타내어져 있다. MCP(300)는 갈지자형(staggered) 배열의 4개의 NAND 플래시 메모리 다이스(302A, 302B, 302C, 302D)로 구성된다. 다이스(302A, 302C)는 좌측을 따라 배향된 접합 패드들(304)을 갖고, 다이스(302B, 302D)는 우측을 따라 배향된 접합 패드들(304)을 갖는다. 연속적인 다이스(302)간의 측면의 오프셋은 접합 패드들(304)을 노출시키고, 다이스(302)의 두께는 접합 와이어들(306)을 부착하기에 충분한 빈틈을 제공한다. 예를 들어, 다이(302B)는 접합 와이어들(306)을 다이(302A)의 접합 패드들(304)에 부착시키기에 충분한 다이(302A)와 다이(302C) 사이의 빈틈을 제공한다. 기판(308)의 상호 연결 과밀화는, 상호 연결들의 절반을 스택의 양측에 위치될 수 있게 하는, 접합 패드들(304)의 교호의 배향에 의해 완화된다. 하지만, 이러한 배열은, 다이스(302C)와 다이스(302D)가 각각 돌출하여, 다이스(302A)와 다이스(302B)의 접합 패드들(304)에 대한 접근을 차단하기 때문에, 접합 와이어들(306)이 단일 제조 공정으로 모두 부착될 수 없는 단점을 갖는다. 또한, 다이스(302B)와 다이스(302C)의 두께는 접합 와이어들(306)을 다이스(302A)와 다이스(302B)에 각각 부착하기에 충분한 빈틈을 제공해야한다. 요구되는 빈틈은 일반적으로 100 마이크론(micron)에 거의 비슷하다. 더 얇은 다이스(302)가 제조될 수 있을지라도, 그것들은 스택의 총 높이를 감소시키기 위해 이러한 배열에 있어서 스페이서(spacer)들 없이는 사용될 수 없으며, 그에 의해 고정된 치수들의 패키지내에 스택될 수 있는 다이스(302)의 개수를 제한한다. 결과적으로, MCP(300)의 총 저장 용량이 제한되며 다이스(302)의 두께를 감소시키는 것에 의해서는 더 향상될 수 없다.
다른 접근법이 도 4에 도시되어 있다. MCP(400)는, 각각이 그것들의 2개의 양측부에 배열된 접합 패드들(404)을 가진, 3개의 NAND 플래시 메모리 다이스(402A, 402B, 402C)로 구성된다. 각각의 다이(402)는 하측 다이(402)의 접합 패드들(404)을 오버랩(overlap)하지 않는 그것 바로 아래의 다이(402)보다 충분히 길이가 더 짧다. 이러한 배열에 있어서, 모든 접합 패드들(404)은 접합 와이어들(406)을 기판(408)에 연결을 위한 단일 공정으로 부착하도록 접근 가능하다. 이러한 배열의 하나의 단점은, 다이스(402)가 모두 동일 사이즈로 만들어질 수 없어서, 증대된 제조 복잡성을 초래한다는 것이다. 또한, 상이한 치수들의 다이스는 동등한 데이터 저장 용량을 갖지 않아서, 복잡한 제어 회로를 요구한다.
상기 방법들 중 적어도 일부는, 예컨대, 도 5에 도시된 바와 같이 다이스를 2차원들로 측면으로 오프셋시키는 것에 의해, 2개 이상의 인접한 측부들상에 접합 패드들을 갖는 다이스에 적합될 수 있다. 하지만, 이러한 배열들은, 접합 와이어들의 과밀화 및 하측 다이스의 접합 패드들의 더 높은 다이스 돌출과 같은 상기한 단점들을 적절히 처리하지 않는다.
따라서, 높은 저장 용량을 갖는 멀티-칩 패키지에 대한 필요가 있다.
또한, 낮은 제조 비용을 갖는 멀티-칩 패키지에 대한 필요가 있다.
또한, 컴팩트(compact)한 배열을 갖는 멀티-칩 패키지에 대한 필요가 있다.
또한, 멀티-칩 패키지를 감소된 개수의 제조 공정들로 제조하는 방법에 대한 필요가 있다.
본 발명의 목적은, 종래 기술의 하나 이상의 단점을 처리하기 위한 것이다.
본 발명의 다른 목적은, 다수의 동일한 칩들이 대향하는 방향들로 배향된 접합 패드들을 가진 기판에 스택되어 있고, 기판에 더 가까운 임의의 다른 칩의 접합 패드들을 돌출하는 칩이 없는, 멀티-칩 패키지를 제공하는 것이다.
본 발명의 다른 목적은, 다수의 동일한 다이스가 대향하는 방향들로 배향된 접합 패드들을 가진 기판에 스택되어 있고, 모든 다이스의 접합 패드들이 단일 제조 공정으로 기판에 연결되는, 멀티-칩 패키지를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은, 2개의 다이스간의 접합 와이어의 빈틈을 가능케 하도록 다이의 최소 두께에 대한 제한을 두는 것 또는 인터포져들에 대한 요구 없이, 장치들의 스택을 단일 동작으로 조립하고, 단일 동작으로 모든 스택된 장치들을 와이어 접합하기 위한 것이다.
본 발명의 제1 양태에 따르면, 반도체 장치는 실질적으로 평면의 기판을 포함한다. 복수의 스택된 반도체 다이스가 기판에 장착된다. 복수의 다이스의 각각의 다이는 유사한 치수들을 갖는다. 각각의 다이는 다이의 제1 접합 에지를 따라 배열되는 제1의 복수의 접합 패드들을 갖는다. 복수의 다이스는, 기판에 장착되고, 각각의 다이의 제1 접합 에지가 제1 방향으로 배향되는 제1 그룹의 다이스; 및 기판에 장착되고, 각각의 다이의 제1 접합 에지가 제1 방향에 대향하는 제2 방향으로 배향되는 제2 그룹의 다이스를 포함한다. 복수의 다이스의 각각의 다이는, 각각의 다이의 접합 패드들이 기판과 나머지 다이스의 임의의 부분 사이에서 기판에 수직한 방향으로 배치되지 않도록, 개별적인 측면 오프셋 거리만큼 복수의 다이스 중 나머지 다이스에 대해 제2 방향으로 측면으로 오프셋된다. 복수의 접합 와이어가 기판에 접합 패드들을 연결한다.
추가적인 양태에 있어서, 상기 복수의 반도체 다이스는, 기판에 장착되고, 각각의 다이의 제1 접합 에지가 제1 및 제2 방향과는 상이한 제3 방향으로 배향된 제3 그룹의 다이스; 및 기판에 장착되고, 제1 접합 에지가 제3 방향에 대향하는 제4 방향으로 배향된 제4 그룹의 다이스를 더 포함한다. 제3 및 제4 방향들은 제1 및 제2 방향들에 대해 90도로 각각이 배향되어 있다.
추가적인 양태에 있어서, 복수의 다이스는, 인접한 다이스의 각 쌍이 제1 그룹으로부터의 하나의 다이와 제2 그룹으로부터의 하나의 다이를 포함하도록, 상기 기판에 교호의 배향들로 장착된다.
추가적인 양태에 있어서, 각각의 다이는 제2 접합 에지를 따라 배열되는 복수의 제2 접합 패드들을 더 포함한다.
추가적인 양태에 있어서, 제1 방향은 제2 방향에 대향한다. 제1 그룹의 다이스의 각각의 제2 접합 에지는 제1 및 제2 방향들과는 상이한 제3 방향으로 배향된다. 상기 제2 그룹의 다이스의 각각의 제2 접합 에지는 제3 방향에 대향하는 상기 제4 방향으로 배향된다.
추가적인 양태에 있어서, 제1 그룹의 다이스는 m개의 다이스를 포함한다. 제2 그룹의 다이스는 n개의 다이스를 포함한다. 제1 그룹의 다이스 중 제1 다이가 기판에 최근접한 다이이다. 제1 그룹의 다이스의 기판으로부터의 i번째 다이의 측면 오프셋 거리 Δi는 Δi = (i-1)d이다. 제2 그룹의 다이스의 기판으로부터의 j번째 다이의 측면 오프셋 거리 Δj는 Δj = [m+(n-j)]d이고, 상기 d는 각각의 다이의 복수의 제1 접합 패드들의 제2 방향으로의 측면 폭이다.
추가적인 양태에 있어서, 반도체 장치를 제조하는 방법은, 복수의 전기적인 연결들을 갖는 기판을 제공하는 단계와 제1 다이의 제1 접합 에지를 따라 배열되는 복수의 제1 접합 패드들이 제1 방향으로 배향되도록 제1 그룹의 다이스로부터의 제1 반도체 다이를 기판에 장착하는 단계를 포함한다. 제1 그룹의 반도체 다이스로부터의 나머지 다이스는 기판에, 제1 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 제1 방향으로 배향되도록; 그리고 제1 그룹의 다이스의 각각의 나머지 다이가 개별적인 측면 오프셋 거리만큼 제1 방향에 대향하는 제2 방향으로 제1 다이에 대해 측면으로 오프셋되도록, 장착된다. 상기 제2 그룹의 반도체 다이스는 기판에, 제2 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 제2 방향으로 배향되도록; 그리고 제2 그룹의 다이스의 각각의 다이가 개별적인 측면 오프셋 거리만큼 제2 방향으로 제1 다이에 대해 측면으로 오프셋되도록, 장착된다. 제1 및 제2 그룹의 반도체 다이스를 기판에 장착한 후에, 제1 및 제2 그룹의 반도체 다이스의 접합 패드들과 기판 사이에 접합 와이어들이 연결된다.
추가적인 양태에 있어서, 반도체 다이스의 각각의 개별적인 측면 오프셋 거리는, 각각의 다이의 접합 패드들이 기판과 기판에 수직한 방향의 나머지 다이스의 임의의 일부 사이에 배치되지 않도록, 선택된다.
추가적인 양태에 있어서, 제1 그룹의 다이스는 m개의 다이스를 포함하고; 제2 그룹의 다이스는 n개의 다이스를 포함하며; 제1 그룹의 다이스의 기판으로부터의 i번째의 측면 오프셋 거리 Δi가 Δi = (i-1)d이고; 제2 그룹의 다이스의 기판으로부터 j번째 다이의 측면 오프셋 거리 Δj가 Δj = [m+(n-j)]d이다.
추가적인 양태에 있어서, 제2 그룹의 반도체 다이스를 기판에 장착하는 것으로, 제1 그룹의 반도체 다이스의 나머지 다이스가 기판에 장착된 후에 행해진다.
추가적인 양태에 있어서, 제1 및 제2 그룹들의 반도체 다이스를 기판에 장착하는 것은, 반도체 다이스를, 각각의 다이가 대향하는 배향을 갖는 다이스에만 인접하도록, 교호의 배향들로 장착하는 것을 포함한다.
추가적인 양태에 있어서, 상기 방법은, 제3 그룹의 반도체 다이스를 기판에, 제3 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 상기 제1 및 제2 방향과는 상이한 제3 방향으로 배향되도록 장착하는 단계를 포함한다. 제4 그룹의 반도체 다이스는 기판에, 제2 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 제3 방향에 대향하는 제4 방향으로 배향되도록; 그리고 제4 그룹의 다이스의 각각의 다이가 개별적인 측면 오프셋 거리만큼 제4 방향으로 기판에 최근접한 제3 그룹의 다이스 중 하나에 대해 측면으로 오프셋되도록, 장착된다. 접합 와이어들을 연결하는 단계는, 제3 및 제4 그룹의 반도체 다이스의 접합 패드들과 기판 사이에 접합 와이어들을 연결하는 것을 더 포함한다. 접합 와이어들을 연결하는 것은 제3 및 제4 그룹들의 반도체 다이스를 기판에 장착한 후에 행해진다.
추가적인 양태에 있어서, 상기 제3 및 제4 방향들은 상기 제1 및 제2 방향들에 대해 90도로 배향된다.
본 발명의 실시예들의 추가적인 그리고/또는 대안적인 특징들, 양태들, 그리고 장점들이, 하기의 상세한 설명, 첨부되는 도면, 및 첨부되는 청구범위로부터 명백해질 것이다.
본 발명은, 종래 기술의 하나 이상의 단점을 처리할 수 있다.
본 발명은, 다수의 동일한 칩들이 대향하는 방향들로 배향된 접합 패드들을 가진 기판에 스택되어 있고, 기판에 더 가까운 임의의 다른 칩의 접합 패드들을 돌출하는 칩이 없는, 멀티-칩 패키지를 제공할 수 있다.
본 발명은, 다수의 동일한 다이스가 대향하는 방향들로 배향된 접합 패드들을 가진 기판에 스택되어 있고, 모든 다이스의 접합 패드들이 단일 제조 공정으로 기판에 연결되는, 멀티-칩 패키지를 제조하는 방법을 제공할 수 있다.
본 발명은, 2개의 다이스간의 접합 와이어의 빈틈을 가능케 하도록 다이의 최소 두께에 대한 제한을 두는 것 또는 인터포져들에 대한 요구 없이, 장치들의 스택을 단일 동작으로 조립하고, 단일 동작으로 모든 스택된 장치들을 와이어 접합하도록 할 수 있다.
도 1 내지 4는 다양한 종래 기술의 실시예들에 따른 멀티-칩 패키지들(MCP)의 개략적인 단면도이다.
도 5는 종래 기술의 실시예에 따른 멀티-칩 패키지의 사시도이다.
도 6은 제1 실시예에 따른 MCP의 개략적인 단면도이다.
도 7은 제2 실시예에 따른 MCP의 개략적인 단면도이다.
도 8은 도 6 및 7의 MCP들의 개략적인 평면도이다.
도 9는 제3 실시예에 따른 MCP의 개략적인 단면도이다.
도 10은 제4 실시예에 따른 MCP의 개략적인 단면도이다.
도 11은 제5 실시예에 따른 MCP의 개략적인 평면도이다.
도 12는 제6 실시예에 따른 MCP의 개략적인 평면도이다.
도 13은 제7 실시예에 따른 MCP의 개략적인 평면도이다. 그리고,
도 14는 추가적인 실시예에 따른 MCP의 조립의 방법의 논리도이다.
도 6 및 8을 참조하여 보면, 제1 실시예에 따른 MCP(600)는 4개의 다이스(602A, 602B, 602C, 602D)를 갖는다. 각각의 다이는, 동일한 치수들 및 저장 용량의, NAND 플래시 칩과 같은, 메모리 칩일 수 있다. 여기에 기술되는 구조들 및 방법들이 다른 타입들의 메모리 장치들에 동등하게 적용될 수 있고, 임의의 특정 높이의 다이 스택들에 한정되지 않다는 것을 이해해야 한다. 각각의 다이(602A, 602B, 602C, 602D)는 개개의 접합 와이어들(606A, 606B, 606C, 606D)을 통해 기판(608)의 하나의 표면에 연결되는 접합 패드들(604A, 604B, 604C, 604D)을 갖는다. 기판(608)의 대향하는 표면상의 복수의 땜납 볼들(110)은 외부 장치로의 연결을 위한 볼 격자 어레이(BGA)를 형성한다. 땜납 볼(110)의 개수 및 위치는 당업계에 알려져 있고 본 발명의 부분을 형성하지 않는다. MCP를 외부 장치에 연결하기 위한 다른 알려진 방법들이 대안적으로 사용될 수 있다는 것이 숙고되어 진다.
도 8을 참조하고, 하측 다이(602A)의 측면 위치를 참조하여 보면, 각각의 다이스(602B, 602C, 602D)는 개개의 오프셋 거리 ΔB, ΔC, ΔD 만큼 측면으로 오프셋된다. 거리들 Δ는 다이스(602C, 602D)가 접합 패드들(604A, 604B)을 돌출하지 않기에 충분하고, 그에 의해, 모든 다이스(602A, 602B, 602C, 602D)가 기판(608)상에 스택된 후에, 4개의 모든 다이스(602A, 602B, 602C, 602D)의 접합 와이어들(606A, 606B, 606C, 606D)의 부착을 단일 제조 공정으로 가능케 한다. 오프셋 거리 ΔB는 접합 패드(604A)를 노출시키고 접합 와이어들(606A)을 부착시키기 위한 와이어 접합 기계(도시되지 않음)에 의한 접근을 가능케하기에 충분한 거리 d이다. 거리 d는 일반적으로 수백 마이크로미터의 범위내이지만, 거리 d는 상이한 타입들의 다이 또는 연결 방법에 대해서 변화될 수 있다는 것을 이해해야 한다. 오프셋 거리 ΔC,는 거리 3d이고, ΔD는 거리 2d이며, 그래서 다이(602D)는 접합 패드(604C)를 노출시키고, 다이스(602C, 602D)는 접합 패드들(604A, 604B)의 어느 쪽도 돌출하지 않는다. 이러한 배열은 와이어 접합 기계로 하여금 모든 접합 패드들(604)에 대한 즉시의 가로막히지 않은 접근을 가질 수 있게 하며, 그에 의해, 모든 다이스(602)가 기판(608)상에 스택된 후에 모든 접합 와이어들(606)을 단일 제조 공정으로 부착될 수 있게 한다. 이러한 배열은 접합 와이어들(606)에 대한 충분한 빈틈을 제공하기 위해 다이스(602)의 두께를 추가적으로 요구하지 않으며, 그에 의해, 다이스(602)를 기술이 허용하는 한 얇게 제조될 수 있게 하고, 스택의 높이를 상응하게 감소시킨다. 또한, 기판상의 상호 연결 밀도가, 접합 와이어들(606)의 일부를 다이스(602)의 양측상에서 기판에 연결시키는 것에 의해 감소되며, 그에 의해, 그와 관련된 난이도 및 과밀화를 대응되게 감소시킨다는 것을 이해해야 한다. MCP(600)의 조립 방법이 보다 상세하게 후술될 것이다.
도 7을 참조하여 보면, 제2 실시예에 따른 MCP(700)는 4개의 다이스(702A, 702B, 702C, 702D)를 갖는다. MCP(700)는, 다이스(702A, 702B, 702C, 702D)가 교호의 배향들로 스택되어 있음으로써, 하나의 방향으로 면하는 접합 패드들(704)을 가진 다이(702)는 대향하는 방향으로 면하는 접합 패드들(704)을 가진 다이스(702)에 인접된다는 점에서 도 6의 MCP(600)와는 상이하다. MCP(700)의 탑 뷰(top view)는 도 6의 MCP(600)의 탑 뷰와 동일하고, 도 8에서 볼 수 있다. 도 6의 실시예와 유사하게, 다이(702B)는 다이(702A)에 대해 거리 ΔB = d 만큼 오프셋되어 있고, 다이(702C)는 거리 ΔC = 3d 만큼 오프셋되어 있으며, 다이(702D)는 거리 ΔD = 2d 만큼 오프셋되어 있다. 결과적으로, 하측 다이(702)의 접합 패드들(704)를 돌출하는 다이(702)는 없다. 이러한 배열은 와이어 접합 기계로 하여금 모든 접합 패드들(704)에 대한 즉시의 가로막히지 않은 접근을 가질 수 있게 하며, 그에 의해, 모든 다이스(702)가 기판(708)상에 스택된 후에 모든 접합 와이어들(706)을 단일 제조 공정으로 부착될 수 있게 한다. 이러한 배열은 접합 와이어들(706)에 대한 충분한 빈틈을 제공하기 위해 다이스(702)의 두께를 추가적으로 요구하지 않으며, 그에 의해, 다이스(702)를 기술이 허용하는 한 얇게 제조될 수 있게 하고, 스택의 높이를 상응하게 감소시킨다. 또한, 기판상의 상호 연결 밀도가, 접합 와이어들(706)의 일부를 다이스(702)의 양측상에서 기판에 연결시키는 것에 의해 감소되며, 그에 의해, 그와 관련된 난이도 및 과밀화를 대응되게 감소시킨다는 것을 이해해야 한다. 이러한 배열에 있어서, 동일한 배향을 갖는 다이스(702)는 대향 방향의 교호의 다이스(702)로 인해 이격되어, 접합 와이어들(706) 사이에 약간의 추가적인 간격을 제공하며, 도 6의 실시예에 비해 단락되기 쉬운 것이 결과적으로 감소된다. 하지만, 이러한 간격은, 도 6의 실시예와 비교하여, 각각의 다이(702)의 최대 길이가 다이스(702)의 에지들을 상하로 지나서 연장하므로, 각각의 다이(702)에 대해 감당할 수 있는 기계적 지지의 그것의 이웃하는 다이스만큼의 손실에 이른다. MCP(700)의 조립 방법이 보다 상세하게 후술될 것이다.
도 9를 참조하여 보면, 제3 실시예에 따른 MCP(900)는 6개의 다이스(902A, 902B, 902C, 902D, 902E, 902F)를 갖는다. MCP(900)는 각각의 배향에 있어서 하나의 추가적인 다이(902)의 추가만큼 도 6의 MCP(600)과는 상이하다. 이러한 구성에 있어서, 다이(902A)에 관하여 개개의 다이스(902B, 902C, 902D, 902E, 902F)의 측면 오프셋들 ΔB 은 다음과 같다:
최대수의 다이스(902)가, 요구되는 MCP(900)의 최종 높이에 의해 허용되는 경우에, 각각의 배향으로 스택될 수 있고, 다이스(902)의 개수가 각각의 배향에 있어서 동등할 필요가 없다는 것이 숙고된다.
도 10을 참조하여 보면, 제3 실시예에 따른 MCP(1000)는 6개의 다이스(1002A, 1002B, 1002C, 1002D, 1002E, 1002F)를 갖는다. MCP(1000)는 각각의 배향에 있어서 하나의 추가적인 다이(1002)의 추가만큼 도 7의 MCP(700)과는 상이하다. 이러한 구성에 있어서, 다이(1002A)에 관하여 개개의 다이스(1002B, 1002C, 1002D, 1002E, 1002F)의 측면 오프셋들 Δ은 다음과 같다:
Figure pct00002
최대수의 다이스(1002)가, 요구되는 MCP(1000)의 최종 높이에 의해 허용되는 경우에, 각각의 배향으로 스택될 수 있고, 다이스(1002)의 개수가 각각의 배향에 있어서 동등할 필요가 없다는 것이 숙고된다.
MCP의 각각 다이에 대해 적절한 오프셋 거리 Δ는, 하측 다이의 기준 위치에 관하여, 각각의 배향에 있어서 임의의 수의 동등한 크기의 다이스에 대한 단위 오프셋(unit offset) d의 관점에서 일반화될 수 있다. 하측 다이의 대향하는 배향의 m개의 다이스 중 i번째에 대한 오프셋 Δi 및 하측 다이의 대향하는 배향의 n개의 다이스 중 j번째에 대한 오프셋 Δj 는 다음과 같다:
Δi = (i-1)d (식 1)
Δj = [m+(n-j)d (식 2)
특히, 상기 식으로부터, 하측 다이와 동일한 배향의 최상위 (m번째) 다이는 Δm = (m-1)d의 오프셋을 가질 것이고, 대향하는 방향의 최상위 (n번째) 다이는 Δn = md의 오프셋을 가질 것이라는 것을, 이해해야 한다. 이러한 배열에 있어서, 각각의 배향의 최상위 다이스는 서로에 대하여 d의 오프셋을 가지며, 어느 쪽도 다른 것의 접합 패드들을 돌출하지 않을 것이다. 각각의 다이의 오프셋은, 동일 배향의 다이스가, (도 10의 MCP(1000)에서와 같이) 대향하는 배향의 다이스와 교호로, 또는 임의의 다른 치환으로, (도 9의 MCP(900)에서와 같이) 모두 연속적으로 스택되어 있는지의 여부와는 독립적이라는 것을 또한 이해해야한다.
이제 도 11을 참조하여 보면, MCP(1100)는, 8개의 다이스(1102)가 4개의 상이한 배향들로 개개의 접합 패드들(1104)와 배열되어 있는, 교호의 배열을 갖는다. 이러한 배열은 MCP(1100)의 4개의 측부를 따라 접합 와이어들(1106)을 배분하고, 그에 의해 접합 와이어들(1106)의 밀도를 상응하게 증가시키지 않도 더 많은 수의 다이스(1102)의 사용을 가능케 한다. 이러한 배열에 있어서, 다이스(1102A, 1102B, 1102C, 1102D)(집합적으로, 서브 스택(sub-stack)(1114))은 도 6의 다이스(602A, 602B, 602C, 602D) 또는 도 7의 다이스(702A, 702B, 702C, 702D)와 동일한 방식으로, 또는 하측 다이로서의 다이(1102C)를 가지고 상측 다이로서 다이(1102D)를 가지는 것과 같은 약간 다른 배열로 서로에 대해 배열될 수 있다. 다이스(1102E, 1102F, 1102G, 1102H)(집합적으로, 서브 스택(1116))는 서로에 대하여 유사하게 배열되고, 서브 스택(1114)에 관하여 우측의 각도를 가지고 배향된다. 서브 스택(1114)은 서브 스택(1116) 위 또는 아래의 어느 쪽이든 배열될 수 있다는 것이 숙고된다. 다이스(1102A, 1102B, 1102C, 1102D, 1102E, 1102F, 1102G, 1102H)는, 앞서 논의된 바와 같은 적절한 측면 오프셋들이 각각의 개별적인 서브 스택의 다이스 사이에서 유지된다고 하는 조건으로, 임의의 교호의 순서로 스택될 수 있다는 것이 또한 숙고된다. 각각의 서브 스택(1114, 1116)이, 예컨대 도 9 및 도 10에 도시된 바와 같이, 2개의 배향들의 어느 한 쪽 또는 양쪽으로 접합 패드들(1104)을 가진 2개 이상의 다이스(1102)를 가질 수 있다.
도 12를 참조하여 보면, MCP(1200)는 4개의 다이스(1202A, 1202B, 1202C, 1202D)를 갖는다. MCP(1200)는, 다이스(1202)가, 2개의 인접한 측부들 상에, 이러한 2개의 측부들을 따라 접합 와이어들(1206)을 통해 기판(1208)에 연결되는 접합 패드들(1204)을 각각이 갖는 점에서, 도 6의 MCP(600) 및 도 7의 MCP(700)와는 사이하다. 다이스(1202A 및 1202B)는 동일한 2개의 방향으로 배향되는 그것들의 접합 패드들(1204A, 1204B)을 갖고, 다이스(1202C 및 1202D)는 2개의 대향하는 방향들로 배향되는 그것들의 접합 패드들(1204C, 1204D)을 갖는다. 다이스(1202C 및 1202D)는 따라서, 다이스(1202A 및 1202B)에 관하여 180°회전되는 것으로 간주될 수 있다. 다이스(1202B, 1202C, 1202D)는, 하측 다이스(1202)의 접합 패드들(1204)을 돌출하는 것을 방지하기 위해 하측 다이(1202A)에 관하여 2개의 방향들로 오프셋된다. 각각의 방향에서의 오프셋은, 도 6의 MCP(600) 또는 도 7의 MCP(700)와 동일한 방식으로 결정된다. 다이스(1202)가 기판(1208)상에 스택되어 있는 순서에 따라, MCP(1200)의 방향들 X-X 및 Y-Y에서의 단면의 뷰들은 도 6 또는 도 7을 닮을 수 있다.
도 13을 참조하여 보면, MCP(1300)는, 각각이 2개의 인접한 측부들상에, 이러한 2개의 측부들을 따라 접합 와이어들(1306)을 통해 기판(1308)에 연결되는 접합 패드들(1304)을 갖는, 4개의 다이스(1302A, 1302B, 1302C, 1302D)를 갖는다. MCP(1300)는, 다이스(1302)가 공통의 배향을 각각이 갖는 2개의 그룹으로 배열되어 있지 않다는 점에서, 도 12의 MCP(1200)와는 상이하다. 이러한 배열에 있어서, 하측 다이(1302A)에 대한 각각의 다이(1302)의 측면 오프셋은 도 6의 MCP(600) 또는 도 7의 MCP(700)와 동일한 방식으로 결정되며, 다이(1302A)에 대한 각각의 다이(1302)의 x-축 및 y-축 오프셋들은 서로 독립적으로 결정된다. 다이(1302C)를 일예로 들면, X-X 방향에서 보는 경우에, 다이(1302C)는 하측 다이(1302A)의 것들에 대향하여 배향되는 접합 패드들을 가진, 아래에서 2번째의 다이이다. 이러한 위치는, 식 2에 따른 이러한 방향으로 2d의 오프셋을 주면, j=2에 대응한다. Y-Y 방향에서 보는 경우에, 다이(1302C)는 하측 다이(1302A)의 것들에 대향하여 배향되는 접합 패드들을 가진 최하위 다이이다. 이러한 위치는, 식 2에 따른 이러한 방향으로 3d의 오프셋을 주면, j=l에 대응한다. 나머지 다이스(1302B 및 1302D)의 오프셋들이 유사한 방식으로 결정될 수 있다. 다이스(1302)가 기판에 스택되는 순서 및 각각의 다이(1302)에 대해 선택된 배향에 따라, MCP(1300)의 라인들 X-X 및 Y-Y을 따르는 단면의 뷰들은 도 6 또는 도 7의 어느 쪽도 닮지 않을 수 있다.
도 14를 참조하여 보면, 멀티-칩 패키지를 조립하는 방법이, 단계(1400)에서 시작하여, 설명될 것이다.
단계(1410)에서, 각각의 배향에서 스택될 다이스의 개수가 결정된다. 다이스의 총 개수는, 결과적인 MCP의 이상적인 저장 용량, 결과적인 스택외 최대의 총 높이, 또는 임의의 다른 적절한 기준(criteria)에 기초하여 결정될 수 있다. 제1 배향의 다이스 m의 개수가 제2 배향의 다이스 n의 개수와 대략적으로 동등해지는 것이 보다 고른 접합 와이어들의 분포 및 기판에 대한 전기적인 연결들을 제공하기에 유리할 수 있다. 하지만, 하나의 배향으로 더 많은 다이스를 가지며 다른 배향으로 더 적은 다이스를 가진 (m>n 또는 n>m) 다이스 스택들이 또한 숙고된다. 참조의 용이성을 위해서, 여기에서는, 기판상에 놓일 제1 다이의 배향으로서 제1 배향이 규정된다. 이것은 본 방법의 일반성을 제한하지 않는다는 것을 이해해야 한다. 각각의 다이가 2개의 인접한 측부들상의 접합 패드들을 가지는 경우에, 수직한 2 차원들의 각각에 있어서의 배향들이 서로 독립적으로 고려된다는 것을 이해해야 한다. 따라서, m 및 n의 결정은 각각의 차원에서 독립적으로 이루어진다. 처리는 단계(1420)에서 계속된다.
단계(1420)에서, 제1 다이는 기판상에 놓여서 임의의 적절한 방식으로 접착된다. 처리는 단계(1430)에서 계속된다.
단계(1430)에서, 스택에 추가될 다음 다이의 배향이, 제1 다이의 배향과 관련하여, 결정된다. 다음 다이가 2개의 인접한 측부들상의 접합 패드들을 갖는 경우에, 다음 다이의 접합 패드들이 제1 배향인지 또는 (대향하는) 제2 배향인지의 여부를 판정하도록, 상기 2개의 인접한 측부들의 각각의 배향이 제1 다이의 대응하는 측부와 독립적으로 비교된다. 다음 다이가 제1 배향인 경우에, 처리는 단계(1440)에서 계속된다. 다음 다이가 제2 배향인 경우에, 처리는 단계(1460)에서 계속된다. 다음 다이가 2개의 인접한 측부들을 따르는 접합 패드들을 갖는 경우에, 처리는 인접한 측부들 중 하나의 측부에 관해서는 단계(1440)에서, 그리고 다른 인접한 측부에 관해서는 단계(1460)에서, 적절히, 계속될 수 있다.
단계(1440)에서, 제1 다이와 다음 다이 사이의 오프셋 거리가 결정된다. 결정은, 제1 배향의 다이스에 대응하는, 식 1을 기초로 할 수 있다. 결정은, 임의의 다른 적절한 방식으로, 예컨대, 제1 배향의 가장 최근에 스택된 다이에 관하여 단일 단위의 오프셋 d를 제공하여 그에 의해 함축적으로 식 1을 만족하거나, 또는 임의의 하측 다이의 접합 패드를 돌출하지 않는 적절한 오프셋을 가진 다음의 다이를 제공하는 것에 의해, 대안적으로 이루어질 수 있다. 예컨대, 다수의 MCP들이 동일한 사양에 따라 조립되는 경우에는, 오프셋 거리가 미리 결정되어 메모리 장치에 저장될 수 있다는 것이 또한 숙고된다. 처리는 단계(1450)에서 계속된다.
단계(1450)에서, 다음의 다이가 단계(1440)에서 결정되는 위치의 스택에 추가되어 임의의 적절한 방식으로 접착된다. 처리는 단계(1480)에서 계속된다.
단계(1460)에서, 제1 다이와 다음 다이 사이의 오프셋 거리가 결정된다. 결정은, 제2 배향의 다이스에 대응하는, 식 2를 기초로 할 수 있다. 결정은, 임의의 다른 적절한 방식으로, 예컨대, 제2 배향의 가장 최근에 스택된 다이에 관하여 단일 단위의 오프셋 -d를 제공하여 그에 의해 함축적으로 식 2를 만족하거나, 또는 임의의 하측 다이의 접합 패드를 돌출하지 않는 적절한 오프셋을 가진 다음의 다이를 제공하는 것에 의해, 대안적으로 이루어질 수 있다. 예컨대, 다수의 MCP들이 동일한 사양에 따라 조립되는 경우에는, 오프셋 거리가 미리 결정되어 메모리 장치에 저장될 수 있다는 것이 또한 숙고된다. 처리는 단계(1470)에서 계속된다.
단계(1470)에서, 다음의 다이가 단계(1460)에서 결정되는 위치의 스택에 추가되어 임의의 적절한 방식으로 접착된다. 처리는 단계(1480)에서 계속된다.
단계(1480)에서, 스택에 가장 최근에 추가된 다이가 추가될 최종 다이인 경우에, 스택된 다이 배열이 완성되고 처리는 단계(1490)에서 계속된다. 만약, 스택에 가장 최근에 추가된 다이가 추가될 최종 다이가 아닌 경우에는, 처리는 다른 다이를 추가하도록 단계(1430)로 돌아간다.
단계(1490)에서, 와이어 접합 기계는, 기판에 전기적인 연결들을 제공하도록, 완성된 스택내의 모든 다이스에 접합 와이어들을 연결한다. 완성된 스택내의 다이스간의 상대적인 오프셋들이, 스택내의 모든 다이의 모든 접합 패드가 와이어 접합 기계에 의해 상기로부터 위로부터 접근 가능하고 위의 다이스에 의해 차단되지 않도록 되어 있기 때문에, 접합 와이어들은 단일 제조 공정으로 모두 부착될 수 있다.
단계(1500)에서, 처리는 종료되고, MCP는, 몇몇의 다른 적절한 방법에 의해 패키지를 씰링하거나 보호 플라스틱 성형 컴파운드(protective plastic moulding compound)로 접합 와이어들 및 다이스를 캡슐화하는 것을 포함하는 추가적인 처리를 위해 준비된다.
본 발명의 상기한 실시예들에 대한 변형들 그리고 개선들이 당업자에게 명백해질 수 있다. 상기한 상세한 설명은 한정보다는 예시로 의도되었다. 본 발명의 권리 범위는 따라서 첨부된 청구범위의 권리 범위에 의해서만 한정되도록 의도되었다.

Claims (15)

  1. 반도체 장치로서,
    실질적으로 평면인 기판;
    상기 기판상에 장착된 복수의 스택된 반도체 다이스(stacked semiconductor dice)로서; 상기 복수의 다이스의 각각의 다이는 유사한 치수들을 갖고; 각각의 다이는 다이의 제1 접합 에지(bonding edge)를 따라 배열되는 복수의 제1 접합 패드(bonding pad)를 가지며; 상기 복수의 다이스는:
    상기 기판에 장착되고, 각각의 다이의 제1 접합 에지가 제1 방향으로 배향된 제1 그룹의 다이스; 및
    상기 기판에 장착되고, 각각의 다이의 제1 접합 에지가 상기 제1 방향에 대향하는 제2 방향으로 배향된 제2 그룹의 다이스를 포함하고;
    상기 복수의 다이스의 각각의 다이는, 각각의 다이의 접합 패드들이 기판과 나머지 다이스의 임의의 부분 사이에서 상기 기판에 수직한 방향으로 배치되지 않도록, 개별적인 측면 오프셋 거리만큼 상기 복수의 다이스 중 나머지 다이스에 대해 제2 방향으로 측면으로 오프셋되는, 복수의 스택된 반도체 다이스; 및
    상기 기판에 상기 접합 패드들을 연결하는 복수의 접합 와이어(bonding wire)를 포함하는, 반도체 장치.
  2. 청구항 1에 있어서,
    상기 복수의 반도체 다이스는:
    상기 기판에 장착되고, 각각의 다이의 제1 접합 에지가 상기 제1 및 제2 방향과는 상이한 제3 방향으로 배향된 제3 그룹의 다이스; 및
    상기 기판에 장착되고, 제1 접합 에지가 상기 제3 방향에 대향하는 제4 방향으로 배향된 제4 그룹의 다이스를 더 포함하며,
    상기 제3 및 제4 방향들은 상기 제1 및 제2 방향들에 대해 90도로 각각이 배향되는, 반도체 장치.
  3. 청구항 1에 있어서,
    상기 복수의 다이스는, 인접한 다이스의 각 쌍이 상기 제1 그룹으로부터의 하나의 다이와 상기 제2 그룹으로부터의 하나의 다이를 포함하도록, 상기 기판에 교호의 배향들로 장착되는, 반도체 장치.
  4. 청구항 1에 있어서,
    각각의 다이는 제2 접합 에지를 따라 배열되는 복수의 제2 접합 패드들을 더 포함하는, 반도체 장치.
  5. 청구항 4에 있어서,
    상기 제1 방향은 상기 제2 방향에 대향하고;
    상기 제1 그룹의 다이스의 각각의 제2 접합 에지는 상기 제1 및 제2 방향들과는 상이한 제3 방향으로 배향되고; 그리고
    상기 제2 그룹의 다이스의 각각의 제2 접합 에지는 상기 제3 방향에 대향하는 상기 제4 방향으로 배향되는, 반도체 장치.
  6. 청구항 1에 있어서,
    상기 제1 그룹의 다이스는 m개의 다이스를 포함하고;
    상기 제2 그룹의 다이스는 n개의 다이스를 포함하며;
    상기 제1 그룹의 다이스의 제1 다이가 상기 기판에 최근접한 다이이고;
    상기 제1 그룹의 다이스의 기판으로부터의 i번째 다이의 측면 오프셋 거리 Δi는 Δi = (i-1)d이며,
    상기 제2 그룹의 다이스의 기판으로부터의 j번째 다이의 측면 오프셋 거리 Δj는 Δj = [m+(n-j)]d이고,
    상기 d는 미리 정해진 거리인, 반도체 장치.
  7. 청구항 6에 있어서,
    d는 각각의 다이의 복수의 제1 접합 패드들의 상기 제2 방향으로의 측면의 폭인, 반도체 장치.
  8. 반도체 장치를 제조하는 방법으로서,
    복수의 전기적인 연결들을 갖는 기판을 제공하는 단계;
    제1 반도체 다이의 제1 접합 에지를 따라 배열되는 복수의 제1 접합 패드들이 제1 방향으로 배향되도록 제1 그룹의 다이스로부터의 제1 반도체 다이를 상기 기판에 장착하는 단계;
    상기 제1 그룹의 반도체 다이스로부터의 나머지 다이스를 상기 기판에,
    상기 제1 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 상기 제1 방향으로 배향되도록; 그리고
    상기 제1 그룹의 다이스의 각각의 나머지 다이가 개별적인 측면 오프셋 거리만큼 상기 제1 방향에 대향하는 제2 방향으로 상기 제1 다이에 대해 측면으로 오프셋되도록, 장착하는 단계;
    제2 그룹의 반도체 다이스를 상기 기판에,
    상기 제2 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 상기 제2 방향으로 배향되도록; 그리고
    상기 제2 그룹의 다이스의 각각의 다이가 개별적인 측면 오프셋 거리만큼 상기 제2 방향으로 상기 제1 다이에 대해 측면으로 오프셋되도록, 장착하는 단계; 및
    상기 제1 및 제2 그룹의 반도체 다이스를 상기 기판에 장착한 후에, 상기 제1 및 제2 그룹의 반도체 다이스의 접합 패드들과 상기 기판 사이에 접합 와이어들을 연결하는 단계를 포함하는, 반도체 장치 제조 방법.
  9. 청구항 8에 있어서,
    상기 반도체 다이스의 각각의 개별적인 측면 오프셋 거리는, 각각의 다이의 접합 패드들이 기판과 상기 기판에 수직한 방향의 나머지 다이스의 임의의 일부 사이에 배치되지 않도록, 선택되는, 반도체 장치 제조 방법.
  10. 청구항 9에 있어서,
    상기 제1 그룹의 다이스는 m개의 다이스를 포함하고;
    상기 제2 그룹의 다이스는 n개의 다이스를 포함하며;
    상기 제1 그룹의 반도체 장치로부터의 나머지 다이스의 장착은, 상기 제1 그룹의 다이스의 기판으로부터의 i번째 다이의 측면 오프셋 거리 Δi가 Δi = (i-1)d이도록, 실행되며,
    상기 제2 그룹의 반도체 다이스의 장착은, 상기 제2 그룹의 다이스의 기판으로부터의 j번째 다이의 측면 오프셋 거리 Δj가 Δj = [m+(n-j)]d이도록, 실행되며,
    상기 d는 미리 정해진 거리인, 반도체 장치 제조 방법.
  11. 청구항 10에 있어서,
    d는 상기 제2 방향의 각각의 다이의 복수의 제1 접합 패드들의 측면의 폭인, 반도체 장치.
  12. 청구항 10에 있어서,
    상기 제1 및 제2 그룹의 반도체 다이스를 상기 기판에 장착하는 단계는, 상기 제1 그룹으로부터의 다이와 상기 제2 그룹으로부터의 다이를 교호로 장착하는 것을 포함하는, 반도체 장치 제조 방법.
  13. 청구항 10에 있어서,
    제1 및 제2 그룹의 반도체 다이스를 상기 기판에 장착하는 단계는, 상기 반도체 다이스를, 각각의 다이가 대향하는 배향을 갖는 다이스에만 인접하도록, 교호의 배향들로 장착하는 것을 포함하는, 반도체 장치 제조 방법.
  14. 청구항 10에 있어서,
    제3 그룹의 반도체 다이스를 상기 기판에,
    상기 제3 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 상기 제1 및 제2 방향과는 별개의 제3 방향으로 배향되도록; 그리고
    상기 제3 그룹의 제1 다이 이외의 상기 제3 그룹의 다이스의 각각의 다이가 개별적인 측면 오프셋 거리만큼 상기 제3 방향에 대향하는 제4 방향으로 상기 제3 그룹의 제1 다이에 대해 측면으로 오프셋되도록, 장착하는 단계;
    제4 그룹의 반도체 다이스를 상기 기판에,
    상기 제2 그룹의 다이스의 각각의 제1 접합 에지를 따라 배열된 복수의 제1 접합 패드들이 제4 방향으로 배향되도록; 그리고
    상기 제4 그룹의 다이스의 각각의 다이가 상기 기판에 최근접한 상기 제3 그룹의 다이스 중 하나에 대해 개별적인 측면 오프셋 거리만큼 상기 제4 방향으로 측면으로 오프셋되도록, 장착하는 단계를 더 포함하며;
    상기 접합 와이어들을 연결하는 단계는, 상기 제3 및 제4 그룹의 반도체 다이스의 접합 패드들과 상기 기판 사이에 접합 와이어들을 연결하는 것을 더 포함하고;
    상기 접합 와이어들을 연결하는 단계는, 상기 제3 및 제4 그룹의 반도체 다이스를 상기 기판에 장착한 후에 행해지는, 반도체 장치 제조 방법.
  15. 청구항 14에 있어서,
    상기 제3 및 제4 방향들은 상기 제1 및 제2 방향들에 대해 90도로 배향되는, 반도체 장치 제조 방법.
KR1020127026510A 2010-03-18 2011-03-08 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법 KR20130007602A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31511110P 2010-03-18 2010-03-18
US61/315,111 2010-03-18
PCT/CA2011/000253 WO2011113136A1 (en) 2010-03-18 2011-03-08 Multi-chip package with offset die stacking and method of making same

Publications (1)

Publication Number Publication Date
KR20130007602A true KR20130007602A (ko) 2013-01-18

Family

ID=44648377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026510A KR20130007602A (ko) 2010-03-18 2011-03-08 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법

Country Status (6)

Country Link
US (2) US8502368B2 (ko)
EP (1) EP2548226A4 (ko)
JP (1) JP5579879B2 (ko)
KR (1) KR20130007602A (ko)
CN (1) CN103098206A (ko)
WO (1) WO2011113136A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140144486A (ko) * 2013-06-11 2014-12-19 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
KR20180057427A (ko) * 2016-11-22 2018-05-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909203B1 (ko) * 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
WO2014103855A1 (ja) * 2012-12-25 2014-07-03 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
JP2014138035A (ja) * 2013-01-15 2014-07-28 Toshiba Corp 半導体装置
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
US11171114B2 (en) * 2015-12-02 2021-11-09 Intel Corporation Die stack with cascade and vertical connections
JP6761180B2 (ja) * 2016-12-28 2020-09-23 株式会社バッファロー 半導体装置
CN108389849A (zh) * 2018-02-05 2018-08-10 奥肯思（北京）科技有限公司 一种交错堆叠存储器封装
KR20200028562A (ko) * 2018-09-06 2020-03-17 에스케이하이닉스 주식회사 반도체패키지
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
JP2021145084A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP2004158536A (ja) * 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8138591B2 (en) * 2006-09-23 2012-03-20 Stats Chippac Ltd Integrated circuit package system with stacked die
JP4921937B2 (ja) * 2006-11-24 2012-04-25 株式会社東芝 半導体集積回路
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US8847413B2 (en) 2007-01-15 2014-09-30 Stats Chippac Ltd. Integrated circuit package system with leads having multiple sides exposed
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
CN101364593B (zh) * 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
US8299626B2 (en) * 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7906853B2 (en) * 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
JP5529371B2 (ja) * 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP5150242B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
US8004071B2 (en) 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
JP2010245412A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
JP5426966B2 (ja) * 2009-08-28 2014-02-26 学校法人慶應義塾 半導体集積回路装置
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140144486A (ko) * 2013-06-11 2014-12-19 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
KR20180057427A (ko) * 2016-11-22 2018-05-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20120056335A1 (en) 2012-03-08
JP5579879B2 (ja) 2014-08-27
CN103098206A (zh) 2013-05-08
EP2548226A1 (en) 2013-01-23
US9177863B2 (en) 2015-11-03
EP2548226A4 (en) 2013-11-20
US20130309810A1 (en) 2013-11-21
JP2013522887A (ja) 2013-06-13
WO2011113136A1 (en) 2011-09-22
US8502368B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
KR20130007602A (ko) 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
CN100524738C (zh) 多芯片堆叠式封装结构
US8482133B2 (en) Semiconductor package
CN101322246B (zh) 层叠式微电子封装
KR20180130043A (ko) 칩 스택들을 가지는 반도체 패키지
US9947644B2 (en) Semiconductor package
US8659166B2 (en) Memory device, laminated semiconductor substrate and method of manufacturing the same
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
US9859257B2 (en) Flipped die stacks with multiple rows of leadframe interconnects
CN102254890A (zh) 层叠式半导体封装及其制造方法
TW201113998A (en) Semiconductor package with sectioned bonding wire scheme
CN107431065A (zh) 堆叠式封装配置及其制造方法
US8482105B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
KR20210029447A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
CN1619812B (zh) 层叠型半导体器件
KR101088825B1 (ko) 반도체 칩 및 이를 갖는 스택 패키지
JP2018107368A (ja) 半導体装置
CN113053858A (zh) 具有扇出边沿的面对面半导体装置
KR20120023972A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid