KR102110984B1 - 적층형 반도체 패키지 - Google Patents

적층형 반도체 패키지 Download PDF

Info

Publication number
KR102110984B1
KR102110984B1 KR1020130022855A KR20130022855A KR102110984B1 KR 102110984 B1 KR102110984 B1 KR 102110984B1 KR 1020130022855 A KR1020130022855 A KR 1020130022855A KR 20130022855 A KR20130022855 A KR 20130022855A KR 102110984 B1 KR102110984 B1 KR 102110984B1
Authority
KR
South Korea
Prior art keywords
pads
data
command
address
semiconductor package
Prior art date
Application number
KR1020130022855A
Other languages
English (en)
Other versions
KR20140108939A (ko
Inventor
김용훈
김경범
최인호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130022855A priority Critical patent/KR102110984B1/ko
Priority to US14/099,860 priority patent/US9099326B2/en
Publication of KR20140108939A publication Critical patent/KR20140108939A/ko
Application granted granted Critical
Publication of KR102110984B1 publication Critical patent/KR102110984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

적층형 반도체 패키지가 제공된다. 적층형 반도체 패키지는 서로 수직하는 제 1 및 제 2 에지들을 갖는 제 1 패키지 기판 상에 실장된 로직 칩을 포함하는 제 1 반도체 패키지, 상기 로직 칩과 전기적으로 연결되며, 상기 제 1 반도체 패키지 상의 제 2 패키지 기판 상에 적층된 제 1 및 제 2 메모리 칩들을 포함하는 제 2 반도체 패키지, 및 상기 제 1 패키지 기판과 상기 제 2 패키지 기판 사이에 배치되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결하는 접속 패드들을 포함하되, 상기 제 1 패키지 기판은, 상기 제 1 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 1 DQ 접속 패드들 및 제 1 CA 접속 패드들; 및 상기 제 2 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 2 DQ 접속 패드들 및 제 2 CA 접속 패드들을 포함하되, 상기 제 1 DQ 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 DQ 접속 패드들은 상기 제 2 에지에 인접하게 배열된다.

Description

적층형 반도체 패키지{Stacked semiconductor package}
본 발명은 적층형 반도체 패키지에 관한 것으로서, 보다 상세하게 배선 자유도 및 패키지 특성을 향상시킬 수 있는 패드 배치 구조를 갖는 적층형 반도체 패키지에 관한 것이다.
최근에 휴대용 멀티미디어 플레이어(PMP), 모바일 폰(mobile phone), 스마트 폰(smart phone), GPS(global positioning system) 내비게이션 장치, 디지털 카메라, 디지털 비디오 카메라 또는 PDA 등의 휴대용 전자기기에서는 기능이나 동작 수행의 고속화 및 원활화를 도모하기 위하여 하나의 시스템 내에 복수의 프로세서들을 채용한 멀티 프로세서 시스템이 급격히 증가하고 있다.
예를 들어, 모바일 폰에는 사용자들의 컨버젼스(convergence) 요구에 따라, 기본적인 전화 기능 이외에 음악, 게임, 카메라, 결제기능, 또는 동영상 기능 등이 추가적으로 구현될 수 있다. 이에 따라, 통신 변복조 기능을 수행하는 통신 프로세서와, 상기 통신 기능을 제외한 어플리케이션 기능을 수행하는 미디어 프로세서가 상기 모바일 폰 내의 인쇄회로 기판에 함께 채용될 필요성이 있다. 즉, 하나의 패키지 내에 복수 개의 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 대두되고 있다. 이중에 특히 패키지 위에 패키지를 적층하는 패키지 온 패키지(Package on package, PoP) 장치에서는 하나의 패키지 안에 복수개의 반도체 칩들을 배열하기도 한다. 이에 따라, 하나의 패키지 내에서 복수개의 반도체 칩들이 전기적으로 연결되므로, 배선 자유도(routability)가 줄어들어 배선 연결이 복잡해질 수 있다.
본원 발명이 해결하고자 하는 과제는 배선 자유도 및 패키지 특성을 향상시킬 수 있는 패드 배치 구조를 갖는 적층형 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따르면, 적층형 반도체 패키지는 서로 수직하는 제 1 및 제 2 에지들을 갖는 제 1 패키지 기판 상에 실장된 로직 칩을 포함하는 제 1 반도체 패키지, 상기 로직 칩과 전기적으로 연결되며, 상기 제 1 반도체 패키지 상의 제 2 패키지 기판 상에 적층된 제 1 및 제 2 메모리 칩들을 포함하는 제 2 반도체 패키지, 및 상기 제 1 패키지 기판과 상기 제 2 패키지 기판 사이에 배치되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결하는 접속 패드들을 포함하되, 상기 제 1 패키지 기판은, 상기 제 1 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 1 DQ 접속 패드들 및 제 1 CA 접속 패드들; 및 상기 제 2 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 2 DQ 접속 패드들 및 제 2 CA 접속 패드들을 포함하되, 상기 제 1 DQ 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 DQ 접속 패드들은 상기 제 2 에지에 인접하게 배열된다.
일 실시예에 따르면, 상기 로직 칩은 상기 제 1 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치되는 제 1 데이터 패드들과 제 1 커맨드/어드레스 패드들; 및 상기 제 2 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치되는 제 2 데이터 패드들과 제 2 커맨드/어드레스 패드들을 포함하되, 상기 제 1 데이터 패드들이 상기 제 1 DQ 접속 패드들과 인접하고, 상기 제 2 데이터 패드들이 상기 제 2 DQ 접속 패드들과 인접할 수 있다.
일 실시예에 따르면, 상기 제 1 DQ 접속 패드들은 상기 제 2 CA 접속 패드들과 인접할 수 있다.
일 실시예에 따르면, 상기 제 1 및 제 2 메모리 칩들 각각은 서로 대향하는 데이터 패드들 및 커맨드/어드레스 패드들을 포함하되, 상기 제 1 메모리 칩의 상기 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 1 에지에 평행하게 배열되고, 상기 제 2 메모리 칩의 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 2 에지에 평행하게 배열될 수 있다.
일 실시예에 따르면, 상기 제 2 반도체 패키지는 상기 제 1 메모리 칩 일측에 배치되며 상기 제 2 패키지 기판 상에 실장된 제 3 메모리 칩, 및 상기 제 2 메모리 칩 일측에 배치되며 상기 제 1 메모리 칩 상에 적층된 제 4 메모리 칩을 더 포함한다.
일 실시예에 따르면, 상기 제 3 및 제 4 메모리 칩들 각각은 서로 대향하는 데이터 패드들 및 커맨드/어드레스 패드들을 포함하되, 상기 제 3 메모리 칩의 상기 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 1 에지에 평행하게 배열되고, 상기 제 4 메모리 칩의 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 2 에지에 평행하게 배열될 수 있다.
일 실시예에 따르면, 상기 제 1 패키지 기판은, 상기 제 3 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 3 DQ 접속 패드들 및 제 3 CA 접속 패드들; 및 상기 제 4 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 4 DQ 접속 패드들 및 제 4 CA 접속 패드들을 더 포함하되, 상기 제 3 DQ 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 4 DQ 접속 패드들은 상기 제 2 에지에 인접하게 배열될 수 있다.
일 실시예에 따르면, 상기 제 3 DQ 접속 패드들은 상기 제 4 CA 접속 패드들과 인접할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 다른 실시예에 따르면, 적층형 반도체 패키지는 서로 수직하는 제 1 및 제 2 에지들을 갖는 제 1 패키지 기판 상에 실장된 로직 칩을 포함하는 제 1 반도체 패키지; 상기 로직 칩과 전기적으로 연결되며, 상기 제 1 반도체 패키지 상의 제 2 패키지 기판 상에 실장된 제 1 내지 제 4 메모리 칩들을 포함하는 제 2 반도체 패키지; 및 상기 제 1 패키지 기판과 상기 제 2 패키지 기판 사이에 배치되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결하는 접속 패드들을 포함하되, 상기 로직 칩은 상기 제 1 내지 제 4 메모리 칩들과 전기적으로 연결되는 제 1 내지 제 4 데이터 패드들 및 제 1 내지 제 4 커맨드/어드레스 패드들을 포함하되, 상기 제 1 데이터 패드들과 상기 제 3 커맨드/어드레스 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 데이터 패드들과 상기 제 4 커맨드/어드레스 패드들은 상기 제 2 에지에 인접하게 배열될 수 있다.
일 실시예에 따르면, 상기 제 1 커맨드/어드레스 패드들과 상기 제 3 데이터 패드들은 상기 제 1 데이터 패드들과 상기 제 3 커맨드/어드레스 패드들에 대해 대향하도록 배치되고, 상기 제 2 커맨드/어드레스 패드들과 상기 제 4 데이터 패드들은 상기 제 2 데이터 패드들과 상기 제 4 커맨드/어드레스 패드들에 대해 대향하도록 배치될 수 있다.
일 실시예에 따르면, 평면적 관점에서, 상기 제 1 데이터 패드들은 상기 제 3 데이터 패드들에 대해 사선 방향에 배치되고, 상기 제 2 데이터 패드들은 상기 제 4 데이터 패드들에 대해 사선 방향에 배치될 수 있다.
일 실시예에 따르면, 상기 제 1 데이터 패드들은 상기 제 2 커맨드/어드레스 패드들과 인접하고, 상기 제 3 커맨드/어드레스 패드들은 상기 제 4 데이터 패드들과 인접할 수 있다.
일 실시예에 따르면, 상기 제 1 및 제 2 패키지 기판들 각각은, 제 1 내지 제 4 DQ 접속 패드들 및 제 1 내지 제 4 CA 접속 패드들을 포함하되, 상기 제 1 DQ 접속 패드들과 상기 제 3 CA 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 DQ 접속 패드들과 상기 제 4 CA 접속 패드들은 상기 제 2 에지에 인접하게 배열될 수 있다.
일 실시예에 따르면, 상기 제 1 내지 제 4 메모리 칩들 각각은 서로 대향하는 데이터 패드들과 커맨드/어드레스 패드들을 포함하되, 상기 제 1 및 제 2 메모리 칩들은, 상기 제 1 및 제 2 메모리 칩들의 상기 데이터 패드들이 서로 대향하도록 상기 제 2 패키지 기판의 상부면에 실장되고, 상기 제 3 및 제 4 메모리 칩들은, 상기 제 3 및 제 4 메모리 칩들의 데이터 패드들이 서로 대향하며, 상기 제 1 및 제 2 데이터 패드들과 비평행하도록 상기 제 1 및 제 2 메모리 칩들의 상부면들 상에 적층될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 복수의 메모리 칩들과 로직 칩을 포함하는 하나의 반도체 패키지 내에서 메모리 칩들과 로직 칩 간의 배선 연결을 단순화시킬 수 있다. 즉, 하나의 패키지 내에서 배선 자유도가 향상되며, 메모리 칩과 로직 칩 간의 데이터 처리 속도가 보다 향상될 수 있다. 또한, 복수의 메모리 칩들을 나란히 배치하여 적층함으로써 반도체 패키지의 두께를 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 적층형 반도체 패키지의 개략 구성도이다.
도 2는 본 발명의 일 실시예에 따른 제 1 반도체 패키지의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 제 1 반도체 패키지의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 제 1 반도체 패키지의 단면도로서, 도 3의 A-A' 선을 따라 자른 도면이다.
도 5는 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 단면도로서, 도 6의 B-B' 선을 따라 자른 단면이다.
도 8은 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 단면도로서, 도 6의 C-C' 선을 따라 자른 단면이다.
도 9는 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 개략적인 평면도이다.
도 10은 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 단면도로서, 도 9의 D-D' 선을 따라 자른 단면이다.
도 11 및 도 12는 본 발명의 다른 실시예들에 따른 적층형 반도체 패키지의 단면도들로서, 도 9의 D-D' 선을 따라 자른 단면들이다.
도 13은 본 발명의 실시예들에 따른 적층형 반도체 패키지가 적용되는 전자 장치를 나타내는 도면이다.
도 14는 본 발명의 실시예들에 따른 적층형 반도체 패키지가 적용되는 전자 장치를 개략적으로 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 칩(10) 및 이를 포함하는 반도체 패키지에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 적층형 반도체 패키지의 개략 구성도이다.
도 1을 참조하면, 적층형 반도체 패키지는 로직 소자(1) 및 복수 개의 메모리 소자들(2a, 2b, 2c, 2d)을 포함할 수 있다. 일 실시예에 따르면, 로직 소자(1) 및 메모리 소자들(2a, 2b, 2c, 2d)은 개별적으로 패키징된 반도체 칩일 수 있다.
로직 소자(1)는 예를 들어, 광전자 소자, 통신 소자, 디지털 시그널 프로세서(digital signal processor), 컨트롤러(controller), 또는 시스템-온-칩(system-on-chip) 등일 수 있다. 일 실시예에서, 로직 소자(1)는 디지털 베이스밴드 모뎀 프로세서(Digital baseband modem processor) 및/또는 베이스밴드 모뎀 프로세서(Analog baseband modem processor)일 수 있다. 다른 실시예에서, 로직 소자(1)는 통신 데이터의 처리나 게임, 오락 등의 사용자 편의 기능을 수행하는 미디어 프로세서일 수 있다.
제 1 내지 제 4 메모리 소자들(2a, 2b, 2c, 2d)은 예를 들어, DDR2 DRAM, DDR3 DRAM, mobile DRAM, EDP, PRAM, OneDRAM, Pseudo SRAM, LPDDR 계열 DRAM, FRAM, Graphic DRAM, 및 ReRAM 중에서 선택된 어느 하나일 수 있다. 다른 예로, 메모리 소자들(2)은 NAND flash, NOR flash, OneNAND, PRAM, 및 ReRAM 중에서 선택된 어느 하나일 수 있다.
제 1 내지 제 4 메모리 소자들(2a~2d)은 동일한 동작 특성을 갖는 메모리 소자들일 수도 있고, 서로 다른 동작 특성을 갖는 메모리 소자들일 수도 있다. 예를 들어, 제 1 및 제 4 메모리 소자들(2a, 2d)은 DRAM일 수 있고, 제 2 및 제 3 메모리 소자들(2b, 2c)은 플래시 메모리 소자일 수 있다.
로직 소자(1)와 제 1 내지 제 4 메모리 소자들(2a~2d)은 채널들(Ch1, Ch2, Ch3, Ch4)을 통해 연결될 수 있다. 일 실시예에 따르면, 로직 소자(1)는 제 1 내지 제 4 메모리 소자들(2a~2d)을 각각 독립적으로 제어하기 위한 복수 개의 채널들(Ch1, Ch2, Ch3, Ch4)을 포함한다. 채널들(Ch1, Ch2, Ch3, Ch4)은 메모리 소자들(2a~2d)로 커맨드/어드레스 신호 및 데이터 신호를 전송한다. 각각의 채널들(Ch1, Ch2, Ch3, Ch4)은 데이터 신호를 송수신하는 데이터 패드들과, 커맨드/어드레스 신호를 송수신하는 커맨드/어드레스 패드들을 포함한다. 채널들(Ch1, Ch2, Ch3, Ch4) 각각은 16비트 또는 32비트 데이터 신호를 인터페이스(interface)할 수 있다.
일 실시예에 따르면, 로직 소자(1)는 제 1 내지 제 4 채널들(Ch1, Ch2, Ch3, Ch4)을 포함할 수 있다. 제 1 채널(Ch1)은 제 1 메모리 소자(2a)로 커맨드/어드레스 신호 및 데이터 신호를 전송하며, 제 2 채널(Ch2)은 제 2 메모리 소자(2b)로 커맨드/어드레스 신호 및 데이터 신호를 전송한다. 제 3 채널(Ch3)은 제 3 메모리 소자(2c)로 커맨드/어드레스 신호 및 데이터 신호를 전송하며, 제 4 채널(Ch4)은 제 4 메모리 소자(2d)로 커맨드/어드레스 신호 및 데이터 신호를 전송한다. 일 실시예에서, 각각의 채널들(Ch1, Ch2, Ch3, Ch4)에 하나의 메모리 소자가 연결되는 것으로 설명하였으나, 다른 실시예에 따르면, 각각의 채널들(Ch1, Ch2, Ch3, Ch4)에 복수 개의 메모리 소자들이 연결될 수도 있다.
로직 소자(1)와 복수의 메모리 소자들(2a~2d)이 로직 칩과 메모리 칩들로 패키징될 때, 각각의 메모리 칩들마다 데이터 신호와 커맨드/어드레스 신호가 별도로 인가되어야 한다. 또한, 데이터 처리용량 및 성능이 빠른 로직 칩은 메모리 칩들보다 많은 입출력 핀들을 가질 수 있으며, 메모리 칩들과 다른 핀 배열을 가질 수 있다. 이에 따라, 메모리 칩들과 로직 칩을 하나의 반도체 패키지 내에 탑재할 때, 메모리 칩들과 로직 칩들 간의 배선 연결이 복잡해질 수 있다. 그리고, 복수의 메모리 칩들이 적층되어 패키징되는 경우, 반도체 패키지의 두께가 증가될 수 있다. 따라서, 메모리 칩들과 로직 칩을 포함하는 하나의 반도체 패키지 내에서 메모리 칩들과 로직 칩 간의 배선 연결을 단순화시키는 것이 필요하다.
도 2는 본 발명의 일 실시예에 따른 로직 칩이 실장된 제 1 반도체 패키지의 개략적인 평면도이다.
도 2를 참조하면, 제 1 반도체 패키지(100)는 제 1 패키지 기판(101) 및 제 1 패키지 기판(101) 상에 실장된 로직 칩(10)을 포함한다.
로직 칩(10)은 제 1 내지 제 4 측면들(S1, S2, S3, S4)을 포함하며, 제 1 및 제 2 측면들(S1, S2)은 서로 수직할 수 있다. 그리고, 제 1 및 제 3 측면들(S1, S3)은 서로 대향하고, 제 2 및 제 4 측면들(S2, S4)이 서로 대향할 수 있다.
일 실시예에 따르면, 로직 칩(10)은 제 1 내지 제 4 데이터 패드 영역들(DR1, DR2, DR3, DR4)과, 제 1 내지 제 4 커맨드/어드레스 패드 영역들(CR1, CR2, CR3, CR4)을 포함한다.
보다 상세하게, 제 1 데이터 패드 영역(DR1)과 제 1 커맨드/어드레스 패드 영역(CR1)은 서로 대향하도록 배치될 수 있다. 제 1 데이터 패드 영역(DR1)은 제 1 측면(S1)에 인접하도록 배치되고, 제 1 커맨드/어드레스 패드 영역(CR1)은 제 3 측면(S3)에 인접하도록 배치될 수 있다. 제 1 데이터 패드 영역(DR1)의 면적은 제 1 커맨드/어드레스 패드 영역(CR1)의 면적보다 클 수 있다.
제 2 데이터 패드 영역(DR2)과 제 2 커맨드/어드레스 패드 영역(CR2)은 서로 대향하도록 배치될 수 있다. 제 2 데이터 패드 영역(DR2)은 제 2 측면(S2)에 인접하도록 배치되고, 제 2 커맨드/어드레스 패드 영역(CR2)은 제 4 측면(S4)에 인접하도록 배치될 수 있다. 제 2 데이터 패드 영역(DR2)의 면적은 제 2 커맨드/어드레스 패드 영역(CR2)의 면적보다 클 수 있다. 나아가, 제 2 데이터 패드 영역(DR2)은 제 1 측면(S1)의 제 3 커맨드/어드레스 패드 영역(CR3)과 인접하며, 제 2 커맨드/어드레스 패드 영역(CR2)은 제 1 측면(S1)의 제 1 데이터 패드 영역(DR1)과 인접할 수 있다.
제 3 데이터 패드 영역(DR3)과 제 3 커맨드/어드레스 패드 영역(CR3)은 서로 대향하도록 배치될 수 있다. 제 3 데이터 패드 영역(DR3)은 제 3 측면(S3)에 인접하도록 배치되고, 제 3 커맨드/어드레스 패드 영역(CR3)은 제 1 측면(S1)에 인접하도록 배치될 수 있다. 제 3 데이터 패드 영역(DR3)의 면적은 제 3 커맨드/어드레스 패드 영역(CR3)의 면적보다 클 수 있다. 즉, 제 1 데이터 패드 영역(DR1)과 제 3 커맨드/어드레스 패드 영역(CR3)이 로직 칩(10)의 제 1 측면(S1)에 인접하도록 배치되고, 제 3 데이터 패드 영역(DR3)과 제 1 커맨드/어드레스 패드 영역(CR1)이 로직 칩(10)의 제 3 측면(S3)에 인접하도록 배치될 수 있다.
제 4 데이터 패드 영역(DR4)과 제 4 커맨드/어드레스 패드 영역(CR4)은 서로 대향하도록 배치될 수 있다. 제 4 데이터 패드 영역(DR4)은 제 4 측면(S4)에 인접하도록 배치되고, 제 4 커맨드/어드레스 패드 영역(CR4)은 제 2 측면(S2)에 인접하도록 배치될 수 있다. 제 4 데이터 패드 영역(DR4)의 면적은 제 4 커맨드/어드레스 패드 영역(CR4)의 면적보다 클 수 있다. 나아가, 제 4 데이터 패드 영역(DR4)은 제 3 측면(S3)의 제 1 커맨드/어드레스 패드 영역(CR1)과 인접하며, 제 4 커맨드/어드레스 패드 영역(CR4)은 제 2 측면(S2)의 제 3 데이터 패드 영역(DR3)과 인접할 수 있다. 즉, 제 2 데이터 패드 영역(DR2)과 제 4 커맨드/어드레스 패드 영역(CR4)이 로직 칩(10)의 제 2 측면(S2)에 인접하도록 배치되고, 제 4 데이터 패드 영역(DR4)과 제 2 커맨드/어드레스 패드 영역(CR2)이 로직 칩(10)의 제 4 측면(S4)에 인접하도록 배치될 수 있다.
계속해서, 도 2를 참조하면, 제 1 패키지 기판(101)은 제 1 내지 제 4 에지들(E1, E2, E3, E4)을 포함하며, 제 1 및 제 2 에지들(E1, E2)이 서로 수직할 수 있다. 그리고, 제 1 및 제 3 에지들(E1, E3)이 서로 대향하며, 제 2 및 제 4 에지들(E2, E4)이 서로 대향할 수 있다. 로직 칩(10)은 제 1 패키지 기판(101)의 제 1 에지(E1)와 로직 칩(10)의 제 1 측면(S1)이 평행하도록 제 1 패키지 기판(101) 상에 실장될 수 있다.
제 1 패키지 기판(101)은 제 1 내지 제 4 DQ 접속 패드 영역들(DCR1, DCR2, DCR3, DCR4)과, 제 1 내지 제 4 CA 접속 패드 영역들(CCR1, CCR2, CCR3, CCR4)을 포함한다.
제 1 DQ 접속 패드 영역(DCR1)과 제 1 CA 접속 패드 영역(CCR1)은 서로 대향하도록 배치될 수 있다. 제 1 DQ 접속 패드 영역(DCR1)은 제 1 에지(E1)에 인접하도록 배치되고, 제 1 CA 접속 패드 영역(CCR1)은 제 3 에지(E3)에 인접하도록 배치될 수 있다. 그리고, 제 1 DQ 접속 패드 영역(DCR1)은 로직 칩(10)의 제 1 데이터 패드 영역(DR1)과 인접할 수 있으며, 제 1 CA 접속 패드 영역(CCR1)은 로직 칩(10)의 제 1 커맨드/어드레스 패드 영역(CR1)과 인접할 수 있다. 제 1 DQ 접속 패드 영역(DCR1)의 면적은 제 1 CA 접속 패드 영역(CCR1)의 면적보다 클 수 있다.
제 2 DQ 접속 패드 영역(DCR2)과 제 2 CA 접속 패드 영역(CCR2)은 서로 대향하도록 배치될 수 있다. 제 2 DQ 접속 패드 영역(DCR2)은 제 2 에지(E2)에 인접하도록 배치되고, 제 2 CA 접속 패드 영역(CCR2)은 제 4 에지(E4)에 인접하도록 배치될 수 있다. 그리고, 제 2 DQ 접속 패드 영역(DCR2)은 로직 칩(10)의 제 2 데이터 패드 영역(DR2)과 인접할 수 있으며, 제 2 CA 접속 패드 영역(CCR2)은 로직 칩(10)의 제 2 커맨드/어드레스 패드 영역(CR2)과 인접할 수 있다. 이에 더하여, 제 2 CA 접속 패드 영역(CCR2)은 제 1 DQ 접속 패드 영역(DCR1)과 인접할 수 있다. 제 2 DQ 접속 패드 영역(DCR2)의 면적은 제 2 CA 접속 패드 영역(CCR2)의 면적보다 클 수 있다.
제 3 DQ 접속 패드 영역(DCR3)과 제 3 CA 접속 패드 영역(CCR3)은 서로 대향하도록 배치될 수 있다. 제 3 DQ 접속 패드 영역(DCR3)은 제 3 에지(E3)에 인접하도록 배치되고, 제 3 CA 접속 패드 영역(CCR3)은 제 1 에지(E1)에 인접하도록 배치될 수 있다. 그리고, 제 3 DQ 접속 패드 영역(DCR3)은 로직 칩(10)의 제 3 데이터 패드 영역(DR3)과 인접할 수 있으며, 제 3 CA 접속 패드 영역(CCR3)은 로직 칩(10)의 제 3 커맨드/어드레스 패드 영역(CR3)과 인접할 수 있다. 제 3 DQ 접속 패드 영역(DCR3)의 면적은 제 3 CA 접속 패드 영역(CCR3)의 면적보다 클 수 있다.
제 4 DQ 접속 패드 영역(DCR4)과 제 4 CA 접속 패드 영역(CCR4)은 서로 대향하도록 배치될 수 있다. 제 4 DQ 접속 패드 영역(DCR4)은 제 4 에지(E4)에 인접하도록 배치되고, 제 4 CA 접속 패드 영역(CCR4)은 제 4 에지(E4)에 인접하도록 배치될 수 있다. 그리고, 제 4 DQ 접속 패드 영역(DCR4)은 로직 칩(10)의 제 4 데이터 패드 영역(DR4)과 인접할 수 있으며, 제 4 CA 접속 패드 영역(CCR4)은 로직 칩(10)의 제 4 커맨드/어드레스 패드 영역(CR4)과 인접할 수 있다. 이에 더하여, 제 4 CA 접속 패드 영역(CCR4)은 제 3 DQ 접속 패드 영역(DCR3)과 인접할 수 있다. 제 4 DQ 접속 패드 영역(DCR4)의 면적은 제 4 CA 접속 패드 영역(CCR4)의 면적보다 클 수 있다.
도 3은 본 발명의 일 실시예에 따른 제 1 반도체 패키지의 평면도이다. 도 4는 본 발명의 일 실시예에 따른 제 1 반도체 패키지의 단면도로서, 도 3의 A-A' 선을 따라 자른 도면이다.
도 3 및 도 4를 참조하면, 로직 칩(10)은 메모리 칩과 데이터 신호들을 입출력 받는 데이터 패드들(DP1, DP2, DP3, DP4)과, 메모리 칩으로 커맨드 신호들 및 어드레스 신호들을 입출력 받는 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4), 및 접지 및 전원 전압이 인가되는 전원 패드 및 접지 패드를 포함한다.
일 실시예에 따르면, 로직 칩(10)은 제 1 내지 제 4 데이터 패드들(DP1, DP2, DP3, DP4)과 제 1 내지 제 4 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4)을 포함한다. 그리고, 로직 칩(10)은, 도 1을 참조하여 설명한 것처럼, 제 1 내지 제 4 채널들(도 1의 Ch1, Ch2, Ch3, Ch4 참조)을 포함할 수 있다. 그리고, 제 1 데이터 패드들(DP1)과 제 1 커맨드/어드레스 패드들(CP1)은 제 1 채널을 구성할 수 있으며, 2 데이터 패드들(DP2)과 제 2 커맨드/어드레스 패드들(CP2)은 제 2 채널을 구성할 수 있다. 마찬가지로, 제 3 데이터 패드들(DP3)과 제 3 커맨드/어드레스 패드들(CP3)은 제 3 채널을 구성할 수 있으며, 제 4 데이터 패드들(DP4)과 제 4 커맨드/어드레스 패드들(CP4)은 제 4 채널을 구성할 수 있다.
이러한 제 1 데이터 패드들(DP1)은 로직 칩(10)의 제 1 데이터 패드 영역(DR1)에 배치될 수 있으며, 제 1 커맨드/어드레스 패드들(CP1)은 제 1 커맨드/어드레스 패드 영역(CR1)에 배치될 수 있다. 이와 마찬가지로, 제 2 내지 제 4 데이터 패드 영역들(DR2, DR3, DR4) 각각에 제 2 내지 제 4 데이터 패드들(DP2, DP3, DP4)이 배치되며, 제 2 내지 제 4 커맨드/어드레스 패드 영역들(CR2, CR3, CR4) 각각에 제 2 내지 제 4 커맨드/어드레스 패드들(CP2, CP3, CP4)이 배치될 수 있다.
로직 칩(10)은 제 1 패키지 기판(101) 상에 와이어(wire) 본딩 방식 또는 플립 칩(flip chip) 본딩 방식을 통해 실장될 수 있다. 이 실시에에서, 로직 칩(10)은 플립 칩(flip chip) 본딩 방식으로 실장될 수 있다. 다시 말해, 로직 칩(10)의 데이터 패드들(DP1, DP2, DP3, DP4)과 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4)은 범프가 부착되는 범프 패드들일 수 있다. 이에 따라, 도전성 범프들을 이용하여 데이터 패드들(DP1, DP2, DP3, DP4) 및 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4)을 제 1 패키지 기판(101)의 본딩 패드들에 본딩시킴으로써 로직 칩(10)이 제 1 패키지 기판(101) 상에 실장될 수 있다.
실시예들에서, 로직 칩(10)은 광전자 소자, 통신 소자, 디지털 시그널 프로세서(digital signal processor), 컨트롤러, 또는 시스템-온-칩(system-on-chip) 등일 수 있다. 예를 들어, 반도체 로직 칩(10)은 디지털 베이스밴드 모뎀 칩(Digital baseband modem chip) 및/또는 베이스밴드 모뎀 칩(Analog baseband modem chip)일 수 있다.
계속해서, 도 3 및 도 4를 참조하면, 제 1 패키지 기판(101)으로 인쇄회로기판, 플렉서블 기판, 테이프 기판 등 다양한 종류의 기판이 이용될 수 있다. 일 실시예에 따르면, 제 1 패키지 기판(101)은 그 내부에 내부 배선들(IC)이 형성된 연성인쇄회로기판(flexible printed circuit board), 경성인쇄회로기판(rigid printed circuit board), 또는 이들의 조합으로 형성될 수 있다.
제 1 패키지 기판(101)은 상부면과 하부면을 가지며, 본딩 패드들(BP), 접속 패드들(DC1~DC4, CC1~CC4), 외부 접속 패드들(LC), 및 내부 배선들(IC)을 포함한다. 본딩 패드들(BP) 및 접속 패드들(DC1~DC4, CC1~CC4)은 제 1 패키지 기판(101)의 상부면에 배열될 수 있으며, 하부 접속 패드들(LC)은 제 1 패키지 기판(101)의 하부면에 배열될 수 있다.
보다 상세하게, 접속 패드들(DC1~DC4, CC1~CC4)은 로직 칩(10)의 둘레에 배치될 수 있으며, 내부 배선들(IC)을 통해 본딩 패드들(BP)과 전기적으로 연결될 수 있다. 그리고, 접속 패드들(DC1~DC4, CC1~CC4)은 내부 배선들(IC)을 통해 하부 접속 패드들(LC)과 전기적으로 연결된다. 본딩 패드들(BP)은 로직 칩(10)이 실장되는 제 1 패키지 기판(101)의 중심부에 배치될 수 있으며, 로직 칩(10)의 제 1 내지 제 4 데이터 패드들(DP1, DP2, DP3, DP4) 및 제 1 내지 제 4 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4)과 범프들에 의해 연결될 수 있다. 본딩 패드들(BP)은 내부 배선들(IC)에 의해 접속 패드들(DC1~DC4, CC1~CC4)과 전기적으로 연결된다. 접속 패드들(DC1~DC4, CC1~CC4)에는 솔더 볼(solder ball) 또는 솔더 범프(solder bump)와 같은 연결 접속 단자들(250)이 부착될 수 있다. 외부 접속 패드들(LC)에는 솔더 볼(solder ball) 또는 솔더 범프(solder bump)와 같은 외부 접속 단자들(150)이 부착될 수 있다.
일 실시예에 따르면, 도 2를 참조하여 설명한 제 1 패키지 기판(101)의 제 1 내지 제 4 DQ 접속 패드 영역들(DCR1~DCR4)에 DQ 접속 패드들(DC1~DC4)이 배치될 수 있으며, 제 1 내지 제 4 CA 접속 패드 영역들(CCR1~CCR4)에 CA 접속 패드들(CC1~CC4)이 배치될 수 있다. 보다 상세하게, 제 1 DQ 접속 패드들(DC1)은 제 1 DQ 접속 패드 영역(DCR1)에 배치되며, 제 1 CA 접속 패드들(CC1)은 제 1 CA 접속 패드 영역(CCR1)에 배치될 수 있다. 이와 마찬가지로, 제 2 내지 제 4 DQ 접속 패드 영역들(DCR2~DCR4) 각각에 제 2 내지 제 4 DQ 접속 패드들(DC2~DC4)이 배치될 수 있다. 그리고, 제 2 내지 제 4 CA 접속 패드 영역들(CCR2~CCR4) 각각에 제 2 내지 제 4 CA 접속 패드들(CC2~CC4)이 배치될 수 있다.
제 1 DQ 접속 패드들(DC1)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 1 데이터 패드들(DP1)과 연결될 수 있다. 제 1 CA 접속 패드들(CC1)은 내부 배선들(IC)을 통해 로직 칩의 제 1 커맨드/어드레스 패드들(CP1)과 연결될 수 있다. 제 2 DQ 접속 패드들(DC2)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 2 데이터 패드들(DP2)과 연결될 수 있다. 제 2 CA 접속 패드들(CC2)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 2 커맨드/어드레스 패드들(CP2)과 연결될 수 있다. 제 3 DQ 접속 패드들(DC3)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 3 데이터 패드들(DP3)과 연결될 수 있다. 제 3 CA 접속 패드들(CC3)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 3 커맨드/어드레스 패드들(CP3)과 연결될 수 있다. 제 4 DQ 접속 패드들(DC4)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 4 데이터 패드들(DP4)과 연결될 수 있다. 제 4 CA 접속 패드들(CC4)은 내부 배선들(IC)을 통해 로직 칩(10)의 제 4 커맨드/어드레스 패드들(CP4)과 연결될 수 있다.
이에 더하여, 제 1 반도체 패키지(100)는 로직 칩(10)을 덮는 제 1 몰딩막(110)을 포함할 수 있다. 제 1 몰딩막(110)은 제 1 패키지 기판(101)과 로직 칩(10) 사이에 언더필(underfill)될 수 있다. 제 1 몰딩막(110)은 에폭시 몰딩 컴파운드(Epoxy molding compound)를 포함할 수 있다. 제 1 몰딩막(110)은 제 1 패키지 기판(101)의 접속 패드들(DC1~DC4, CC1~CC4)을 노출시킬 수 있다.
도 5는 본 발명의 일 실시예들 따른 제 2 반도체 패키지의 개략적인 평면도이다.
도 5를 참조하면, 제 2 반도체 패키지(200)는 제 2 패키지 기판(201) 및 제 2 패키지 기판(201) 상에 실장된 제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d)을 포함한다.
일 실시예에 따르면, 제 2 패키지 기판(201)의 상부면에 제 1 및 제 3 메모리 칩들(20a, 20c)이 실장되며, 제 1 및 제 3 메모리 칩들(20a, 20c)은 서로 나란히(side by side) 배치될 수 있다. 제 2 및 제 4 메모리 칩들(20b, 20d)은 제 1 및 제 3 메모리 칩들(20a, 20c) 상에 적층되며, 제 2 및 제 4 메모리 칩들(20b, 20d)이 서로 나란히 배치될 수 있다.
제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d) 각각은 데이터 패드들(DP1~DP4)과 커맨드/어드레스 패드들(CP1~CP4)이 분리된 패드 배열을 가질 수 있다. 상세하게, 제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d) 각각은 서로 대향하는 제 1 측면과 제 2 측면을 가지며, 제 1 측면에 인접하게 데이터 패드 영역(DR)이 배치되고, 제 2 측면에 인접하게 커맨드/어드레스 패드 영역(CR)이 배치될 수 있다.
일 실시예에서, 제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d)은 동일한 동작 특성을 가질 수 있다. 예를 들어 제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d)은 32비트 또는 64비트 모바일 디램(mobile DRAM)일 수 있다.
제 2 패키지 기판(201)은 제 1 내지 제 4 에지들(E1, E2, E3, E4)을 포함하며, 제 1 및 제 2 에지들(E1, E2)이 서로 수직할 수 있다. 그리고, 제 1 및 제 3 에지들(E1, E3)이 서로 대향하며, 제 2 및 제 4 에지들(E2, E4)이 서로 대향할 수 있다.
계속해서, 도 5를 참조하면, 제 2 패키지 기판(201)은 제 1 내지 제 4 DQ 본딩 패드 영역들(DBR1, DBR2, DBR3, DBR4)과, 제 1 내지 제 4 CA 본딩 패드 영역들(CBR1, CBR2, CBR3, CBR4)을 포함한다.
상세하게, 제 1 DQ 본딩 패드 영역(DBR1)과 제 1 CA 본딩 패드 영역(CBR1)은 서로 대향하도록 배치될 수 있다. 제 1 DQ 본딩 패드 영역(DBR1)은 제 1 에지(E1)에 인접하도록 배치되고, 제 1 CA 본딩 패드 영역(CBR1)은 제 3 에지(E3)에 인접하도록 배치될 수 있다. 제 2 DQ 본딩 패드 영역(DBR2)과 제 2 CA 본딩 패드 영역(CBR2)은 서로 대향하도록 배치될 수 있다. 제 2 DQ 본딩 패드 영역(DBR2)은 제 2 에지(E2)에 인접하도록 배치되고, 제 2 CA 본딩 패드 영역(CBR2)은 제 4 에지(E4)에 인접하도록 배치될 수 있다. 제 3 DQ 본딩 패드 영역(DBR3)과 제 3 CA 본딩 패드 영역(CBR3)은 서로 대향하도록 배치될 수 있다. 제 3 DQ 본딩 패드 영역(DBR3)은 제 3 에지(E3)에 인접하도록 배치되고, 제 3 CA 본딩 패드 영역(CBR3)은 제 1 에지(E1)에 인접하도록 배치될 수 있다. 제 4 DQ 본딩 패드 영역(DBR4)과 제 4 CA 본딩 패드 영역(CBR4)은 서로 대향하도록 배치될 수 있다. 제 4 DQ 본딩 패드 영역(DBR4)은 제 4 에지(E4)에 인접하도록 배치되고, 제 4 CA 본딩 패드 영역(CBR4)은 제 2 에지(E2)에 인접하도록 배치될 수 있다. 이에 더하여, 제 1 내지 제 4 DQ 본딩 패드 영역들(DBR1~DBR4) 각각의 면적은 제 1 내지 제 4 CA 본딩 패드 영역들(CBR1~CBR4) 각각의 면적보다 클 수 있다.
일 실시예에 따르면, 제 1 및 제 3 메모리 칩들(20a, 20c)이 제 2 패키지 기판(201) 상에 실장될 때, 평면적 관점에서, 제 1 메모리 칩(20a)의 데이터 패드 영역(DR)에 대해 사선 방향에 제 3 메모리 칩(20c)의 데이터 패드 영역(DR)이 배치될 수 있다. 마찬가지로, 제 1 메모리 칩(20a)의 커맨드/어드레스 패드 영역(CR)에 대해 사선방향에 제 3 메모리 칩(20c)의 커맨드/어드레스 패드 영역(CR)이 배치될 수 있다. 즉, 제 1 메모리 칩(20a)의 데이터 패드 영역(DR)과 제 3 메모리 칩(20c)의 커맨드/어드레스 패드 영역(CR)이 제 2 패키지 기판(201)의 제 1 에지(E1)에 인접할 수 있다.
제 1 메모리 칩(20a)의 데이터 패드 영역(DR)은 제 1 DQ 본딩 영역(DBR1)에 인접할 수 있으며, 제 1 메모리 칩(20a)의 커맨드/어드레스 패드 영역(CR)은 제 1 CA 본딩 영역(CBR1)에 인접할 수 있다. 제 3 메모리 칩(20c)의 데이터 패드 영역(DR)은 제 3 DQ 본딩 영역(DBR3)에 인접할 수 있으며, 제 3 메모리 칩(20c)의 커맨드/어드레스 패드 영역(CR)은 제 3 CA 본딩 영역(CBR3)에 인접할 수 있다.
일 실시예에서, 제 2 및 제 4 메모리 칩들(20b, 20d)은 제 1 및 제 3 메모리 칩들(20a, 20c)의 상부면에 적층될 수 있다. 여기서, 제 2 및 제 4 메모리 칩들(20b, 20d)은 제 1 및 제 3 메모리 칩들(20a, 20c)에 대해 90도 회전되어 적층될 수 있다. 상세하게, 제 2 메모리 칩(20b)의 데이터 패드 영역(DR)과 제 4 메모리 칩(20d)의 커맨드/어드레스 패드 영역(CR)이 제 2 패키지 기판(201)의 제 2 에지(E2)에 인접할 수 있다. 나아가, 평면적 관점에서, 제 2 메모리 칩(20b)의 데이터 패드 영역(DR)에 대해 사선 방향에 제 4 메모리 칩(20d)의 데이터 패드 영역(DR)이 배치될 수 있다. 마찬가지로, 제 2 메모리 칩(20b)의 커맨드/어드레스 패드 영역(CR)에 대해 사선방향에 제 4 메모리 칩(20d)의 커맨드/어드레스 패드 영역(CR)이 배치될 수 있다.
또한, 제 2 메모리 칩(20b)의 데이터 패드 영역(DR)은 제 2 DQ 본딩 영역(DBR2)에 인접할 수 있으며, 제 2 메모리 칩(20b)의 커맨드/어드레스 패드 영역(CR)은 제 2 CA 본딩 영역(CBR2)에 인접할 수 있다. 제 4 메모리 칩(20d)의 데이터 패드 영역(DR)은 제 4 DQ 본딩 영역(DBR4)에 인접할 수 있으며, 제 4 메모리 칩(20d)의 커맨드/어드레스 패드 영역(CR)은 제 4 CA 본딩 영역(CBR4)에 인접할 수 있다.
도 6은 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 평면도이다. 도 7은 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 단면도로서, 도 6의B-B' 선을 따라 자른 단면이다. 도 8는 본 발명의 일 실시예에 따른 제 2 반도체 패키지의 단면도로서, 도 6의 C-C' 선을 따라 자른 단면이다.
도 6, 도 7 및 도 8를 참조하면, 제 2 반도체 패키지(200)는 제 2 패키지 기판(201) 상에 실장된 제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d)을 포함한다.
제 1 내지 제 4 메모리 칩들(20a, 20b, 20c, 20d) 각각은 데이터 신호들을 입출력하는 데이터 패드들(DP1, DP2, DP3, DP4)과, 데이터 스트로브 신호들, 데이터 마스크 신호들, 칩 선택 신호들, 클록 신호, 라이트 인에이블 신호, RAS 신호, CAS 신호와 같은 커맨드 신호들 및 어드레스 신호들을 입출력하는 커맨드/어드레스 패드들(CP1, CP2, CP3, CP4), 및 접지 및 전원 전압이 인가되는 전원 패드 및 접지 패드를 포함한다. 여기서, 데이터 패드들(DP1~DP4)이 제 1 내지 제 4 메모리 칩들(20a~20d)의 데이터 영역들(도 5의 DR 참조)에 배치되고, 커맨드/어드레스 패드들은(CP1~CP4)이 제 1 내지 제 4 메모리 칩들(20a~20d)의 커맨드/어드레스 영역들(도 5의 CR 참조)에 배치될 수 있다.
계속해서, 도 6, 도 7 및 도 8을 참조하면, 제 2 패키지 기판(201)으로 인쇄회로기판, 플렉서블 기판, 테이프 기판 등 다양한 종류의 기판이 이용될 수 있다. 일 실시예에 따르면, 제 2 패키지 기판(201)은 그 내부에 내부 배선들(IC)이 형성된 연성인쇄회로기판(flexible printed circuit board), 경성인쇄회로기판(rigid printed circuit board), 또는 이들의 조합으로 형성될 수 있다.
제 2 패키지 기판(201)은 상부면과 하부면을 가지며, 본딩 패드들(DB1~DB4, CB1~CB4), 내부 배선들(IC) 및 접속 패드들(DC1~DC4, CC1~CC4)을 포함한다. 본딩 패드들(DB1~DB4, CB1~CB4)은 제 2 패키지 기판(201)의 상부면에 배열될 수 있으며, 접속 패드들(DC1~DC4, CC1~CC4)은 제 2 패키지 기판(201)의 하부면에 배열될 수 있다. 그리고, 제 2 패키지 기판(201)의 중심부에 제 1 내지 제 4 메모리 칩들(20a~20d)이 배치될 수 있다.
일 실시예에 따르면, 본딩 패드들(DB1~DB4, CB1~CB4)은 와이어(W)를 통해 제 1 내지 제 4 메모리 칩들(20a~20d)의 데이터 패드들(DP1~DP4)과 연결되는 제 1 내지 제 4 DQ 본딩 패드들(DB1~DB4)과, 와이어(W)를 통해 제 1 내지 제 4 메모리 칩들(20a~20d)의 커맨드/어드레스 패드들(CP1~CP4)과 연결되는 제 1 내지 제 4 CA 본딩 패드들(CB1~CB4)을 포함할 수 있다. 접속 패드들은 내부 배선들(IC)을 통해 제 1 내지 제 4 DQ 본딩 패드들(DB1~DB4)과 연결되는 제 1 내지 제 4 DQ 접속 패드들(DC1~DC4)과, 내부 배선들(IC)을 통해 제 1 내지 제 4 CA 본딩 패드들(CB1~CB4)과 연결되는 제 1 내지 제 4 CA 접속 패드들(CC1~CC4)을 포함할 수 있다.
보다 상세하게, 제 1 DQ 본딩 패드들(DB1)은 도 5를 참조하여 설명한 제 2 패키지 기판(201)의 제 1 DQ 본딩 패드 영역(DBR1)에 배치되며, 제 1 CA 접속 패드들(CB1)은 제 1 CA 접속 패드 영역(CBR1)에 배치될 수 있다. 이와 마찬가지로, 도 5를 참조하여 설명한 제 2 내지 제 4 DQ 본딩 패드 영역들(DBR2~DBR4) 각각에 제 2 내지 제 4 DQ 본딩 패드들(DB2~DB4)이 배치될 수 있으며, 제 2 내지 제 4 CA 접속 패드 영역들(도 5의 CBR2~CBR4 참조) 각각에 제 2 내지 제 4 CA 접속 패드들(CB2~CB4)이 배치될 수 있다.
일 실시예에 따르면, 제 2 패키지 기판(201)의 상부면에 제 1 및 제 3 메모리 칩들(20a, 20c)이 실장될 때, 제 1 메모리 칩(20a)의 데이터 패드들(DP1)은 제 2 패키지 기판(201)의 제 1 에지(E1)에 인접하고, 제 3 메모리 칩(20c)의 데이터 패드들(DP3)은 제 2 패키지 기판(201)의 제 3 에지(E3)에 인접할 수 있다.
제 2 및 제 4 메모리 칩들(20b, 20d)은 접착막을 이용하여 제 1 및 제 3 메모리 칩들(20a, 20c)의 상면들에 부착될 수 있다. 이때, 제 2 메모리 칩(20b)의 데이터 패드들(DP2)은 제 2 패키지 기판(201)의 제 2 에지(E2)에 인접하고, 제 4 메모리 칩(20d)의 데이터 패드들(DP4)은 제 2 패키지 기판(201)의 제 4 에지(E4)에 인접할 수 있다.
이에 더하여, 제 2 반도체 패키지(200)는 제 1 내지 제 4 메모리 칩들(20a~20d)을 덮는 제 2 몰딩막(210)을 포함할 수 있다. 제 2 몰딩막(210)은 제 2 패키지 기판(201)과 제 1 및 제 3 메모리 칩들(20a, 20c) 사이에 언더필(underfill)될 수 있다. 제 2 몰딩막(210)은 에폭시 몰딩 컴파운드(Epoxy molding compound)를 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 개략적인 평면도이다. 도 10은 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 단면도로서, 도 9의 D-D' 선을 따라 자른 단면이다.
도 9 및 도 10을 참조하면, 제 1 반도체 패키지(100) 상에 제 2 반도체 패키지(200)가 적층될 수 있다.
제 1 반도체 패키지(100)는, 도 2 내지 도 4를 참조하여 설명한 것처럼, 제 1 내지 제 4 채널들을 갖는 로직 칩(10)을 포함한다. 제 2 반도체 패키지(200)는, 도 5 내지 도 8을 참조하여 설명한 것처럼, 수평적으로 나란히 배열되면서 수직적으로 적층되는 제 1 내지 제 4 메모리 칩들(20a~20d)을 포함한다.
제 1 반도체 패키지(100)의 DQ 접속 패드들(DC1~DC4)은 연결 접속 단자들(250)에 의해 제 2 반도체 패키지(200)의 DQ 접속 패드들(DC1~DC4)과 전기적으로 연결될 수 있다. 그리고, 제 2 반도체 패키지(200)의 CA 접속 패드들(CC1~CC4)은 연결 접속 단자들(250)에 의해 제 2 반도체 패키지(200)의 CA 접속 패드들(CC1~CC4)과 전기적으로 연결될 수 있다. 그리고, 제 1 패키지 기판(101)의 하부면의 외부 접속 패드들(LC)에 외부 접속 단자들(150)이 부착될 수 있다. 이러한 적층형 반도체 패키지(300)는 외부 접속 단자들(150)을 통해 외부 전자 장치들과 연결될 수 있다.
일 실시예에 따르면, 제 1 반도체 패키지(100) 상에 제 2 반도체 패키지(200)가 적층될 때, 제 1 메모리 칩(20a)과 연결되는 제 1 DQ 접속 패드들(DC1) 및 제 1 CA 접속 패드들(CC1)이 서로 대향하도록 배치되고, 제 3 메모리 칩(20c)과 연결되는 제 3 DQ 접속 패드들(DC3) 및 제 3 CA 접속 패드들(CC3)이 서로 대향하도록 배치된다. 이에 따라, 제 1 및 제 3 메모리 칩들(20a, 20c)의 데이터 패드들(DP1, DP3)로부터 로직 칩(10)의 제 1 및 제 3 데이터 패드들(DP1, CP3)까지의 배선 연결을 단순화시킬 수 있다.
이에 더하여, 제 1 및 제 2 패키지 기판들(101, 201)의 제 2 및 제 4 DQ 접속 패드들(DC2, DC4)은 제 1 및 2 패키지 기판들(101, 201)의 제 2 및 4 에지들(E2, E3)에 인접하게 배열되므로, 제 1 및 제 3 메모리 칩들(20a, 20c) 상에 적층된 제 2 및 제 4 메모리 칩들(20b, 20d) 데이터 패드들(DP2, DP4)로부터 로직 칩(10)의 제 2 및 제 4 데이터 패드들(DP2, DP4)까지의 신호 전달 경로가 감소될 수 있다.
나아가, 제 2 반도체 패키지(200) 내에서, 제 1 및 제 3 메모리 칩들(20a, 20c)을 서로 나란히 배치하고, 제 1 및 제 3 메모리 칩들(20a, 20c) 상에 제 1 내지 제 4 메모리 칩들(20a~20d)을 나란히 적층함으로써, 적층형 반도체 패키지(300)의 수직적 두께를 줄일 수 있다.
도 11 및 도 12는 본 발명의 변형된 실시예들에 따른 적층형 반도체 패키지의 단면도들로서, 도 9의 D-D' 선을 따라 자른 단면들이다.
도 11에 도시된 실시예에 따르면, 제 1 반도체 패키지(100)의 제 1 몰드막(110)은 로직 칩(10)이 실장된 제 1 패키지 기판(101)의 전면을 덮으며, 접속 패드들(DC1~DC4, CC1~CC4)을 국소적으로 노출시키는 홀들(110h)을 가질 수 있다. 이에 따라, 제 2 패키지 기판(201)의 접속 패드들(DC1~DC4, CC1~CC4)에 부착된 연결 접속 단자들(250)은 제 1 몰드막(110)의 홀들(110h) 내로 삽입되어 제 1 패키지 기판(101)의 접속 패드들(DC1~DC4, CC1~CC4)과 전기적으로 연결될 수 있다.
도 12에 도시된 실시예에 따르면, 제 1 반도체 패키지(100)는 제 1 패키지 기판(101) 상에 적층된 제 1 및 제 2 로직 칩들(10a, 10b)을 포함할 수 있다.
제 1 로직 칩(10a)은 플립 칩 본딩 방식에 의해 제 1 패키지 기판(201) 상에 실장되고, 제 2 로직 칩(10b)은 관통전극(TSV)를 이용하여 제 1 로직 칩(10a) 상에 실장될 수 있다.
일 실시예에서, 제 1 로직 칩(10a)은 디지털 베이스밴드 모뎀 칩(Digital baseband modem chip)일 수 있고 제 2 로직 칩(10b)은 아날로그 베이스밴드 모뎀 칩(Analog baseband modem chip)일 수 있다. 여기서, 제 1 로직 칩(10a)은 도 2 및 도 3을 참조하여 설명한 바와 같은 패드 배열을 가질 수 있다.
도 13은 본 발명의 실시예들에 따른 적층형 반도체 패키지가 적용되는 전자 장치를 나타내는 도면이다. 도 14는 본 발명의 실시예들에 따른 적층형 반도체 패키지가 적용되는 전자 장치를 개략적으로 보여주는 블록도이다.
도 13은 본 발명의 실시예들에 따른 적층형 반도체 패키지가 적용되는 모바일(mobile phone) 폰(1000)을 도시한다. 다른 예로, 발명의 실시예들에 따른 적층형 반도체 패키지는
스마트 폰(smart phone), PDA(personal digital assistant), PMP(portable multimedia player), DMB(digital multimedia broadcast) 장치, GPS(global positioning system) 장치, 휴대용 게임기(handled gaming console), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
도 14를 참조하면, 본 발명의 예시적인 실시예에 따른 전자 장치(1000)은 마이크로프로세서(1100), 사용자 인터페이스(1100), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(1300), 본 발명의 실시예에 따른 적층형 반도체 패키지(1400)을 포함한다.
본 발명에 따른 전자 장치가 모바일 장치인 경우, 전자 장치의 동작 전압을 공급하기 위한 배터리(1500)가 추가적으로 제공될 수 있다. 나아가, 도면에는 도시되지 않았지만, 본 발명에 따른 전자 장치에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 서로 수직하는 제 1 및 제 2 에지들을 갖는 제 1 패키지 기판, 및 상기 제 1 패키지 기판 상에 실장된 로직 칩을 포함하는 제 1 반도체 패키지;
    상기 제 1 반도체 패키지 상의 제 2 패키지 기판, 상기 로직 칩과 전기적으로 연결되며, 제 2 패키지 기판 상에 적층된 제 1 및 제 2 메모리 칩들을 포함하는 제 2 반도체 패키지; 및
    상기 제 1 패키지 기판과 상기 제 2 패키지 기판 사이에 배치되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결하는 접속 패드들을 포함하되,
    상기 제 1 패키지 기판은:
    상기 제 1 메모리 칩과 전기적으로 연결되는 제 1 데이터 접속 패드들;
    상기 제 1 메모리 칩과 전기적으로 연결되며, 상기 로직 칩을 사이에 두고 상기 제 1 데이터 접속 패드들과 서로 대향하도록 배치되는 제 1 커맨드/어드레스 접속 패드들;
    상기 제 2 메모리 칩과 전기적으로 연결되는 제 2 데이터 접속 패드들; 및
    상기 제 2 메모리 칩과 전기적으로 연결되며, 상기 로직 칩을 사이에 두고 상기 제 2 데이터 접속 패드들과 서로 대향하도록 배치되는 제 2 커맨드/어드레스 접속 패드들을 더 포함하되,
    상기 제 1 데이터 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 데이터 접속 패드들은 상기 제 2 에지에 인접하게 배열되는 적층형 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 로직 칩은:
    상기 제 1 메모리 칩과 전기적으로 연결되는 제 1 데이터 패드들;
    상기 제 1 메모리 칩과 전기적으로 연결되는 제 1 커맨드/어드레스 패드들;
    상기 제 2 메모리 칩과 전기적으로 연결되는 제 2 데이터 패드들; 및
    상기 제 2 메모리 칩과 전기적으로 연결되는 제 2 커맨드/어드레스 패드들을 포함하되,
    상기 제 1 데이터 패드들이 상기 제 1 데이터 접속 패드들과 인접하고, 상기 제 2 데이터 패드들이 상기 제 2 데이터 접속 패드들과 인접하는 적층형 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 메모리 칩은:
    데이터 패드들; 및
    상기 제 1 메모리 칩의 상기 데이터 패드들에 대향하는 커맨드/어드레스 패드들을 포함하되,
    상기 제 1 메모리 칩의 상기 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 1 에지에 평행하게 배열되고,
    상기 제 2 메모리 칩은:
    데이터 패드들; 및
    상기 제 2 메모리 칩의 상기 데이터 패드들에 대향하는 커맨드/어드레스 패드들을 포함하되,
    상기 제 2 메모리 칩의 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 2 에지에 평행하게 배열되는 적층형 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제 2 반도체 패키지는 상기 제 1 메모리 칩 일측에 배치되며 상기 제 2 패키지 기판 상에 실장된 제 3 메모리 칩, 및 상기 제 2 메모리 칩 일측에 배치되며 상기 제 1 메모리 칩 상에 적층된 제 4 메모리 칩을 더 포함하는 적층형 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제 3 및 제 4 메모리 칩들 각각은 서로 대향하는 데이터 패드들 및 커맨드/어드레스 패드들을 포함하되,
    상기 제 3 메모리 칩의 상기 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 1 에지에 평행하게 배열되고, 상기 제 4 메모리 칩의 데이터 패드들 및 커맨드/어드레스 패드들은 상기 제 2 에지에 평행하게 배열되는 적층형 반도체 패키지.
  6. 제 4 항에 있어서,
    상기 제 1 패키지 기판은:
    상기 제 3 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 3 데이터 접속 패드들 및 제 3 커맨드/어드레스 접속 패드들; 및
    상기 제 4 메모리 칩과 전기적으로 연결되며, 서로 대향하도록 배치된 제 4 데이터 접속 패드들 및 제 4 커맨드/어드레스 접속 패드들을 더 포함하되,
    상기 제 3 데이터 접속 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 4 데이터 접속 패드들은 상기 제 2 에지에 인접하게 배열되는 적층형 반도체 패키지.
  7. 서로 수직하는 제 1 및 제 2 에지들을 갖는 제 1 패키지 기판, 및 상기 제 1 패키지 기판 상에 실장된 로직 칩을 포함하는 제 1 반도체 패키지;
    상기 제 1 반도체 패키지 상의 제 2 패키지 기판, 상기 로직 칩과 전기적으로 연결되며 상기 제 2 패키지 기판 상에 실장된 제 1 내지 제 4 메모리 칩들을 포함하는 제 2 반도체 패키지; 및
    상기 제 1 패키지 기판과 상기 제 2 패키지 기판 사이에 배치되어 상기 제 1 반도체 패키지와 상기 제 2 반도체 패키지를 전기적으로 연결하는 접속 패드들을 포함하되,
    상기 로직 칩은 상기 제 1 내지 제 4 메모리 칩들과 전기적으로 연결되는 제 1 내지 제 4 데이터 패드들 및 제 1 내지 제 4 커맨드/어드레스 패드들을 포함하되,
    상기 제 1 데이터 패드들과 상기 제 3 커맨드/어드레스 패드들은 상기 제 1 에지에 인접하게 배열되고, 상기 제 2 데이터 패드들과 상기 제 4 커맨드/어드레스 패드들은 상기 제 2 에지에 인접하게 배열되는 적층형 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제 1 커맨드/어드레스 패드들과 상기 제 3 데이터 패드들은 상기 제 1 데이터 패드들과 상기 제 3 커맨드/어드레스 패드들에 대해 각각 대향하도록 배치되고,
    상기 제 2 커맨드/어드레스 패드들과 상기 제 4 데이터 패드들은 상기 제 2 데이터 패드들과 상기 제 4 커맨드/어드레스 패드들에 대해 각각 대향하도록 배치되는 적층형 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 제 1 내지 제 4 메모리 칩들 각각은 서로 대향하는 데이터 패드들과 커맨드/어드레스 패드들을 포함하되,
    상기 제 1 및 제 2 메모리 칩들은, 상기 제 1 및 제 2 메모리 칩들의 상기 데이터 패드들이 서로 대향하도록 상기 제 2 패키지 기판의 상부면에 실장되고,
    상기 제 3 및 제 4 메모리 칩들은, 상기 제 3 및 제 4 메모리 칩들의 데이터 패드들이 서로 대향하며, 상기 제 1 및 제 2 데이터 패드들과 비평행하도록 상기 제 1 및 제 2 메모리 칩들의 상부면들 상에 적층되는 적층형 반도체 패키지.
  10. 복수 개의 에지들, 로직 칩, 및 복수 개의 연결 패드 쌍들(pairs)을 포함하는 제 1 반도체 패키지로서, 상기 연결 패드 쌍들 각각은 데이터 연결 패드 및 커맨드/어드레스 연결 패드를 포함하되, 상기 연결 패드 쌍들의 상기 각 데이터 연결 패드는 상기 제 1 반도체 패키지의 제 1 에지에 인접하게 배치되고, 상기 연결 패드 쌍들의 상기 각 커맨드/어드레스 연결 패드는 상기 제 1 반도체 패키지의 상기 제 1 에지에 대향하는 제 2 에지에 인접하게 배치되는 것; 및
    복수 개의 메모리 칩들을 포함하는 제 2 반도체 패키지로서, 상기 각 메모리 칩은 상기 연결 패드 쌍들을 통해 상기 로직 칩과 연결되는 적층형 반도체 패키지.
KR1020130022855A 2013-03-04 2013-03-04 적층형 반도체 패키지 KR102110984B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130022855A KR102110984B1 (ko) 2013-03-04 2013-03-04 적층형 반도체 패키지
US14/099,860 US9099326B2 (en) 2013-03-04 2013-12-06 Stack-type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130022855A KR102110984B1 (ko) 2013-03-04 2013-03-04 적층형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20140108939A KR20140108939A (ko) 2014-09-15
KR102110984B1 true KR102110984B1 (ko) 2020-05-14

Family

ID=51420589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022855A KR102110984B1 (ko) 2013-03-04 2013-03-04 적층형 반도체 패키지

Country Status (2)

Country Link
US (1) US9099326B2 (ko)
KR (1) KR102110984B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343449B2 (en) * 2012-07-06 2016-05-17 Nvidia Corporation Alternative 3D stacking scheme for DRAMs atop GPUs
US9142475B2 (en) * 2013-08-13 2015-09-22 Intel Corporation Magnetic contacts
KR20150026644A (ko) * 2013-09-03 2015-03-11 에스케이하이닉스 주식회사 반도체칩, 반도체칩 패키지 및 이를 포함하는 반도체시스템
US9870946B2 (en) * 2013-12-31 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
KR20160047423A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 플렉시블 패키징 아키텍처
KR102296746B1 (ko) 2014-12-31 2021-09-01 삼성전자주식회사 적층형 반도체 패키지
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102492527B1 (ko) * 2015-10-12 2023-01-31 삼성전자주식회사 데이터 스토리지 소자 및 그를 포함하는 전자 장치
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
US10742217B2 (en) * 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US11342316B2 (en) * 2020-01-16 2022-05-24 Mediatek Inc. Semiconductor package
CN113555351B (zh) * 2020-04-23 2024-02-06 瑞昱半导体股份有限公司 半导体封装
US11742253B2 (en) * 2020-05-08 2023-08-29 Qualcomm Incorporated Selective mold placement on integrated circuit (IC) packages and methods of fabricating

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475373A (ja) 1990-07-18 1992-03-10 Oki Electric Ind Co Ltd 半導体集積回路装置
JP2004071838A (ja) 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
KR20040017423A (ko) 2002-08-21 2004-02-27 삼성전자주식회사 멀티 칩 패키지
KR20050041472A (ko) * 2003-10-31 2005-05-04 주식회사 하이닉스반도체 멀티 칩 패키지를 사용하는 메모리 장치
JP2008166430A (ja) 2006-12-27 2008-07-17 Toshiba Microelectronics Corp 半導体装置
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
KR101003116B1 (ko) 2008-08-08 2010-12-21 주식회사 하이닉스반도체 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
US8097956B2 (en) 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
KR20130007602A (ko) 2010-03-18 2013-01-18 모사이드 테크놀로지스 인코퍼레이티드 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법
WO2011153609A1 (en) 2010-06-08 2011-12-15 Mosaid Technologies Incorporated Multi-chip package with pillar connection
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
JP6122290B2 (ja) * 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
KR101923535B1 (ko) * 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR102043369B1 (ko) * 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
KR102064870B1 (ko) * 2013-08-16 2020-02-11 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20140246788A1 (en) 2014-09-04
US9099326B2 (en) 2015-08-04
KR20140108939A (ko) 2014-09-15

Similar Documents

Publication Publication Date Title
KR102110984B1 (ko) 적층형 반도체 패키지
KR102064870B1 (ko) 반도체 패키지
KR102043369B1 (ko) 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
US9633973B2 (en) Semiconductor package
US9984032B2 (en) System on package (SoP) having through silicon via (TSV) interposer with memory controller connected to multiple printed circuit boards (PCB)
KR101683814B1 (ko) 관통 전극을 구비하는 반도체 장치
TWI724016B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
US9202796B2 (en) Semiconductor package including stacked chips and a redistribution layer (RDL) structure
KR102041243B1 (ko) 반도체 패키지
KR20130078221A (ko) 재배선 구조를 갖는 반도체 패키지
TW200409333A (en) A semiconductor device
US9691437B2 (en) Compact microelectronic assembly having reduced spacing between controller and memory packages
US8803327B2 (en) Semiconductor package
KR20130007371A (ko) 반도체 패키지
US20140374900A1 (en) Semiconductor package and method of fabricating the same
US9082686B2 (en) Semiconductor package
KR20210082030A (ko) 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
JP2014086570A (ja) 電子装置及び半導体装置
KR20140112944A (ko) 반도체 장치 및 반도체 패키지
JP2017502494A (ja) Ｘｆｄパッケージングに対する同時サポート
US9472539B2 (en) Semiconductor chip and a semiconductor package having a package on package (POP) structure including the semiconductor chip
JP5657232B2 (ja) 半導体パッケージ
KR20170034597A (ko) 복수의 칩들이 내장된 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right