JP2014138035A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014138035A
JP2014138035A JP2013004876A JP2013004876A JP2014138035A JP 2014138035 A JP2014138035 A JP 2014138035A JP 2013004876 A JP2013004876 A JP 2013004876A JP 2013004876 A JP2013004876 A JP 2013004876A JP 2014138035 A JP2014138035 A JP 2014138035A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
height adjusting
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004876A
Other languages
English (en)
Inventor
Akihiro Iida
晃宏 飯田
Shuichi Ishimura
秋一 石村
Hiroshi Inagaki
洋 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013004876A priority Critical patent/JP2014138035A/ja
Priority to US14/015,352 priority patent/US9136252B2/en
Publication of JP2014138035A publication Critical patent/JP2014138035A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】封止部材の硬化収縮による半導体チップへのダメージを低減させた半導体装置を提供すること。
【解決手段】
実施形態の半導体装置は、第１面を有した基板と、前記基板の前記第１面上に第１接着層を介して搭載された高さ調整用部材と、前記高さ調整用部材の上に第２接着層を介して搭載された半導体チップと、前記基板の前記第１面上に第３接着層を介して搭載された電子部品と、ボンディングワイヤを有し、これらは封止部材で覆われる。前記電子部品の前記基板の厚さ方向である第１方向の長さを前記半導体チップの前記第１方向の長さよりも長く、前記高さ調整用部材と前記第２接着層と前記半導体チップを合わせた第１部分の前記第１方向の長さを前記電子部品の前記第１方向の長さよりも長くする。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体製造工程の１つに、熱硬化型樹脂を使用して半導体チップをパッケージに収納し、密封保持する工程がある。この工程では、熱硬化型樹脂の温度変化により、熱硬化型樹脂の硬化収縮が発生し、この硬化収縮により半導体チップへ応力が加わることで、半導体チップがダメージを受ける可能性がある。
特開２００７−１４２１２８号公報
半導体チップへ応力を低減させることができる半導体装置を提供する。
上記課題を達成するために、実施形態の半導体装置は、基板と、高さ調整用部材と、半導体チップと、電子部品と、ボンディングワイヤと、これらを覆う封止部材からなる。前記基板は、第１面と、前記第１面とは反対側に位置した第２面とを有する。前記高さ調整用部材は、前記基板の前記第１面上に第１接着層を介して搭載される。前記半導体チップは、前記高さ調整用部材の上に第２接着層を介して搭載される。前記電子部品は、前記基板の前記第１面上に第３接着層を介して搭載され、前記高さ調整用部材及び前記半導体チップとは隔離して搭載される。前記ボンディングワイヤは、前記基板上に配置された導電性のパッドと前記半導体チップ上に配置された導電性のパッドを電気的に接続し、前記基板上に配置された導電性のパッドと前記電子部品上に配置された導電性のパッドを電気的に接続する。封止部材は、前記基板、前記第１接着層、前記高さ調整用部材、前記第２接着層、前記半導体チップ、前記第３接着層、前記電子部品及び前記ボンディングワイヤを覆う。前記電子部品の前記基板の厚さ方向である第１方向の長さは、前記半導体チップの前記第１方向の長さよりも長く、前記高さ調整用部材と前記第２接着層と前記半導体チップを合わせた第１部分の前記第１方向の長さは、前記電子部品の前記第１方向の長さよりも長くする。
第１実施形態に係る半導体装置の断面図。 図１中に示された半導体装置の平面図。 第２実施形態に係る半導体装置の断面図。 第２実施形態に係る半導体装置の変形例の断面図。 第３実施形態に係る半導体装置の断面図。 第４実施形態に係る半導体装置の断面図。 第５実施形態に係る半導体装置の断面図。 第６実施形態に係る半導体装置の断面図。 第７実施形態に係る半導体装置の断面図。 図９中に示された半導体装置の内部構成を示す平面図。 図１０中に示された半導体装置のＦ４−Ｆ４線に沿う断面図。 第８実施形態に係る半導体装置の断面図。 第９実施形態に係る半導体装置の断面図。 第９実施形態に係る半導体装置の第１変形例の断面図。 第９実施形態に係る半導体装置の第２変形例の断面図。 第１０実施形態に係る電子機器の斜視図。 図１６中に示された電子機器の上カバーの内面を示す平面図。 図１６中に示された電子機器の、半導体装置が取り付けられた状態を示す断面図。
以下、発明を実施するための実施形態について図面を参照して説明する。
（第１実施形態）
図１乃至図２は、第１実施形態に係る半導体装置１を示す。半導体装置１は、例えば半導体記憶装置であり、ＮＡＮＤ型フラッシュメモリである。半導体装置１の一例は、ｍｉｃｒｏＳＤカード（商品名）またはＳＤカード（商品名）のようなカード製品である。
図１は、半導体装置１の断面図である。図２は、半導体装置１の平面図である。図１及び図２に示すように、半導体装置１は、基板２、コントローラチップ３、受動部品４、高さ調整用部材５、半導体チップ６、及び封止部材７を有する。なお図１では、説明の便宜上、封止部材７にハッチングを施している。
基板２（回路基板）は、例えばガラスエポキシ樹脂製の基材と、該基材に設けられた配線パターンとを有する。基板２は、第１面２ａ（実装面）と、該第１面２ａとは反対側に位置した第２面２ｂとを有する。第１面２ａ及び第２面２ｂは、互いに略平行に設けられ、基板２の延伸方向に其々延びている。すなわち、第１面２ａ及び第２面２ｂは、基板２の厚さ方向とは交差した方向（例えば略直交した方向）に延びている。
基板２の第１面２ａには、配線パターンが設けられている。基板２の第２面２ｂには、例えば半導体装置１の外部に露出した外部接続端子が設けられている。
図１及び図２に示すように、コントローラチップ３は、基板２の第１面２ａに取り付けられている。コントローラチップ３は、「部品」、「電子部品」、「第１電子部品」の其々一例である。図２に示すように、コントローラチップ３は、例えば基板２の幅方向の略中央部に位置する。
コントローラチップ３は、半導体チップ６の動作を制御する。コントローラチップ３は、例えば、外部からのコマンドに従って、半導体チップ６へのデータの書き込みや、半導体チップ６からのデータの読み出しや、半導体チップ６のデータの消去などを行い、半導体チップ６のデータの記憶状態を管理する。
コントローラチップ３と基板２の第１面２ａとの間には、接着層１１（第１接着層）が設けられている。コントローラチップ３は、接着層１１で、基板２の第１面２ａに固定されている。また、コントローラチップ３は、ボンディングワイヤ１６（第１ボンディングワイヤ）で、基板２の第１面２ａに電気的に接続されている。ボンディングワイヤ１６の材質は、例えば金であるが、これに限定されるものではない。
高さ調整用部材５（第１支持部、載置部、台、フレーム、ベース）は、コントローラチップ３とは離れて基板２の第１面２ａに取り付けられている。高さ調整用部材５は、例えばダミー部品（ダミーチップ）である。つまり、高さ調整用部材５の一例は、基板２に実装されるとともに、コントローラチップ３及び半導体チップ６に電気的に接続されていない電子部品である。なお、ダミー部品の材質は、特に限定されない。高さ調整用部材５は、例えば基板２と略平行であるが、これに限られるものではない。また、高さ調整用部材５は、ダミー部品に限らず、基板２の厚さ方向で半導体チップ６の位置（高さ）を調整する（位置決めする、支持する）部材であれば良く、例えば、基板２を構成する層や基板２表面を覆う膜等の基板２表面から突出した凸部（凹部の一部）、基板２の要所に塗布された後に固まる塗料（接着材）であっても良い。また、ダミー部品に限らず、基板２に実装されて基板２や他の電子部品と電気的に導通されて機能する部品であっても良い。これらの変形例は、他の図を用いて後述する。
高さ調整用部材５と基板２の第１面２ａとの間には、接着層１２（第２接着層）が設けられている。高さ調整用部材５は、接着層１２で、基板２の第１面２ａに固定されている。
図１及び図２に示すように、半導体チップ６は、基板２とは反対側から、高さ調整用部材５に取り付けられている。半導体チップ６は、例えば任意のメモリチップであり、例えばＮＡＮＤ型フラッシュメモリチップである。半導体チップ６と高さ調整用部材５との間には、接着層１３（第３接着層）が設けられている。半導体チップ４は、コントローラチップ３と比べて部品高さ（厚さ）が小さい。また、コントローラチップ３、接着層１１の厚さの合計の一例は、高さ調整用部材５、接着層１２、半導体チップ６、接着層１３の厚さの合計よりも小さい。また、高さ調整用部材５、接着層１２の厚さの合計の一例は、コントローラチップ３、接着層１１の厚さの合計よりも小さい。
受動部品４は、「部品」、「電子部品」、「第２電子部品」の其々一例である。受動部品４は、例えばコンデンサや抵抗であるが、これらに限定されるものではない。図１に示すように、受動部品４は、コントローラチップ３及び高さ調整用部材５とは離れて基板２の第１面２ａに取り付けられており、基板２に電気的に接続されている。受動部品４の高さの一例は、高さ調整用部材５と半導体チップ６の厚さの合計よりも大きい。さらに言えば、受動部品４の高さの一例は、高さ調整用部材５、接着層１２、半導体チップ６、及び接着層１３の厚さの合計よりも大きい。
図１及び図２に示すように、基板２とコントローラチップ３との間には、ボンディングワイヤ１６が設けられている。ボンディングワイヤ１６は、「電気接続部材」の一例である。基板２の第１面２ａに設けられた導電性のパッド２１とコントローラチップ３上に設けられた導電性のパッド２３がボンディングワイヤ１６で結線されることにより基板２とコントローラチップ３とが電気的に接続される。
同様に、基板２と半導体チップ６との間には、ボンディングワイヤ１７（第２ボンディングワイヤ）が設けられている。ボンディングワイヤ１７は、「電気接続部材」の一例である。基板２の第１面２ａに設けられた導電性のパッド２２と半導体チップ６上に設けられた導電性のパッド２４がボンディングワイヤ１７（第２ボンディングワイヤ）で結線されることにより基板２と半導体チップ６とが電気的に接続される。
図１に示すように、半導体装置１は、封止部材７（樹脂部、モールド、モールド樹脂、熱硬化型樹脂）を有する。封止部材７の一例は、レジン（エポキシ樹脂）である。封止部材７は、基板２、コントローラチップ３、受動部品４、高さ調整用部材５、及び半導体チップ６を覆う。
封止部材７が熱硬化性樹脂の場合、一般的にモールド工程での温度変化による硬化収縮が封止部材７に生じる。ここで、半導体チップ６と受動部品４との高さの違いが大きいと、封止部材７の体積が大きくなる。封止部材７の体積が大きくなると、硬化収縮によって半導体チップ６に応力が加わりやすく、半導体チップ６が損傷を受ける可能性がある。また、基板２と半導体チップ６との収縮率の差に基づいて、半導体装置１の反り（パッケージの反り）が生じる可能性がある。
本実施形態によれば、半導体チップ６は、高さ調整用部材５の上に搭載されている。このため、仮に薄い半導体チップ６を搭載しても、封止部材７の体積が大きくなりにくい。このため、硬化収縮による影響（ストレス・ダメージ）を小さくすることができ、半導体チップ６の損傷や、半導体装置１の反りを抑制することができる。
また、半導体チップのサイズに対して本実施形態の半導体装置１よりも細かい精度が求められる他の半導体装置の製造工程において、寸法検査に合格しなかった半導体チップであっても、高さ調整用部材５を設けることで、基板２の厚さを厚くする等の対策をすることなく、本実施形態の半導体装置１に適用でき、半導体チップを有効活用できる。
すなわち、例えばダミー部品を用いて高さ調整用部材５を設けることで、半導体装置１の設計自由度が向上する。さらに、本実施形態の構成によれば、薄い半導体チップ６を採用した場合でも、モールド金型や基板の共用化を図ることができる。
尚、封止部材７からの応力を低減させて硬化収縮による損傷や反りを抑制する他の対策として、半導体チップ６の厚さを大きくする（体積を大きくする）ことも考えられる。
（第２実施形態）
次に、図３を参照して、第２実施形態に係る半導体装置１について説明する。なお、第１実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図３に示すように、本実施形態に係る半導体チップ６は、高さ調整用部材５に取り付けられた第１部分２６と、基板２の延びた方向で高さ調整用部材５の外側に位置して基板２の第１面２ａに面した第２部分２７とを含む。なお、本明細書で「基板の延びた方向で高さ調整用部材の外側（または内側）に位置する」とは、平面視にて（すなわち基板の厚さ方向で見た場合に）高さ調整用部材の外形の外側（または内側）に位置することを指す。すなわち、第２部分２７は、高さ調整用部材５から突出した（飛び出した、オーバーハングした）部分であり、基板２の厚さ方向で高さ調整用部材５に重ならない。第１部分２６と高さ調整用部材５との間には、接着層１３が設けられている。第１部分２６は、例えば接着層１３で、高さ調整用部材５に固定されている。
半導体チップ６の第２部分２７は、第１部分２６から、第１方向Ｄ１に延びている。第１方向Ｄ１は、基板２に搭載された受動部品４から遠ざかる方向である。
本実施形態では、封止部材７の一部７ａは、半導体チップ６の第２部分２７と基板２の第１面２ａとの間に位置する。このような構成によれば、半導体チップ６の第２部分２７が封止部材７によって支持される。このため、半導体装置１の信頼性を高めることができる。
このような構成によれば、第１実施形態と同様の効果を得るとともに、設計自由度の向上を図ることができる。また、半導体チップ６の第２部分２７を高さ調整用部材５から突出させることにより半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。
図４は、第１乃至第２実施形態に係る半導体装置１の変形例を示す。図４に示すように、本変形例では、一つの半導体チップ６に代えて、複数の半導体チップ６が高さ調整用部材５の上に搭載されている。このような構成によれば、さらに、半導体装置１の大容量化を図ることができる。
（第３実施形態）
次に、図５を参照して、第３実施形態に係る半導体装置１について説明する。なお、第１乃至第２実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図５に示すように、本実施形態に係る半導体装置１では、コントローラチップ３は、基板２とは反対側から、半導体チップ６に取り付けられている。コントローラチップ３と半導体チップ６との間には、接着層１１が設けられている。
このような構成によれば、基板２によってコントローラチップ３を保持する必要がなく、基板２の面積を小さくすることができる。基板２は、半導体装置１の材料費の最も大きな部分を占める。このため、基板２の面積を小さくすることができ、第１実施形態と同様の効果を得るとともに、半導体装置１の材料費のコストダウンを図ることができる。
（第４実施形態）
次に、図６を参照して、第４実施形態に係る半導体装置１について説明する。なお、第１乃至第３実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図６に示すように、本実施形態に係る半導体装置１では、半導体チップ６を、基板２とは反対側から、高さ調整用部材５に取り付けるのではなく、基板２の第１面２ａに搭載している。高さ調整用部材５が存在しないものの、半導体チップ６と基板２の第１面２ａとの間に設けられた接着層１２の厚さを大きくする（体積を大きくする）ことにより、封止部材７の体積が大きくなりにくくなる。このため、硬化収縮による影響を小さくすることができ、半導体チップ６の損傷や、半導体装置１の反りを抑制することができる。
このような構成によれば、第１実施形態と同様に、半導体チップ６への負荷を低減するとともに製品の設計自由度の向上を図ることができる。
（第５実施形態）
次に、図７を参照して、第５実施形態に係る半導体装置１について説明する。なお、第１乃至第４実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図７に示すように、本実施形態に係る半導体装置１では、半導体チップ６を、基板２とは反対側から、高さ調整用部材５に取り付けるのではなく、基板２の第１面２ａに搭載している。高さ調整用部材５が存在しないものの、基板２の第１面２ａのうち、接着層１２と接する部分のみ基板２の厚さを大きくする（体積を大きくする）ことにより、封止部材７の体積が大きくなりにくくなる。このため、硬化収縮による影響を小さくすることができ、半導体チップ６の損傷や、半導体装置１の反りを抑制することができる。
このような構成によれば、第１実施形態と同様に、半導体チップ６への負荷を低減するとともに製品の設計自由度の向上を図ることができる。
（第６の実施形態）
次に、図８を参照して、第６実施形態に係る半導体装置１について説明する。なお、第１乃至第５実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図８に示すように、本実施形態に係る半導体装置１では、高さ調整用部材５が基板２に重なる面積を大きくし、コントローラチップ３を、基板２の第１面２ａではなく、基板２とは反対側から高さ調整用部材５に半導体チップ６とは離れて取り付ける。コントローラチップ３と高さ調整用部材５との間には接着面１１が設けられている。高さ調整用部材５を設けることにより、封止部材７の体積が大きくなりにくくなる。このため、硬化収縮による影響を小さくすることができ、半導体チップ６の損傷や、半導体装置１の反りを抑制することができる。なお、本明細書で「基板に重なる」とは、基板の厚さ方向で基板に面すること（つまり、平面視にて基板の外形の内側に位置する）ことを指し、基板との間に隙間（空間）を空けて基板に重なること、及び基板との間に他の部材を介在させて基板に重なることも含む。
このような構成によれば、第１実施形態と同様に、半導体チップ６への負荷を低減するとともに製品の設計自由度の向上を図ることができる。
（第７実施形態）
次に、図９乃至図１１を参照して、第７実施形態に係る半導体装置１について説明する。なお、第１乃至第６実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第１実施形態と同じである。
図９に示すように、本実施形態に係る半導体装置１では、基板２は、第１端部２ｃと、該第１端部２ｃとは反対側に位置した第２端部２ｄとを有する。
図９に示すように、高さ調整用部材５は、基板２の第１端部２ｃに取り付けられるとともに、基板２の外側に大きく延びている。高さ調整用部材５の一例は、基板２よりも大きい。高さ調整用部材５は、例えば基板２と略平行であるが、これに限られるものではない。
高さ調整用部材５は、例えば、一対の第１部分１９と、第２部分２０とを有する。第１部分１９は、基板２の第１面２ａに取り付けられている。第１部分１９と基板２との間には、接着層１２が設けられ、第１部分１９は、接着層１２によって基板２の第１面２ａに固定されている
図９に示すように、高さ調整用部材５の第２部分２０は、第１部分１９から第１方向Ｄ１に延びている。第１方向Ｄ１は、第１部分１９から基板２の中央部（または第２端部２ｄ）とは反対に向かう方向である。別の観点では、第１方向Ｄ１は、基板２に搭載された受動部品４から遠ざかる方向である。
第２部分２０は、基板２の延びた方向で基板２の外側に位置する。なお、本明細書で「基板の延びた方向で基板の外側（または内側）に位置する」とは、平面視にて（すなわち基板の厚さ方向で見た場合に）基板の外形の外側（または内側）に位置することを指す。すなわち、第２部分２０は、基板２から突出した（飛び出した、オーバーハングした）部分であり、基板２の厚さ方向で基板２に重ならない。
図９に示すように、半導体チップ６は、基板２の延びた方向で基板２の外側に位置した部分と、基板２に重なる部分とを有する。また、半導体チップ６は、第１部分２６と第２部分２７とを有する。第１部分２６は、高さ調整用部材５に取り付けられている。第１部分２６と高さ調整用部材５との間には、接着層１３が設けられている。第１部分２６は、例えば接着層１３で、高さ調整用部材５に固定されている。
半導体チップ６の第１部分２６は、例えば高さ調整用部材５の第１部分１９と第２部分２０とに亘る。すなわち、半導体チップ６の第１部分２６は、高さ調整用部材５を間に介在させて基板２に重なる部分と、基板２の延びた方向で基板２の外側に位置した部分とを含む。
半導体チップ６の第２部分２７は、第１部分２６から、第１方向Ｄ１とは反対の第２方向Ｄ２に延びている。第２方向Ｄ２は、基板２の第１端部２ｃから受動部品４に向かう方向である。別の観点では、第２方向Ｄ２は、平面視にて半導体チップ６の第１部分２６から基板２の中心部に向かう方向である。
第２部分２７は、基板２の延びた方向で高さ調整用部材５の外側に位置する。第２部分２７は、高さ調整用部材５から突出した（飛び出した、オーバーハングした）部分であり、基板２の厚さ方向で高さ調整用部材５に重ならない。
図９に示すように、半導体チップ６の第２部分２７は、基板２の第１面２ａに面する。半導体チップ６の第２部分２７と基板２の第１面２ａとの間には、空間Ｓ（隙間、収容部）が設けられている。
本実施形態では、コントローラチップ３は、半導体チップ６の第２部分２７と基板２との間の空間Ｓに収容されている。このため、コントローラチップ３の少なくとも一部は、半導体チップ６の第２部分２７と基板２との間に位置する。半導体チップ６の第２部分２７は、コントローラチップ３の上方（または下方）に張り出し、コントローラチップ３の少なくとも一部を覆う。半導体チップ６の第２部分２７は、基板２とは反対側からコントローラチップ３に面する。
本実施形態では、第２接着層１２と高さ調整用部材５とを合わせた厚さは、第１接着層１１とコントローラチップ３とを合わせた厚さよりも大きい。このため、コントローラチップ３と半導体チップ６の第２部分２７との間には隙間ｇ（空間）が残り、コントローラチップ３と半導体チップ６とは接触しない。
図１０は、本実施形態に係る半導体装置１の内部構造を示す平面図である。図１１は、図１０中に示された半導体装置のＦ４−Ｆ４線に沿う断面図である。図１０及び図１１に示すように、本実施形態に係る半導体装置１は、例えば複数の支持部３１を有する。支持部３１は、高さ調整用部材５とは離れて基板２の第１面２ａに設けられている。高さ調整用部材５は、基板２と半導体チップ６の第２部分２７との間に位置し、半導体チップ６の第２部分２７を支持する。
複数の支持部３１は、基板２の幅方向の両端部に分かれて位置する。支持部３１は、金属製の板材でも、ガラスエポキシ樹脂のような非金属製の基板でもよい。支持部３１の厚さは、高さ調整用部材５の厚さと略同じである。
半導体チップ６の第２部分２７は、第１端部２７ａと、第２端部２７ｂとを有する。第１端部２７ａは、半導体チップ６の第１部分２６に隣接する。第２端部２７ｂは、第１端部２７ａとは反対側に位置する。支持部３１は、半導体チップ６の第２部分２７の第２端部２７ｂを支持する。
支持部３１と基板２の第１面２ａとの間には、接着層３２が設けられている。支持部３１は、接着層３２によって基板２の第１面２ａに固定されている。接着層３２の厚さは、高さ調整用部材５と基板２との間の接着層１２の厚さと略同じである。
図９及び図１１に示すように、封止部材７の一部７ａは、半導体チップ６の第２部分２７と基板２の第１面２ａとの間に位置し、半導体チップ６の第２部分２７と基板２の第１面２ａの空間Ｓを埋める。
このような構成の半導体装置１によれば、設計自由度の向上、原材料費のコストダウン、及び該半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。
ここで比較のため、半導体チップ６が高さ調整用部材５の内側に配置される場合を考える。この場合、高さ調整用部材５の大きさによって半導体チップ６の大きさが制限され、設計自由度が大きいとは言えない。また、半導体チップ６の大型化や半導体装置１の小型化も困難である。
一方で、本実施形態では、高さ調整用部材５は、基板２の第１面２ａに取り付けられた第１部分１９と、基板２の延びた方向で基板２の外側に位置した第２部分２０とを含む。半導体チップ６は、高さ調整用部材５に取り付けられている。
つまり、この構成では、基板２を延長するように高さ調整用部材５が設けられ、半導体チップ６は、高さ調整用部材５に保持されている。このため、基板２によって半導体チップ６を保持する必要がなく、基板２の面積を小さくすることができる。基板２は、半導体装置１の材料費の最も大きな部分を占める。このため、基板２の面積を小さくすることができると、まず、半導体装置１の材料費のコストダウンを図ることができる。
さらに本実施形態では、半導体チップ６は、高さ調整用部材５に取り付けられた第１部分２６と、基板２の延びた方向で高さ調整用部材５の外側に位置して基板２の第１面２ａに面した第２部分２７とを含む。つまり本実施形態では、半導体チップ６は、基板２と高さ調整用部材５との段差を利用して、高さ調整用部材５からオーバーハングされている。これにより、半導体チップ６の配置の自由度が高まり、半導体装置１の設計自由度が向上するとともに、より大きな半導体チップ６を搭載することができる。
本実施形態では、半導体チップ６の第２部分２７は、基板２とは反対側からコントローラチップ３に面する。つまり、半導体チップ６のオーバーハングした直下に部品が配置されている。このような構成によれば、電子部品を覆う領域まで半導体チップ６を大型化することができるため、半導体チップ６のさらなる大型化を図ることができる。
本実施形態では、半導体装置１は、高さ調整用部材５とは離れて基板２の第１面２ａに設けられて基板２と半導体チップ６の第２部分２７との間に位置した支持部３１を有する。このような構成によれば、半導体チップ６の第２部分２７が安定して支持される。例えば、ボンディングワイヤ１７が半導体チップ６の第２部分２７に取り付けられる場合、半導体チップ６の第２部分２７が支持部３１によって支持されると、ボンディングワイヤ１７の接続安定性が高まる。
本実施形態では、半導体チップ６の第２部分２７は、該半導体チップ６の第１部分２６に隣接した第１端部２７ａと、該第１端部２７ａとは反対側に位置した第２端部２７ｂとを有する。支持部３１は、半導体チップ６の第２部分２７の第２端部２７ｂを支持する。このような構成によれば、半導体チップ６の第２部分２７がさらに安定して支持される。
（第８実施形態）
次に、図１２を参照して、第８実施形態に係る半導体装置１について説明する。なお、第７実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第７実施形態と同じである。
図１２に示すように、本実施形態では、受動部品４は、コントローラチップ３と同様に、半導体チップ６の第２部分２７と基板２との間の空間Ｓに収容されている。このため、受動部品４の少なくとも一部は、半導体チップ６の第２部分２７と基板２との間に位置する。半導体チップ６の第２部分２７は、受動部品４の上方（または下方）に張り出し、受動部品４の少なくとも一部を覆う。半導体チップ６の第２部分２７は、基板２とは反対側から受動部品４に面する。
このような構成によれば、上記第７実施形態と同様に、設計自由度の向上、材料費のコストダウン、及び該半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。半導体チップ６のサイズは、例えば半導体装置１の外形サイズまで大きくしてもよい。
（第９実施形態）
次に、図１３を参照して、第９実施形態に係る半導体装置１について説明する。なお、第１乃至第８実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第７実施形態と同じである。
図１３に示すように、本実施形態に係る半導体装置１は、例えば第７実施形態の構成に加えて、さらに部品４１を有する。部品４１は、高さ調整用部材５の第２部分２０に面する。なお、部品４１は、高さ調整用部材５の第２部分２０に例えば接着層４２などで取り付けられてもよく、または、高さ調整用部材５の第２部分２０から浮かされて封止部材７によって支持されてもよい。
詳しく述べると、高さ調整用部材５は、第１端部５ａと、第２端部５ｂとを有する。第１端部５ａは、基板２に固定されている。第２端部５ｂは、第１端部５ａとは反対側に位置し、半導体装置１の端部に位置する。部品４１は、高さ調整用部材５の第２端部５ｂに面する。部品４１は、例えばアンテナであるが、これに限られるものではない。
このような構成によれば、上記第７実施形態と同様に、設計自由度の向上、材料費のコストダウン、及び該半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。さらに本実施形態によれば、半導体チップ６を高さ調整用部材５からオーバーハングさせることで、半導体チップ６の大型化を図りつつ、高さ調整用部材５に部品４１を搭載することができる。
次に、図１４及び図１５を参照して、第７乃至第９の実施形態に係る半導体装置１の変形例について説明する。
図１４は、第１変形例に係る半導体装置１を示す。図１４に示すように、半導体チップ６は、基板２の厚さ方向で基板２に重なる第１部分４５と、基板２の延びた方向で基板２の外側に位置した第２部分４６とを有する。本変形例に係る半導体チップ６は、高さ調整用部材５の外形の内側に位置する。
図１５は、第２変形例に係る半導体装置１を示す。図１５に示すように、半導体チップ６は、基板２の厚さ方向で基板２の縁に略揃う端面４７と、基板２の延びた方向で基板２の外側に位置した部分４６とを有する。本変形例に係る半導体チップ６は、高さ調整用部材５の外形の内側に位置する。
これらの構成によっても、設計自由度の向上、材料費のコストダウン、及び該半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。
（第１０実施形態）
次に、図１６乃至図１８を参照して、第１０実施形態に係る電子機器５１について説明する。なお、第１乃至第９実施形態の構成と同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、下記に説明する以外の構成は、第９実施形態と同じである。
図１６は、本実施形態に係る電子機器５１の全体を示す。電子機器５１は、例えばノートＰＣである。なお本実施形態が適用可能な電子機器は、上記に限定されるものではない。本実施形態は、例えばテレビジョン受像機や、携帯電話（スマートフォン含む）、タブレット端末などを含む種々の電子機器に広く適用可能である。
図１６に示すように、電子機器５１は、本体ユニット５２と、表示ユニット５３と、ヒンジ５４ａ，５４ｂとを備えている。本体ユニット５２（第１ユニット）は、メインボードを搭載した電子機器本体である。本体ユニット５２は、第１筐体５５を備えている。第１筐体５５は、上壁５６、下壁５７、及び周壁５８を有し、扁平な箱状に形成されている。
下壁５７は、電子機器５１を机上面（外部載置面）に置いた時に、その机上面に向かい合う。下壁５７は、机上面に対して略平行になる。上壁５６は、下壁５７との間に空間を空けて、下壁５７と略平行（すなわち略水平）に広がる。上壁５６には、キーボード５９が取り付けられている。なお、キーボード５９は、「入力部」の一例である。なお、入力部は、キーボードに限らず、例えばタッチパネル式の入力装置でもよい。周壁５８は、下壁５７に対して起立し、下壁５７の周縁部と上壁５６の周縁部との間を繋いでいる。
第１筐体５５は、下カバー６１と、上カバー６２とを有する。下カバー６１は、下壁５７と、周壁５８の一部とを含む。上カバー６２は、上壁５６と、周壁５８の一部とを含む。上カバー６２が下カバー６１に組み合わされることで、第１筐体５５が形成されている。
第１筐体５５は、表示ユニット５３が回動可能に連結された第１端部５５ａと、この第１端部５５ａとは反対側に位置した第２端部５５ｂとを有する。周壁５８は、前壁５８ａ、後壁５８ｂ、左側壁５８ｃ、及び右側壁５８ｄを有する。前壁５８ａは、第２端部５５ｂにおいて第１筐体５５の幅方向（左右方向）に延びている。後壁５８ｂは、第１端部５５ａにおいて第１筐体５５の幅方向に延びている。左側壁５８ｃ及び右側壁５８ｄは、それぞれ第１筐体５５の奥行方向（前後方向）に延びて、前壁５８ａの端部と後壁５８ｂの端部とを繋いでいる。
表示ユニット５３（第２ユニット）は、ヒンジ５４ａ，５４ｂによって、本体ユニット５２の第１端部５５ａに回動可能（開閉可能）に連結されている。表示ユニット５３は、本体ユニット５２を上方から覆うように倒された閉じ位置と、本体ユニット５２に対して起こされた開き位置との間で回動可能である。
図１６に示すように、表示ユニット５３は、第２筐体６４と、この第２筐体６４に収容された表示パネル６５とを備えている。表示パネル６５の表示画面６５ａは、第２筐体６４の前壁に設けられた開口部６４ａを通じて外部に露出可能になっている。
図１６に示すように、上壁５６は、キーボード５９が取り付けられるキーボード取付部７１、タッチパッドユニット７２が取り付けられるタッチパッド取付部７３、第１パームレスト７４、及び第２パームレスト７５を有する。キーボード取付部７１は、前壁５８ａ及び後壁５８ｂと略平行に第１筐体５５の幅方向に延びており、左側壁５８ｃの近傍から右側壁５８ｄの近傍に亘っている。
キーボード取付部７１は、第１パームレスト７４及び第２パームレスト７５に対して第１筐体５５の内側に窪んでおり、その窪みを利用してキーボード５９が載置される。これにより、キーボード取付部７１に取り付けられたキーボード５９の上面（例えばキートップ）は、第１パームレスト７４の上面及び第２パームレスト７５の上面と略同じ高さか少し高くに位置する。
タッチパッド取付部７３には、タッチパッドユニット７２が取り付けられる。タッチパッドユニット７２は、ポインティングデバイスであるタッチパッド７２ａと、例えば一対のボタン７２ｂ，７２ｃとを有する。タッチパッド取付部７３は、キーボード取付部７１と前壁５８ａとの間に設けられている。
タッチパッド取付部７３は、例えばキーボード取付部７１と略同様に、第１パームレスト７４及び第２パームレスト７５に対して第１筐体５５の内側に窪んでおり、その窪みを利用してタッチパッドユニット７２が載置される。これにより、タッチパッド取付部７３に取り付けられたタッチパッドユニット７２の表面は、第１パームレスト７４の表面及び第２パームレスト７５の表面と略同じ高さに位置する。
なお上記構成に代えて、タッチパッド取付部７３は、第１パームレスト７４や第２パームレスト７５に対して窪まずに、第１筐体５５の内側に配置されたタッチパッドユニット７２が露出する開口部を有してもよい。この場合、タッチパッドユニット７２は、第１筐体５５の内側からタッチパッド取付部７３に取り付けられる。
図１６に示すように、第１筐体５５は、それぞれ該第１筐体５５の長手方向（幅方向）の端部である第３端部５５ｃと、第４端部５５ｄとを有する。第３端部５５ｃは、例えば左側壁５８ｃを含む。第４端部５５ｄは、例えば右側壁５８ｄを含む。
第１パームレスト７４及び第２パームレスト７５は、例えばキーボード５９の操作時にユーザーの手が置かれる。第１パームレスト７４及び第２パームレスト７５は、キーボード取付部７１と前壁５８ａとの間に設けられている。第１パームレスト７４は、第３端部５５ｃとタッチパッドユニット７２との間に亘る。第２パームレスト７５は、第４端部５５ｄとタッチパッドユニット７２との間に亘る。
図１７に示すように、第１筐体５５内には、カードスロット８１が設けられている。カードスロット８１は、例えばＳＤカードスロットであるが、これ以外のカードスロットであってもよい。カードスロット８１は、第２パームレスト７５の内面に面している。カードスロット８１は、第１筐体５５の周壁５８に開口した開口部８２に向かい合う。カードスロット８１には、開口部８２を通じてカード形の半導体装置１が着脱される。
図１８は、カードスロット８１に半導体装置１が取り付けられた電子機器５１の断面図を示す。図１６及び図１８に示すように、上壁５６の開口部８２に対応した部分には、切欠き８３が設けられている。これにより、上壁５６の開口部８２に対応した部分は、右側壁５８ｄに対して、第１筐体５５の内側に窪んでいる。このため、図１８に示すように、カードスロット８１に取り付けられた半導体装置１の端部の上方は、開放されている。本実施形態では、半導体装置１の部品４１（例えばアンテナ）の上方には、例えば導電性を有した上壁５６が位置しない。これにより、例えばアンテナの通信性能を向上させることができる。なお、電子機器５１に搭載される半導体装置１は、部品４１を有したものに限られない。電子機器５１には、第１乃至第９実施形態に係るあらゆる半導体装置１が搭載可能である。
このような構成によれば、第１乃至第９実施形態と同様に、半導体装置１の設計自由度の向上、及び該半導体装置１に搭載される半導体チップ６の大型化（または半導体装置１の小型化）を図ることができる。さらに本実施形態では、半導体装置１の部品４１を特定の位置に配置するために、半導体チップ６が高さ調整用部材５からオーバーハングされている。このような構成によれば、半導体チップ６の大きさの維持または大型化を図りつつ、特定の位置に部品４１を配置することができる。これは、半導体装置１の設計自由度の向上に大きく寄与する。
以上のような第１乃至第１０の実施形態によれば、半導体装置１の設計自由度を向上させることができる。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、高さ調整用部材５に取り付けられる半導体チップ６は、一つに限らず、複数の半導体チップ６を積層してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１・・・半導体装置
２・・・基板
３・・・コントローラチップ
４・・・受動部品
５・・・高さ調整用部材
６・・・半導体チップ
７・・・封止部材
１１・・・接着層（第１接着層）
１２・・・接着層（第２接着層）
１３・・・接着層（第３接着層）
１６・・・ボンディングワイヤ（第１ボンディングワイヤ）
１７・・・ボンディングワイヤ（第２ボンディングワイヤ）

Claims (5)

  1. 第１面と、前記第１面とは反対側に位置した第２面とを有した基板と、
    前記基板の前記第１面上に第１接着層を介して搭載された高さ調整用部材と、
    前記高さ調整用部材の上に第２接着層を介して搭載された半導体チップと、
    前記基板の前記第１面上に第３接着層を介して搭載され、前記高さ調整用部材及び前記半導体チップとは隔離して搭載された電子部品と、
    前記基板上に配置された導電性のパッドと前記半導体チップ上に配置された導電性のパッドを電気的に接続し、前記基板上に配置された導電性のパッドと前記電子部品上に配置された導電性のパッドを電気的に接続するボンディングワイヤと、
    前記基板、前記第１接着層、前記高さ調整用部材、前記第２接着層、前記半導体チップ、前記第３接着層、前記電子部品及び前記ボンディングワイヤを覆う封止部材と、
    を備え、
    前記電子部品の前記基板の厚さ方向である第１方向の長さは、前記半導体チップの前記第１方向の長さよりも長く、
    前記高さ調整用部材と前記第２接着層と前記半導体チップを合わせた第１部分の前記第１方向の長さは、前記電子部品の前記第１方向の長さよりも長い、
    半導体装置。
  2. 前記半導体チップの中心部が前記高さ調整用部材の中心部から偏心されるように、前記半導体チップが搭載された請求項１に記載の半導体装置。
  3. 前記高さ調整用部材と前記第１接着層を合わせた第２部分の前記第１方向の長さは、前記電子部品と前記第３接着層を合わせた第３部分の前記第１方向の長さよりも長い、請求項２に記載の半導体装置。
  4. 前記高さ調整用部材は、前記基板と電気的に接続されていない請求項１乃至請求項３の何れか１項に記載の半導体装置。
  5. 第１面と、前記第１面とは反対側に位置した第２面とを有した基板と、
    前記基板の前記第１面上に塗布された接着層と、
    前記基板の前記第１面側に設けられ、前記接着層よりも厚いた支持部と、
    前記支持部に支持された半導体チップと、
    前記基板、前記接着層、前記支持部、及び前記半導体チップを覆う封止部材と、
    を備えた半導体装置。
JP2013004876A 2013-01-15 2013-01-15 半導体装置 Pending JP2014138035A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013004876A JP2014138035A (ja) 2013-01-15 2013-01-15 半導体装置
US14/015,352 US9136252B2 (en) 2013-01-15 2013-08-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004876A JP2014138035A (ja) 2013-01-15 2013-01-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2014138035A true JP2014138035A (ja) 2014-07-28

Family

ID=51164564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004876A Pending JP2014138035A (ja) 2013-01-15 2013-01-15 半導体装置

Country Status (2)

Country Link
US (1) US9136252B2 (ja)
JP (1) JP2014138035A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
KR102621099B1 (ko) * 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314740A1 (en) * 2009-06-15 2010-12-16 Samsung Electronics Co., Ltd. Semiconductor package, stack module, card, and electronic system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP2007142128A (ja) * 2005-11-18 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
WO2011113136A1 (en) * 2010-03-18 2011-09-22 Mosaid Technologies Incorporated Multi-chip package with offset die stacking and method of making same
KR20110138789A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
KR20120137051A (ko) * 2011-06-10 2012-12-20 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314740A1 (en) * 2009-06-15 2010-12-16 Samsung Electronics Co., Ltd. Semiconductor package, stack module, card, and electronic system

Also Published As

Publication number Publication date
US20140197550A1 (en) 2014-07-17
US9136252B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
US9369788B1 (en) MEMS microphone package
KR102041265B1 (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
US10347965B2 (en) Electronic apparatus with shielded antenna space
US10445553B2 (en) Package structure of fingerprint identification chip
EP3457315A1 (en) Fingerprint module and mobile terminal having same
KR102022708B1 (ko) 지문센서 모듈 및 이의 제조방법
US10445554B2 (en) Package structure of fingerprint identification chip
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20140327155A1 (en) Semiconductor package and method of manufacturing the same
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US20130335644A1 (en) Television and electronic apparatus
TWI635348B (zh) 可攜式電子裝置及其影像擷取模組與承載組件
JP2014138035A (ja) 半導体装置
TWM550473U (zh) 可攜式電子裝置及其影像擷取模組與承載組件
US20140168914A1 (en) Semiconductor device
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20160022457A (ko) 반도체 패키지
WO2021114266A1 (zh) 指纹模组及电子设备
WO2014097654A1 (ja) 電子機器
US10433772B2 (en) Fingerprint sensor and terminal using the same
US20150253816A1 (en) Electronic Device
WO2014122797A1 (ja) 電子機器および半導体電子部品
JP6236367B2 (ja) センサーモジュール及びセンサーモジュールの製造方法
CN107872923A (zh) 叠层印刷电路板封装
JP6743219B2 (ja) 撮像モジュール及び携帯電子機器

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405