JP2018107368A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018107368A
JP2018107368A JP2016254800A JP2016254800A JP2018107368A JP 2018107368 A JP2018107368 A JP 2018107368A JP 2016254800 A JP2016254800 A JP 2016254800A JP 2016254800 A JP2016254800 A JP 2016254800A JP 2018107368 A JP2018107368 A JP 2018107368A
Authority
JP
Japan
Prior art keywords
conductive pads
semiconductor device
flash memory
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016254800A
Other languages
English (en)
Other versions
JP6761180B2 (ja
Inventor
優 中瀬
Yu Nakase
優 中瀬
隆幸 沖永
Takayuki Okinaga
隆幸 沖永
修一郎 東
Shuichiro Azuma
修一郎 東
一起 真国
Kazuki Makuni
一起 真国
剛 小手川
Takeshi Kotegawa
剛 小手川
識介 菅原
Satosuke Sugawara
識介 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buffalo Memory Co Ltd
Original Assignee
Buffalo Memory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buffalo Memory Co Ltd filed Critical Buffalo Memory Co Ltd
Priority to JP2016254800A priority Critical patent/JP6761180B2/ja
Priority to US15/850,975 priority patent/US10403605B2/en
Publication of JP2018107368A publication Critical patent/JP2018107368A/ja
Application granted granted Critical
Publication of JP6761180B2 publication Critical patent/JP6761180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】パッケージを構成する半導体チップと基板との間の信号用電気配線に重畳されるノイズの低減を図る。
【解決手段】少なくとも一端部に複数の導電性パッドが所定の間隔を置いて列設された半導体チップを複数備えた半導体装置において、各々の半導体チップを、その導電性パッドが外方に露出するように積層し、さらに、上下に隣り合う一対の半導体チップの導電性パッドが導電性パッドの列設方向に沿って重なり合わない位置になるように半導体チップを積層し、さらに、半導体チップが積層された状態で、一つおきの複数の半導体チップの導電性パッドを電気的に接続し、導電性パッドの列設方向と異なる方向に直線状に延びる電気配線を設けた。
【選択図】図３

Description

本発明は、複数の導電性パッドが列設された半導体チップを複数備えた半導体装置に関する。
ＨＤＤ（Hard Disc Drive）に代わる記憶装置として、主にＮＡＮＤ型フラッシュメモリを用いたＳＳＤ（Solid State Drive）があり、ＳＳＤは、ＮＡＮＤ型フラッシュメモリの微細化に伴って大容量・低価格化が近年進んだこともあり、普及の速度が速くなっている。
一方、ＮＡＮＤ型フラッシュメモリは、大容量化及びパッケージの多様化が種類の増加を招き、一種類あたりの市場での流通量が少なくなることで単価が割高になる傾向がある。
かかる事情を背景に、ＮＡＮＤ型フラッシュメモリチップをチップの厚さ方向に積層してなるＭＣＰ（Multi Chip Package）と呼ばれるパッケージが近年実現されている。ＭＣＰにおいて、各々のチップの間、またはチップとパッケージが実装される基板との間はボンディングワイヤによりボンディングされることが多い（例えば特許文献１、２参照）。
特開２０１２−１０４７０７号公報 特開２０１０−２５１７６２号公報
ＭＣＰ全体での動作の高速化を図るために、複数のＮＡＮＤ型フラッシュメモリを複数のチャンネルに分けてチャンネル毎に動作させてデータ転送幅を増加させるためには、チャンネル毎に信号用のボンディングワイヤを分けてボンディングすることが好ましい。この際、ボンディングワイヤが長くなるとこのワイヤに重畳されるノイズが増加するため、信号用のボンディングワイヤはできるだけ短くすることが望まれる。
しかしながら、上述した従来のＭＣＰに関する技術においては、かかる課題を考慮したワイヤボンディングについて提案はされていなかった。
本発明は上述した課題に鑑みてなされたものであり、パッケージを構成する半導体チップと基板との間の信号用電気配線に重畳されるノイズの低減を図ることの可能な半導体装置の提供を、その目的の一つとしている。
本発明は、少なくとも一端部に複数の導電性パッドが所定の間隔を置いて列設された半導体チップを複数備えた半導体装置に適用される。そして、各々の半導体チップを、その導電性パッドが外方に露出するように積層し、さらに、上下に隣り合う一対の半導体チップの導電性パッドが、導電性パッドの列設方向に沿って重なり合わない位置になるように半導体チップを積層し、さらに、半導体チップが積層された状態で、一つおきの複数の半導体チップの導電性パッドを電気的に接続し、導電性パッドの列設方向と異なる方向に直線状に延びる電気配線を設けることにより、上述の課題の少なくとも一つを解決している。
上下に隣り合う一対の半導体チップの導電性パッドが、この導電性パッドの列設方向に沿って重なり合わない位置になるように半導体チップを積層し、一つおきの複数の半導体チップの導電性パッドを電気的に接続する電気配線を、導電性パッドの列設方向と異なる方向に直線状に延びるように設けているので、この電気配線が半導体チップの積層方向から見て重複する箇所を少なくすることができる。
ここで、電気配線は、半導体チップを上面視した状態で互いに所定間隔を置いて延びていることが好ましい。
また、導電性パッドは電源用導電性パッドと信号用導電性パッドとを備え、信号用導電性パッドは、導電性パッドの列設方向に沿って電源用導電性パッドに挾まれて配置されていることが好ましい。この場合、電気配線は、電源用導電性パッドを電気的に接続する電源用電気配線と、信号用導電性パッドを電気的に接続する信号用電気配線とを備え、信号用電気配線は電源用電気配線に挾まれて配置されていることが好ましい。加えて、信号用電気配線は、並列動作させる複数の半導体チップの信号用導電性パッドを電気的に接続していることが好ましい。
さらに、半導体チップは四つの辺を有する略矩形板状に形成され、導電性パッドは半導体チップの一つの辺に沿って列設されていることが好ましい。あるいは、各々の半導体チップは、上面視した状態でその導電性パッドが半導体チップの一つ、二つまたは四つの辺の側に露出するように積層されていることが好ましい。
本発明によれば、パッケージを構成する半導体チップと基板との間の信号用電気配線に重畳されるノイズの低減を図ることの可能な半導体装置を提供することができる。
本発明の一実施形態である半導体装置の概略構成を示す平面図である。 一実施形態の半導体装置の概略構成を示す側面図である。 一実施形態の半導体装置の電気配線の配線状態の概略構成を示す平面図である。 一実施形態の半導体装置の電気配線の配線状態の概略構成を示す斜視図である。 一実施形態の半導体装置の導電性パッドの位置関係を説明するための図である。 一実施形態の半導体装置の導電性パッドの位置関係を説明するための図である。 一実施形態の半導体装置の導電性パッドと電気配線との位置関係を説明するための平面図である。 比較例の半導体装置の導電性パッドと電気配線との位置関係を説明するための平面図である。 一実施形態の半導体装置の導電性パッドと電気配線との位置関係を説明するための側面図である。 比較例の半導体装置の導電性パッドと電気配線との位置関係を説明するための側面図である。 一実施形態の半導体装置の配線ノイズを説明するための図である。 比較例の半導体装置の配線ノイズを説明するための図である。 一実施形態の半導体装置がパッケージされたＮＡＮＤ型フラッシュメモリを示す図である。 一実施形態の半導体装置が適用されたＳＳＤ装置の一例を示す図である。 一実施形態の半導体装置が適用されたＳＳＤ装置の他の例を示す図である。 一実施形態の半導体装置が適用されたメモリカードの一例を示す図である。 一実施形態の半導体装置の変形例を示す図である。
（一実施形態）
以下、図１〜図７、図９及び図１１を参照して、本実施形態の半導体装置について説明する。図１は本発明の一実施形態である半導体装置の概略構成を示す平面図、図２は側面図、図３は一実施形態の半導体装置の電気配線の配線状態の概略構成を示す平面図、図４は斜視図、図５及び図６は一実施形態の半導体装置の導電性パッドの位置関係を説明するための図である。
これら図において、１は本発明の一実施形態である半導体装置であり、より詳細には、本発明の半導体装置が適用されたＮＡＮＤ型フラッシュメモリ（以下、単にフラッシュメモリと称することがある）である。本実施形態のフラッシュメモリ１は、半導体チップであるＮＡＮＤ型フラッシュメモリチップ（以下、単にフラッシュメモリチップと称することがある）２が、その厚さ方向に複数積層されて構成されている。
フラッシュメモリチップ２は、図１に最もよく示すように、上面視外形矩形板状に形成され、その一端部である図１において下辺端部に複数の導電性パッド３が、フラッシュメモリチップ２の図１における下辺に沿って列設されている。なお、図１においてフラッシュメモリチップ２は８つの導電性パッド３を備えているが、実際にはより多くの導電性パッド３が列設されうるものであり、図示の都合で８つの導電性パッド３のみ図示している。
フラッシュメモリチップ２は、図１において上下方向、図２において左右方向に所定間隔だけそれぞれずらされて積層されている。これにより、フラッシュメモリチップ２は、その下辺端部に列設された導電性パッド３が外方に露出するように積層されている。
さらに、上下に隣り合うフラッシュメモリチップ２は、図１において左右方向に所定間隔だけ交互にずらされて積層されている。これにより、上下に隣り合う一対のフラッシュメモリチップ２の導電性パッド３が、この導電性パッド３の列設方向である図１の下辺の延在方向に沿って重なり合わない位置になるようにフラッシュメモリチップ２が積層されている。
フラッシュメモリチップ２の導電性パッド３は、電気配線であるボンディングワイヤ４により電気的に接続されている。ボンディングワイヤ４によるフラッシュメモリチップ２の導電性パッド３の接続方法の概要について図３及び図４を参照して説明する。
図３及び図４に示すように、本実施形態のフラッシュメモリチップ２には、導電性パッド３として電源用導電性パッド３ａ及び信号用導電性パッド３ｂがそれぞれ設けられている。図３及び図４においては、図３において下辺端部に設けられ、下辺に沿って左右方向に列設された導電性パッド３のうち、左側に信号用導電性パッド３ｂが、右側に電源用導電性パッド３ａが設けられている。より詳細な電源用導電性パッド３ａ及び信号用導電性パッド３ｂの配置位置等については後述する。
図３及び図４に示すフラッシュメモリ１は４枚のフラッシュメモリチップ２を備え、２チャンネル動作をするものである。電源用導電性パッド３ａについてはチャンネル動作をさせる必要がないので、全てのフラッシュメモリチップ２の電源用導電性パッド３ａをボンディングワイヤ４により電気的に接続すればよい。
ここで、本実施形態では、フラッシュメモリチップ２が図３において左右方向に所定間隔だけ交互にずらされて積層されているので、一つおきの複数（図示例では２枚）のフラッシュメモリチップ２の電源用導電性パッド３ａは、電源用導電性パッド３ａの列設方向である図３における左右方向と異なる方向、より詳細には図３における上下方向に一列に配置されることになる。そこで、図３の上下方向に直線状に延びるボンディングワイヤ４により一つおきの複数のフラッシュメモリチップ２の電源用導電性パッド３ａを電気的に接続することができる。そして、一つおきの複数のフラッシュメモリチップ２の電源用導電性パッド３ａを電気的に接続するボンディングワイヤ４は、図３に最もよく示すように、互いに所定間隔を置いて延びている。さらに、図略の基板側に設けられた導電性パッド５にボンディングワイヤ４が接続されることで、これらフラッシュメモリチップ２に電源が供給される。
一方、信号用導電性パッド３ｂについては、同一チャンネルで動作させるべきフラッシュメモリチップ２単位で（図示例では４枚のフラッシュメモリチップ２を２チャンネル動作させるので２枚単位で動作させる）ボンディングワイヤ４により電気的に接続する必要がある。
ここで、本実施形態では、同一チャンネルで動作させるべきフラッシュメモリチップ２を、一つおきの複数（実際には２枚）のフラッシュメモリチップ２にしており、このように選択すると、フラッシュメモリチップ２が図３において左右方向に所定間隔だけ交互にずらされて積層されているので、同一チャンネルで動作させるべきフラッシュメモリチップ２の信号用導電性パッド３ｂは、電源用導電性パッド３ａの列設方向である図３における左右方向と異なる方向、より詳細には図３における上下方向に一列に配置されることになる。そこで、図３の上下方向に直線状に延びるボンディングワイヤ４により、同一チャンネルで動作させるべき一つおきの複数（実際には２枚）のフラッシュメモリチップ２の信号用導電性パッド３ｂを電気的に接続することができる。さらに、図略の基板側に設けられた導電性パッド５にボンディングワイヤ４が接続されることで、これらフラッシュメモリチップ２と基板との間での信号の授受が行える。
ボンディングワイヤ４によるフラッシュメモリチップ２の導電性パッド３の接続方法の詳細について図７及び図９を参照して説明する。
本実施形態のフラッシュメモリチップ２においては、図７に最もよく示すように、信号用導電性パッド３ｂであるＩ／Ｏ用信号用導電性パッド３ｂは、導電性パッド３の列設方向である図７の左右方向に沿って、電源用導電性パッド３ａであるＶｃｃ（５Ｖ等の電源供給）用電源用導電性パッド３ａ及び電源用導電性パッド３ａであるＶｓｓ（グラウンド電圧）用電源用導電性パッド３ａに挾まれて配置されている。また、これらＶｃｃ用電源用導電性パッド３ａ、Ｉ／Ｏ（入出力）用信号用導電性パッド３ｂ及びＶｓｓ用電源用導電性パッド３ａの組の間に、ＣＥ（Chip Enable）用信号用導電性パッド３ｂが配置されている。
そして、上述したように、一つおきのフラッシュメモリチップ２のＶｃｃ用電源用導電性パッド３ａ及びＶｓｓ用電源用導電性パッド３ａは、図７において上下方向に直線状に延びるボンディングワイヤ４により電気的に接続されている。また、同一チャンネルで動作させるべき一つおきの複数（実際には２枚）のフラッシュメモリチップ２のＩ／Ｏ用信号用導電性パッド３ｂは、同様に図７において上下方向に直線状に延びるボンディングワイヤ４により電気的に接続されている。そして、図７に最もよく示すように、Ｉ／Ｏ用信号用導電性パッド３ｂを電気的に接続するボンディングワイヤ４は、Ｖｃｃ用電源用導電性パッド３ａを電気的に接続するボンディングワイヤ４及びＶｓｓ用電源用導電性パッド３ａを電気的に接続するボンディングワイヤ４に挾まれて配置されている。一方、ＣＥ用信号用導電性パッド３ｂはフラッシュメモリチップ２単位で図略の基板に接続される必要があるので、各々のフラッシュメモリチップ２のＣＥ用電源用導電性パッド３ａはそれぞれ図略の基板側に設けられた導電性パッド５に電気的に接続されている。
ここで、図８及び図１０に示すように、フラッシュメモリチップを図８の左右方向にずらさずに積層した場合と比較して考える。また、同一チャンネルで動作させるべきフラッシュメモリチップ２を上下に隣り合う２枚のフラッシュメモリチップ２とする。この場合、それぞれのボンディングワイヤ４が重複してしまうとショートする可能性があるため、図８において上側に位置するチャンネルのフラッシュメモリチップ２のＩ／Ｏ用信号用導電性パッド３ｂと基板側の導電性パッド５を電気的に接続するボンディングワイヤ４（図中太線で示している）は、図８において下側に位置するチャンネルのフラッシュメモリチップ２のＩ／Ｏ用信号用導電性パッド３ｂと基板側の導電性パッド５とを電気的に接続するボンディングワイヤ４を避けるように配線する必要があるため、必然的に配線長が長くなる。
なお、図９及び図１１においては、本実施形態の作用を明確にするために、Ｉ／Ｏ用信号用導電性パッド３ｂ及び導電性パッド５を接続するボンディングワイヤ４のみ図示している。
このときのノイズとなる電圧変動をΔＶ、Ｉ／Ｏ用信号用導電性パッド３ｂと導電性パッド５とを接続するボンディングワイヤ４の実効インダクタンスをＬｅｆｆ、ボンディングワイヤ４に流れる電流をｉとすると、電流ｉの時間変化率であるｄｉ／ｄｔと電圧変動ΔＶとの間の関係は
Figure 2018107368
 となる。また、Ｉ／Ｏ用信号用導電性パッド３ｂと導電性パッド５とを接続するボンディングワイヤ４の自己インダクタンスをＬＳ、相互インダクタンスをＬＭとすると、
Figure 2018107368
 となる。図１２に示すように、Ｉ／Ｏ用信号用導電性パッド３ｂと導電性パッド５とを接続するボンディングワイヤ４の長さをｌｅ、隣接するＶｓｓ用電源用導電性パッド３ａまたはＶｃｃ用電源用導電性パッド３ａを接続するボンディングワイヤ４と構成するループ面積をＳとすると、
Figure 2018107368
 の関係があるため、Ｉ／Ｏ用信号用導電性パッド３ｂと導電性パッド５とを接続するボンディングワイヤ４が長くなるほどＬＳは増加し、ＬＭは減少する。よってＬｅｆｆは大きくなり、ノイズΔＶが大きくなってしまう。
一方、本実施形態のフラッシュメモリ１では、図７に最もよく示すように、Ｉ／Ｏ用信号用導電性パッド３ｂと導電性パッド５とを接続するボンディングワイヤ４は図７において上下方向に直線状に延び、異なるチャンネルのボンディングワイヤ４は重なり合わない位置にある。従って、図１１に示すように、上述の式におけるｌｅを短くすることができ、ノイズΔＶを低減させることができる。
ここで、フラッシュメモリチップ２の配置位置の条件について、図５及び図６を参照して説明する。４枚のフラッシュメモリチップ２を、図５に示すように、上下に隣り合うフラッシュメモリチップ２が左右方向に所定間隔だけ交互にずらされて積層したものとする。また、図５に示すように、フラッシュメモリチップ２の左右方向にＸ軸を、上下方向にＹ軸をとる。
このとき図６に示すように、特定のフラッシュメモリチップ２、一例として図６において一番下に位置するフラッシュメモリチップ２において、導電性パッド３の列設方向（つまりＸ軸方向）に隣り合う導電性パッド３のＸ軸方向の中心間距離をＸａとしたとき、この上に位置するフラッシュメモリチップ２の導電性パッド３の中心位置は、一番下のフラッシュメモリチップ２の導電性パッド３の中心位置から１／３Ｘａ〜２／３Ｘａの範囲（図中ハッチングで示した範囲）内に位置することが好ましい。
（一実施形態の効果）
以上説明したように、本実施形態のフラッシュメモリ１においては、ボンディングワイヤ４の配線長を短くすることができるので、このボンディングワイヤ４における電圧変動（上述の式におけるΔＶ）を抑制することができる。従って、本実施形態によれば、パッケージを構成する半導体チップと基板との間の信号用電気配線に重畳されるノイズの低減を図ることの可能な半導体装置を提供することができる。
（一実施形態の適用例）
次に、図１３〜図１６を参照して、本実施形態のフラッシュメモリ１の適用例について説明する。
図１３は、本実施形態のフラッシュメモリ１を用いたパッケージを示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。図１３に示すパッケージ１０はいわゆるＢＧＡ（Ball Grid Array）であり、上面に本実施形態のフラッシュメモリ１を搭載した基板１１の上部をフラッシュメモリ１ごとモールド材１２でモールドし、さらに、基板１１の裏面に略球状または略半球状のバンプ（はんだボール）１３を設けたものである。これにより、大容量のＮＡＮＤ型フラッシュメモリパッケージ１０を実現することができる。
次に、図１４は、本実施形態のフラッシュメモリ１を用いたＳＳＤ装置を示す図であり、（ａ）はハーフスリムＳＡＴＡ（Serial ATA）サイズの基板を用いたもの、（ｂ）はｍＳＡＴＡ（mini SATA）規格のコネクタ及びｍＳＡＴＡミニ規格の基板を用いたもの、（ｃ）はｍ．２ ＳＡＴＡ規格のコネクタ及び基板を用いたもの、（ｄ）は（ａ）に示すＳＳＤ装置のコネクタ部分を拡大して示した側面図、（ｅ）は（ａ）に示すＳＳＤ装置の基板の端部を拡大して示した側面図である。
図１４に示すＳＳＤ装置１５は、上面に本実施形態のフラッシュメモリ１が複数搭載され、さらにコントローラ１６、レギュレータ１７が搭載された基板１８の上部をこれらフラッシュメモリ１等ごとモールド材１９でモールドし、さらに、基板１８の一端部にＳＡＴＡ規格に準拠したコンタクト部２０を形成して構成されている。これにより、Ｓｙｓｔｅｍ Ｏｎ ＣｈｉｐのＳＳＤ装置１５を実現することができる。
なお、（ａ）に示すハーフスリムＳＡＴＡサイズのＳＳＤ装置１５においては、基板１８を直接コネクタ２１に差し込める（直挿し）ように、（ｄ）及び（ｅ）に示すように、基板１８の厚みをコネクタ２１のコンタクト部の厚みと同じ厚み（規格上は１．２ｍｍ）とすることが好ましい。
次に、図１５は、例えば図１４（ａ）に示すようなハーフスリムＳＡＴＡサイズの基板を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。図１５において、基板３１の上面及び下面はモールド材３２によりモールドされ、さらに、裏面には本実施形態のフラッシュメモリ１、ＤＲＡＭ（Dynamic RAM）、レギュレータ及びスーパーキャパシタ（登録商標）等の電気二重層キャパシタが実装可能な拡張パッド３３〜３６が形成されている。従って、この拡張パッド３３〜３６を介してフラッシュメモリ１等を実装することで、図１４に示すＳＳＤ装置１５と同様のＳＳＤ装置を構成することができる。
次に、図１６は、本実施形態のフラッシュメモリ１を用いたメモリカードを示す図であって、（ａ）はＵＳＢ（Universal Serial Bus）フラッシュメモリの平面図、（ｂ）は側面図、（ｃ）は底面図、（ｄ）はＳＤカードの平面図、（ｅ）は側面図、（ｆ）は底面図、（ｇ）はマイクロＳＤカードの平面図、（ｈ）は側面図、（ｉ）は底面図である。
図１６に示すＵＳＢフラッシュメモリ４０、ＳＤカード４１及びマイクロＳＤカード４２は、上面に本実施形態のフラッシュメモリ１及びコントローラ４３が搭載され、それぞれのメモリカードの規格に沿った形状を有する基板４４の上部をこれらフラッシュメモリ１等ごとモールド材４５でモールドし、さらに、基板４４の一端部に各規格に準拠したコンタクト部４６を形成して構成されている。
（変形例）
なお、本発明の半導体装置は、その細部が上述の一実施形態に限定されず、種々の変形例が可能である。
一例として、図１及び図１７（ａ）に示すように、一実施形態のフラッシュメモリ１ではフラッシュメモリチップ２を一方向（図１７（ａ）において上下方向）に所定間隔をおいてずらして積層して構成されていたが、その積層形態は図１７（ａ）のそれに限定されず、一例として、図１７（ｂ）に示すように、上下方向の両方向に（つまり二方向に）ずらして積層してもよく、さらには、図１７（ｃ）に示すように、上下方向に加えて左右方向にも、つまり四方向にずらして積層してもよい。
１ フラッシュメモリ
２ フラッシュメモリチップ
３ 導電性パッド
３ａ 電源用導電性パッド
３ｂ 信号用導電性パッド
４ ボンディングワイヤ
５ 導電性パッド

Claims (7)

  1. 少なくとも一端部に複数の導電性パッドが所定の間隔を置いて列設された半導体チップを複数備えた半導体装置であって、
    各々の前記半導体チップは、その前記導電性パッドが外方に露出するように積層され、さらに、上下に隣り合う一対の前記半導体チップの前記導電性パッドは、前記導電性パッドの列設方向に沿って重なり合わない位置になるように前記半導体チップが積層され、
    さらに、前記半導体チップが積層された状態で、一つおきの複数の前記半導体チップの前記導電性パッドを電気的に接続し、前記導電性パッドの列設方向と異なる方向に直線状に延びる電気配線を備える半導体装置。
  2. 前記電気配線は、前記半導体チップを上面視した状態で互いに所定間隔を置いて延びていることを特徴とする請求項１記載の半導体装置。
  3. 前記導電性パッドは電源用導電性パッドと信号用導電性パッドとを備え、前記信号用導電性パッドは、前記導電性パッドの列設方向に沿って前記電源用導電性パッドに挾まれて配置されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記電気配線は、前記電源用導電性パッドを電気的に接続する電源用電気配線と、前記信号用導電性パッドを電気的に接続する信号用電気配線とを備え、前記信号用電気配線は前記電源用電気配線に挾まれて配置されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記信号用電気配線は、並列動作させる複数の前記半導体チップの前記信号用導電性パッドを電気的に接続していることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体チップは四つの辺を有する略矩形板状に形成され、前記導電性パッドは前記半導体チップの一つの前記辺に沿って列設されていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  7. 各々の前記半導体チップは、上面視した状態でその前記導電性パッドが前記半導体チップの一つ、二つまたは四つの前記辺の側に露出するように積層されていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
JP2016254800A 2016-12-28 2016-12-28 半導体装置 Active JP6761180B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016254800A JP6761180B2 (ja) 2016-12-28 2016-12-28 半導体装置
US15/850,975 US10403605B2 (en) 2016-12-28 2017-12-21 Semiconductor device including plural semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254800A JP6761180B2 (ja) 2016-12-28 2016-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018107368A true JP2018107368A (ja) 2018-07-05
JP6761180B2 JP6761180B2 (ja) 2020-09-23

Family

ID=62630085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254800A Active JP6761180B2 (ja) 2016-12-28 2016-12-28 半導体装置

Country Status (2)

Country Link
US (1) US10403605B2 (ja)
JP (1) JP6761180B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614816A (zh) * 2019-10-04 2021-04-06 爱思开海力士有限公司 使用引线的半导体装置和层叠半导体封装

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230004147A (ko) * 2021-06-30 2023-01-06 삼성전자주식회사 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP2008166430A (ja) * 2006-12-27 2008-07-17 Toshiba Microelectronics Corp 半導体装置
JP2008235431A (ja) * 2007-03-19 2008-10-02 Nec Electronics Corp 半導体装置
JP3148533U (ja) * 2008-10-27 2009-02-19 坤遠科技股▲ふん▼有限公司 偏移スタックチップ構造
US7781878B2 (en) * 2007-01-19 2010-08-24 Chipmos Technologies Inc. Zigzag-stacked package structure
JP2010251762A (ja) * 2009-04-15 2010-11-04 Samsung Electronics Co Ltd パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
JP2011049412A (ja) * 2009-08-28 2011-03-10 Keio Gijuku 半導体集積回路装置
JP2012104707A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体パッケージ
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2009205613A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 半導体記憶装置
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
JP5392670B2 (ja) * 2008-12-01 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP2010245474A (ja) 2009-04-10 2010-10-28 Seiko Epson Corp 半導体装置の製造方法
JP2012054496A (ja) 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US20130037952A1 (en) * 2011-08-09 2013-02-14 SK Hynix Inc. Semiconductor package and method for manufacturing the same
JP2015177171A (ja) * 2014-03-18 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102379704B1 (ko) * 2015-10-30 2022-03-28 삼성전자주식회사 반도체 패키지
KR102440182B1 (ko) * 2016-04-11 2022-09-06 에스케이하이닉스 주식회사 칩인에이블 패드를 선택할 수 있는 반도체 패키지
US9853015B1 (en) * 2016-12-15 2017-12-26 Powertech Technology Inc. Semiconductor device with stacking chips
US10217721B2 (en) * 2017-05-05 2019-02-26 Apple Inc. Dual-sided memory module with channels aligned in opposition

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP2008166430A (ja) * 2006-12-27 2008-07-17 Toshiba Microelectronics Corp 半導体装置
US7781878B2 (en) * 2007-01-19 2010-08-24 Chipmos Technologies Inc. Zigzag-stacked package structure
JP2008235431A (ja) * 2007-03-19 2008-10-02 Nec Electronics Corp 半導体装置
JP3148533U (ja) * 2008-10-27 2009-02-19 坤遠科技股▲ふん▼有限公司 偏移スタックチップ構造
JP2010251762A (ja) * 2009-04-15 2010-11-04 Samsung Electronics Co Ltd パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
JP2011049412A (ja) * 2009-08-28 2011-03-10 Keio Gijuku 半導体集積回路装置
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法
JP2012104707A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614816A (zh) * 2019-10-04 2021-04-06 爱思开海力士有限公司 使用引线的半导体装置和层叠半导体封装

Also Published As

Publication number Publication date
JP6761180B2 (ja) 2020-09-23
US10403605B2 (en) 2019-09-03
US20180182737A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US9853016B2 (en) Systems and methods for high-speed, low-profile memory packages and pinout designs
US8643175B2 (en) Multi-channel package and electronic system including the same
US9502345B2 (en) Ball-grid-array package, electronic system and method of manufacture
KR101924388B1 (ko) 재배선 구조를 갖는 반도체 패키지
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US20110115100A1 (en) Semiconductor device
JP2007096071A (ja) 半導体メモリカード
CN112542448A (zh) 固态驱动器装置
JP6761180B2 (ja) 半導体装置
TWI529918B (zh) 半導體記憶卡
US11626380B2 (en) Semiconductor package
KR102032887B1 (ko) 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP2019091789A (ja) 半導体装置および電子機器
CN111357105A (zh) 半导体模块
US20230230956A1 (en) Semiconductor package and method for fabricating the same
JP2015056494A (ja) 半導体装置および記憶装置
KR20130035442A (ko) 스택 패키지
KR20120032293A (ko) 반도체 패키지
US20230061258A1 (en) Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods
US20240063135A1 (en) Flexible interposer for semiconductor dies
KR20240018741A (ko) 반도체 패키지
US20130043601A1 (en) Universal printed circuit board and memory card including the same
KR20110131578A (ko) 적층된 메모리칩에 효율적으로 파워를 공급하기 위한 반도체 장치
CN112838075A (zh) 具有弯曲间隔件的堆叠管芯封装
CN102439718A (zh) 数据存储装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6761180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250