JP5579879B2 - オフセットダイスタッキングを用いたマルチチップパッケージ - Google Patents

オフセットダイスタッキングを用いたマルチチップパッケージ Download PDF

Info

Publication number
JP5579879B2
JP5579879B2 JP2012557360A JP2012557360A JP5579879B2 JP 5579879 B2 JP5579879 B2 JP 5579879B2 JP 2012557360 A JP2012557360 A JP 2012557360A JP 2012557360 A JP2012557360 A JP 2012557360A JP 5579879 B2 JP5579879 B2 JP 5579879B2
Authority
JP
Japan
Prior art keywords
die
dies
substrate
group
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012557360A
Other languages
English (en)
Other versions
JP2013522887A (ja
JP2013522887A5 (ja
Inventor
ピーター・ギリンガム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Conversant Intellectual Property Management Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Management Inc filed Critical Conversant Intellectual Property Management Inc
Publication of JP2013522887A publication Critical patent/JP2013522887A/ja
Publication of JP2013522887A5 publication Critical patent/JP2013522887A5/ja
Application granted granted Critical
Publication of JP5579879B2 publication Critical patent/JP5579879B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

関連出願の相互参照
本出願は、米国特許仮出願番号第６１／３１５，１１１号の優先権を主張するものであり、その内容はそのまま参照により本明細書中に組み込まれている。
本発明は、全体として半導体メモリデバイスに関する。
携帯型フラッシュメモリカードなどのデータ記憶装置用の半導体集積回路チップの使用が、普及している。これらのデバイスの使用は、増加の一途をたどるデータ記憶容量を要求し、製造業者は、多くの場合には、既存の電子デバイスとの互換性を保証するために標準パッケージサイズを維持しながら、コスト効率の良い方式で大記憶容量を提供するように努力している。
マルチチップパッケージ（ＭＣＰ）として知られる、単一パッケージ内に複数の半導体ダイをスタッキングすることによって単一パッケージ内のメモリ密度の増大を実現させることが知られている。ダイの数の増加は、単一ダイと比較して記憶容量の対応する増加を提供する。図１を参照すると、ＭＣＰ１００は、４個のＮＡＮＤフラッシュメモリダイ１０２で構成される。本方法が、別のタイプのメモリデバイスに対して同様に適用可能であることが、理解されるはずである。各ダイ１０２は、共通基板１０８へボンドワイヤ１０６を介して電気的に接続されるボンディングパッド１０４を有する。ダイ１０２が２つの反対の辺上にボンディングパッド１０４を有するように示されているが、各ダイ１０２が、ボンディングパッド１０４の異なる配列、例えば、１つの辺上に、または２つの隣接する辺上に、または任意の別の配列を代わりに有することができることが、理解されるはずである。基板１０８は、ボンドワイヤ１０６から基板１０８の反対側の面上のはんだボール１１０へのさらなる電気的接続部を提供し、外部デバイス（図示せず）への接続用のボールグリッドアレイ（ＢＧＡ）を形成する。インターポーザ１１２を、連続するダイ１０２の各対の間に設け、連続するダイ間に十分なクリアランスを作り出して、ボンディングパッド１０４へのボンドワイヤ１０６の取り付けを可能にする。この配列は、インターポーザ１１２の厚さが、一定の寸法のパッケージ内部にスタックすることができるダイ１０２の数を制限し、これによって、ＭＣＰ１００の全記憶容量を制限するという欠点を有する。加えて、各ダイ１０２が下側のダイ１０２のボンディングパッド１０４にオーバーハングするという理由で、各ダイ１０２用のボンドワイヤ１０６を、次のダイ１０２をスタックする前に取り付けなければならず、結果として、製造ステップ数の増加および時間がかかり多大な労働力を必要とするアセンブリにつながる。
もう１つの取り組み方法を図２に示す。ＭＣＰ２００は、一辺に沿ったボンディングパッド２０４を有する４個のＮＡＮＤフラッシュメモリダイ２０２で構成される。この配列は、下記にさらに詳細に論じるように、２つの隣接する辺に沿ったボンディングパッド２０４を有するダイ２０２を代わりに使用することを可能にする。ダイ２０２は、各ダイ２０２のボンディングパッド２０４を露出させるように、互いに横方向にオフセットさせる。この配列では、ダイ２０２のすべてを単一のステップでスタックすることができ、その後で、ボンドワイヤ２０６のすべてをワイヤボンディング装置（図示せず）によって単一のステップで取り付けることができる。この配列は、ボンディングパッド２０４へのアクセスを提供するためのインターポーザを必要とせず、結果としてより小型の配列につながる。この配列は、すべてのダイ２０２用のボンドワイヤ２０６のすべてを、ダイ２０２の同じ辺に沿って、基板２０８の同じ表面に取り付けなければならないという欠点を有する。得られる高い相互配線密度は、特に、各ダイ２０２が基板２０８上に別々の相互配線トレース（ｔｒａｃｅ）を必要とするＨＬＮＡＮＤ（登録商標）フラッシュメモリデバイスなどのデバイスにおいて、混雑させることがあり、ロジスティック（ｌｏｇｉｓｔｉｃ）の難しさが存在することがある。これを、基板２０８上に追加の相互配線層を設けることによって扱うことができ、これが製造コストを増加させる場合がある。
もう１つの取り組み方法を図３に示す。ＭＣＰ３００は、互い違いの（ｓｔａｇｇｅｒｅｄ）配列の４個のＮＡＮＤフラッシュメモリダイ３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄで構成される。ダイ３０２Ａ、３０２Ｃは、左辺に沿って配向したボンディングパッド３０４を有し、ダイ３０２Ｂ、３０２Ｄは、右辺に沿って配向したボンディングパッド３０４を有する。連続するダイ３０２間の横方向オフセットは、ボンディングパッド３０４を露出させ、ダイ３０２の厚さが、ボンドワイヤ３０６を取り付けるための十分なクリアランスを与える。例えば、ダイ３０２Ｂは、ダイ３０２Ａのボンディングパッド３０４へボンドワイヤ３０６を取り付けるためにダイ３０２Ａと３０２Ｃとの間に十分なクリアランスを与える。基板３０８の相互配線の混雑さが、ボンディングパッド３０４の交互にした向きによって緩和され、相互配線の半分をスタックのいずれかの側に設置することを可能にする。しかしながら、この配列は、ダイ３０２Ｃおよび３０２Ｄがダイ３０２Ａおよび３０２Ｂのボンディングパッド３０４にそれぞれオーバーハングし、アクセスを妨害するという理由で、ボンドワイヤ３０６を単一の製造ステップですべて取り付けることができないという欠点を有する。加えて、ダイ３０２Ｂおよび３０２Ｃの厚さは、それぞれダイ３０２Ａおよび３０２Ｂへボンドワイヤ３０６を取り付けるために十分なクリアランスを与えなければならない。要求されるクリアランスは、典型的にはほぼ１００ミクロンである。より薄いダイ３０２を製造することが可能であるが、スタックの全高さを減少させるために、この配列ではスペーサを用いずに薄いダイを使用することができず、これによって、一定の寸法のパッケージ内にスタックすることができるダイ３０２の数を制限する。その結果として、ＭＣＰ３００の全記憶容量が制限され、ダイ３０２の厚さを減少させることによってさらに向上させることができない。
もう１つの取り組み方法を図４に示す。ＭＣＰ４００は、３個のＮＡＮＤフラッシュメモリダイ４０２Ａ、４０２Ｂ、４０２Ｃで構成され、各々がダイの２つの反対の辺上に配列したボンディングパッド４０４を有する。各ダイ４０２は、その直ぐ下のダイ４０２よりも長さが十分に短く、下側のダイ４０２のボンディングパッド４０４に重ならない。この配列では、基板４０８への接続のために単一のステップでボンドワイヤ４０６を取り付けるために、ボンディングパッド４０４のすべてをアクセス可能である。この配列の１つの欠点は、ダイ４０２を同じサイズにすべて作ることができず、結果として、製造の複雑さを増加させることにつながることである。加えて、違った寸法のダイは、等しいデータ記憶容量を持たず、複雑な制御回路を必要とする。
上記の方法の少なくとも一部は、例えば、図５に示したように二次元にダイを横方向にオフセットさせることによって、２つ以上の隣接する辺上にボンディングパッドを有するダイに適合させることができる。しかしながら、これらの配列は、ボンディングワイヤの混雑および下側のダイのボンディングパッドに上側のダイがオーバーハングすることなどの、上に述べた欠点に適切に対処できない。
それゆえ、大記憶容量を有するマルチチップパッケージに対する必要性がある。
また、低製造コストを有するマルチチップパッケージに対する必要性がある。
また、小型の配列を有するマルチチップパッケージに対する必要性がある。
また、少ない数の製造ステップでマルチチップパッケージを製造する方法に対する必要性がある。
先行技術の欠点の１つまたは複数に対処することが、本発明の目的である。
複数の同一のチップが反対方向に配向したボンディングパッドを用いて基板上にスタックされ、どのチップも基板に近い側のいずれかの別のチップのボンディングパッドにオーバーハングしないマルチチップパッケージを提供することが、本発明のもう１つの目的である。
複数の同一のチップが反対方向に配向したボンディングパッドを用いて基板上にスタックされ、すべてのダイのボンディングパッドが単一の製造ステップで基板に接続されるマルチチップパッケージを製造する方法を提供することが、本発明のもう１つの目的である。
２つのダイ間にボンドワイヤのクリアランスを与えるために、インターポーザまたはダイの最小厚さに制限を設けることを必要とせずに、単一の操作でデバイスのスタックを組み立て、且つ単一の操作でスタックしたデバイスのすべてをワイヤボンディングすることが、本発明のもう１つの目的である。
本発明の第１の態様によれば、半導体デバイスは、実質的に平坦な基板を備える。複数のスタックした半導体ダイが、基板上にマウントされる。複数のダイの各ダイが、類似の寸法を有する。各ダイが、ダイの第１のボンディング端に沿って配列した第１の複数のボンディングパッドを有する。複数のダイが、第１の方向に配向した各ダイの第１のボンディング端を有し、基板にマウントされたダイの第１のグループと、第１の方向と反対の第２の方向に配向した各ダイの第１のボンディング端を有し、基板にマウントされたダイの第２のグループとを含む。各ダイのボンディングパッドが、基板に垂直な方向において、基板と残りのダイのいずれかの部分との間に配置されないように、複数のダイの各ダイが、それぞれの横方向オフセット距離だけ複数のダイの残りのダイに対して第２の方向に横方向にオフセットされる。複数のボンディングワイヤが、基板にボンディングパッドを接続する。
さらなる態様では、複数の半導体ダイは、第１の方向および第２の方向とは異なる第３の方向に配向した各ダイの第１のボンディング端を有し、基板にマウントされたダイの第３のグループと、第３の方向と反対の第４の方向に配向した第１のボンディング端を有し、基板にマウントされたダイの第４のグループとをさらに備える。第３の方向および第４の方向は、第１の方向および第２の方向に対して９０度に各々配向される。
さらなる態様では、複数のダイが、交互の向きに基板上にマウントされ、その結果、隣接するダイの各対が第１のグループからの１個のダイおよび第２のグループからの１個のダイを含む。
さらなる態様では、各ダイが、第２のボンディング端に沿って配列した第２の複数のボンディングパッドをさらに含む。
さらなる態様では、第１の方向は第２の方向と反対である。ダイの第１のグループの各々の第２のボンディング端が、第１の方向および第２の方向とは異なる第３の方向に配向される。ダイの第２のグループの各々の第２のボンディング端が、第３の方向と反対の第４の方向に配向される。
さらなる態様では、ダイの第１のグループがｍ個のダイを含む。ダイの第２のグループがｎ個のダイを含む。ダイの第１のグループの第１のダイが、基板に最も近いダイである。ダイの第１のグループの基板からｉ番目のダイの横方向オフセット距離Δｉが、Δｉ＝（ｉ−１）ｄである。ダイの第２のグループの基板からｊ番目のダイの横方向オフセット距離Δｊが、Δｊ＝［ｍ＋（ｎ−ｊ）］ｄであり、ここでは、ｄが、第２の方向の各ダイの第１の複数のボンディングパッドの横方向幅である。
別の態様では、半導体デバイスを製造する方法は、複数の電気的接続部を有する基板を用意するステップと、第１のダイの第１のボンディング端に沿って配列した第１の複数のボンディングパッドが第１の方向に配向されるように、基板にダイの第１のグループからの第１の半導体ダイをマウントするステップとを含む。半導体ダイの第１のグループからの残りのダイが基板にマウントされ、その結果、ダイの第１のグループの各々の第１のボンディング端に沿って配列した第１の複数のボンディングパッドが、第１の方向に配向され、ダイの第１のグループの各残りのダイが、それぞれの横方向オフセット距離だけ第１の方向と反対の第２の方向に第１のダイに対して横方向にオフセットされる。半導体ダイの第２のグループが、基板にマウントされ、その結果、ダイの第２のグループの各々の第１のボンディング端に沿って配列した第１の複数のボンディングパッドが、第２の方向に配向され、ダイの第２のグループの各ダイが、それぞれの横方向オフセット距離だけ第２の方向に第１のダイに対して横方向にオフセットされる。基板に半導体ダイの第１のグループおよび第２のグループをマウントするステップの後で、ボンドワイヤが、基板と半導体ダイの第１のグループおよび第２のグループのボンディングパッドとの間に接続される。
さらなる態様では、半導体ダイの各々のそれぞれの横方向オフセット距離は、各ダイのボンディングパッドが基板に垂直な方向において基板と残りのダイのいずれかの部分との間に配置されないように選択される。
さらなる態様では、ダイの第１のグループがｍ個のダイを含み、ダイの第２のグループがｎ個のダイを含み、ダイの第１のグループの基板からｉ番目のダイの横方向オフセット距離Δｉが、Δｉ＝（ｉ−１）ｄであり、ダイの第２のグループの基板からｊ番目のダイの横方向オフセット距離Δｊが、Δｊ＝［ｍ＋（ｎ−ｊ）］ｄである。
さらなる態様では、基板に半導体ダイの第２のグループをマウントするステップは、半導体ダイの第１のグループからの残りのダイが基板にマウントされた後で実行される。
さらなる態様では、基板に半導体ダイの第１のグループおよび第２のグループをマウントするステップは、各ダイが反対の向きを有するダイにだけ隣接するように交互の向きに半導体ダイをマウントするステップを含む。
さらなる態様では、本方法は、基板に半導体ダイの第３のグループをマウントするステップを含み、その結果、ダイの第３のグループの各々の第１のボンディング端に沿って配列した第１の複数のボンディングパッドが、第１の方向および第２の方向とは別の第３の方向に配向される。半導体ダイの第４のグループが、基板にマウントされ、その結果、ダイの第４のグループの各々の第１のボンディング端に沿って配列した第１の複数のボンディングパッドが、第３の方向と反対の第４の方向に配向され、ダイの第４のグループの各ダイが、基板に最も近いダイの第３のグループのうちの１個に対してそれぞれの横方向オフセット距離だけ第４の方向に横方向にオフセットされる。ボンドワイヤを接続するステップが、基板と半導体ダイの第３のグループおよび第４のグループのボンディングパッドとの間をボンドワイヤで接続するステップをさらに含む。ボンドワイヤを接続するステップが、基板に半導体ダイの第３のグループおよび第４のグループをマウントするステップの後で実行される。
さらなる態様では、第３の方向および第４の方向が、第１の方向および第２の方向に対して９０度に配向される。
本発明の実施形態の追加および／または代替の特徴、態様、および利点は、下記の説明、添付した図面、および別記の特許請求の範囲から明らかになるであろう。
様々な先行技術実施形態によるマルチチップパッケージ（ＭＣＰ）の模式的な断面図である。 様々な先行技術実施形態によるマルチチップパッケージ（ＭＣＰ）の模式的な断面図である。 様々な先行技術実施形態によるマルチチップパッケージ（ＭＣＰ）の模式的な断面図である。 様々な先行技術実施形態によるマルチチップパッケージ（ＭＣＰ）の模式的な断面図である。 先行技術実施形態によるマルチチップパッケージの透視図である。 第１の実施形態によるＭＣＰの模式的な断面図である。 第２の実施形態によるＭＣＰの模式的な断面図である。 図６および図７のＭＣＰの模式的な上平面図である。 第３の実施形態によるＭＣＰの模式的な断面図である。 第４の実施形態によるＭＣＰの模式的な断面図である。 第５の実施形態によるＭＣＰの模式的な平面図である。 第６の実施形態によるＭＣＰの模式的な平面図である。 第７の実施形態によるＭＣＰの模式的な平面図である。 さらなる実施形態によるＭＣＰの組立方法の論理図である。
図６および図８を参照すると、第１の実施形態によるＭＣＰ６００は、４個のダイ６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄを有する。各ダイを、同じ寸法および同じ記憶容量の、ＮＡＮＤフラッシュチップなどのメモリチップとすることができる。本明細書において説明する構造および方法は、別のタイプのメモリデバイスに同様に適用可能であり、いずれかの特定の高さのダイスタックに限定されないことが理解されるはずである。各ダイ６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄは、ボンディングパッド６０４Ａ、６０４Ｂ、６０４Ｃ、６０４Ｄを有し、それぞれのボンドワイヤ６０６Ａ、６０６Ｂ、６０６Ｃ、６０６Ｄを介して基板６０８の一方の表面に接続される。基板６０８の反対の表面上の複数のはんだボール６１０は、外部デバイスへの接続のためのボールグリッドアレイ（ＢＧＡ）を形成する。はんだボール６１０の数および位置は、本分野では知られており、本発明の一部を形成しない。ＭＣＰを外部デバイスへ接続する他の既知の方法を代わりに使用することができることが考えられる。
図８を参照すると、底部ダイ６０２Ａの横方向位置に関連して、ダイ６０２Ｂ、６０２Ｃ、６０２Ｄの各々は、それぞれのオフセット距離ΔＢ、ΔＣ、ΔＤだけ横方向にオフセットする。距離Δは、ダイ６０２Ｃ、６０２Ｄがボンディングパッド６０４Ａ、６０４Ｂにオーバーハングしないことに十分であり、これによって、ダイ６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄのすべてを基板６０８上にスタックした後で、単一の製造ステップで４個すべてのダイ６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄのボンドワイヤ６０６Ａ、６０６Ｂ、６０６Ｃ、６０６Ｄの取り付けを可能にする。オフセット距離ΔＢは、ボンディングパッド６０４Ａを露出させ、ボンドワイヤ６０６Ａを取り付けるためにワイヤボンディング装置（図示せず）によるアクセスを可能にするために十分な距離ｄである。距離ｄは、典型的には数１００マイクロメートルの範囲であるが、距離ｄが別のタイプのダイまたは接続方法に対して変わる場合があることが理解されるはずである。オフセット距離ΔＣは、距離３ｄであり、オフセット距離ΔＤは、距離２ｄであり、その結果、ダイ６０２Ｄがボンディングパッド６０４Ｃを露出させ、ダイ６０２Ｃ、６０２Ｄが、ボンディングパッド６０４Ａ、６０４Ｂのいずれにもオーバーハングしない。この配列は、ワイヤボンディング装置が同時にボンディングパッド６０４のすべてに妨害されないでアクセスすることを可能にし、これによって、ダイ６０２のすべてを基板６０８上にスタックした後で、単一の製造ステップでボンドワイヤ６０６のすべてを取り付けることを可能にする。この配列は、その上に、ボンドワイヤ６０６のために十分なクリアランスを与えるダイ６０２の厚さを必要とせず、これによって、技術が許す限り薄くダイ６０２を製造することを可能にし、これに応じてスタックの高さを減少させる。加えて、ダイ６０２の各辺上で基板にボンドワイヤ６０６の一部を接続することによって、基板上の相互配線密度を減少させ、これにより、付随する混雑および難しさをそれに応じて軽減することが理解されるはずである。ＭＣＰ６００の組み立て方法を、下記にさらに詳細に説明する。
図７を参照すると、第２の実施形態によるＭＣＰ７００は、４個のダイ７０２Ａ、７０２Ｂ、７０２Ｃ、７０２Ｄを有する。ダイ７０２Ａ、７０２Ｂ、７０２Ｃ、７０２Ｄが交互の向きにスタックされ、その結果、一方の方向に向いているボンディングパッド７０４を有するダイ７０２が反対方向に向いているボンディングパッド７０４を有するダイ７０２に隣接する点で、ＭＣＰ７００は、図６のＭＣＰ６００とは異なる。ＭＣＰ７００の上面図は、図６のＭＣＰ６００の上面図と同じであり、図８に見ることができる。図６の実施形態と同様に、ダイ７０２Ｂは、ダイ７０２Ａに対して距離ΔＢ＝ｄだけオフセットし、ダイ７０２Ｃは、距離ΔＣ＝３ｄだけオフセットし、ダイ７０２Ｄは、距離ΔＤ＝２ｄだけオフセットする。その結果、いずれのダイ７０２も、下側のダイ７０２のボンディングパッド７０４にオーバーハングしない。この配列は、ワイヤボンディング装置が同時にボンディングパッド７０４のすべてに妨害されないでアクセスすることを可能にし、これによってダイ７０２のすべてを基板７０８上にスタックした後で、単一の製造ステップでボンドワイヤ７０６のすべてを取り付けることを可能にする。この配列は、その上に、ボンドワイヤ７０６のために十分なクリアランスを与えるダイ７０２の厚さを必要とせず、これによって、技術が許す限り薄くダイ７０２を製造することを可能にし、これに応じてスタックの高さを減少させる。加えて、ボンドワイヤ７０６の一部をダイ７０２の各辺上で基板に接続することによって基板上の相互配線密度を減少させ、これにより、付随する混雑および難しさをそれに応じて軽減することが、理解されるはずである。この配列では、交互のダイ７０２が反対向きであるために、同じ向きを有するダイ７０２が間隔を空けて設置され、ボンドワイヤ７０６間にある追加の間隔を形成し、結果、図６の実施形態と比較して短絡に対する故障発生度の低下をもたらす。しかしながら、図６の実施形態と比較して、大きな長さの各ダイが上方および下方のダイ７０２の端部を通過して延びるので、この間隔は、隣のダイによって各ダイ７０２に与えられる機械的な支持を代償にして生じる。ＭＣＰ７００の組み立て方法を、下記にさらに詳細に説明する。
図９を参照すると、第３の実施形態によるＭＣＰ９００は、６個のダイ９０２Ａ、９０２Ｂ、９０２Ｃ、９０２Ｄ、９０２Ｅ、９０２Ｆを有する。ＭＣＰ９００は、各向きに１個の追加のダイ９０２を追加することで図６のＭＣＰ６００とは異なる。この構成では、ダイ９０２Ａに対するそれぞれのダイ９０２Ｂ、９０２Ｃ、９０２Ｄ、９０２Ｅ、９０２Ｆの横方向オフセットΔは、下記の通りである。
ＭＣＰ９００の所望の最終高さにより許容される場合には、より多くの数のダイ９０２を各向きにスタックすることができ、各向きのダイ９０２の数が必ずしも同じである必要がないことが考えられる。
図１０を参照すると、第３の実施形態によるＭＣＰ１０００は、６個のダイ１００２Ａ、１００２Ｂ、１００２Ｃ、１００２Ｄ、１００２Ｅ、１００２Ｆを有する。ＭＣＰ１０００は、各向きに１個の追加のダイ１００２を追加することで図７のＭＣＰ７００とは異なる。この構成では、ダイ１００２Ａに対するそれぞれのダイ１００２Ｂ、１００２Ｃ、１００２Ｄ、１００２Ｅ、１００２Ｆの横方向オフセットΔは、下記の通りである。
ＭＣＰ１０００の所望の最終高さにより許容される場合には、より多くの数のダイ１００２を各向きにスタックすることができ、各向きのダイ１００２の数が必ずしも同じである必要がないことが考えられる。
底部ダイの基準位置に対して、ＭＣＰ中の各ダイについての適切なオフセット距離Δを、各向きにおいて任意の数の等しいサイズのダイに関して、単位オフセットｄを単位として一般化することができる。底部ダイと同じ向きのｍ個のダイのうちのｉ番目についてのオフセットΔｉおよび底部ダイと反対向きのｎ個のダイのうちのｊ番目についてのオフセットΔｊは、下記の通りである、
Δｉ＝（ｉ−１）ｄ （式１）
Δｊ＝［ｍ＋（ｎ−ｊ）］ｄ （式２）
特に、底部ダイと同じ向きの最上部（ｍ番目）のダイが、Δｍ＝（ｍ−１）ｄのオフセットを有するはずであり、反対向きの最上部（ｎ番目）のダイが、Δｎ＝ｍｄのオフセットを有するはずであることが、上の式から、理解されるはずである。この配列では、各向きの最上部のダイは、互いに相対的にｄのオフセットを有し、いずれも他のボンディングパッドにオーバーハングしないはずである。同じ向きのダイが、（図９のＭＣＰ９００におけるように）連続してすべてスタックされるか、（図１０のＭＣＰ１０００におけるように）反対向きのダイと交互になって、または任意の他の順列ですべてスタックされているかどうかに、各ダイのオフセットが無関係であることが、やはり理解されるはずである。
図１１をここで参照すると、ＭＣＰ１１００は、８個のダイ１１０２が４つの異なる向きにそれぞれのボンディングパッド１１０４とともに配列される代替の配列を有する。この配列は、ＭＣＰ１１００の４つの辺に沿ってボンドワイヤ１１０６を分散させ、これによって、ボンドワイヤ１１０６の密度をこれに応じて増加させないでより多くの数のダイ１１０２の使用を可能にする。この実施形態では、ダイ１１０２Ａ、１１０２Ｂ、１１０２Ｃ、１１０２Ｄ（一括して、サブスタック１１１４）を、図６のダイ６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄ、もしくは図７のダイ７０２Ａ、７０２Ｂ、７０２Ｃ、７０２Ｄのような同じ方法で、または底部ダイとしてダイ１１０２Ｃおよび頂部ダイとして１１０２Ｄを有するなどのある別の配列で互いに相対的に配列することができる。ダイ１１０２Ｅ、１１０２Ｆ、１１０２Ｇ、１１０２Ｈ（一括して、サブスタック１１１６）を、互いに相対的に同様に配列し、サブスタック１１１４に対して直角に配向させる。サブスタック１１１４をサブスタック１１１６のいずれか上方または下方に配列することができることが、考えられる。ダイ１１０２Ａ、１１０２Ｂ、１１０２Ｃ、１１０２Ｄ、１１０２Ｅ、１１０２Ｆ、１１０２Ｇ、１１０２Ｈを、任意の代替の順序でスタックすることができ、上に論じたような適切な横方向オフセットを、各々のそれぞれサブスタック内のダイ間で維持して設けることができることが、さらに考えられる。各サブスタック１１１４、１１１６が、例えば、図９および図１０に示したように、２つの向きのいずれかまたは両方にボンディングパッド１１０４を有する２個よりも多くのダイ１１０２を有することができることが、さらに考えられる。
図１２を参照すると、ＭＣＰ１２００は、４個のダイ１２０２Ａ、１２０２Ｂ、１２０２Ｃ、１２０２Ｄを有する。ＭＣＰ１２００は、ボンディングパッド１２０４が隣接する２つの辺に沿ってボンドワイヤ１２０６を介して基板１２０８に接続された状態で、ダイ１２０２が２つの隣接する辺上にボンディングパッド１２０４を各々有するという点で、図６のＭＣＰ６００および図７のＭＣＰ７００とは異なる。ダイ１２０２Ａおよび１２０２Ｂは、同じ２つの方向に配向したボンディングパッド１２０４Ａ、１２０４Ｂを有し、ダイ１２０２Ｃおよび１２０２Ｄは、同じ２つの反対の方向に配向したボンディングパッド１２０４Ｃ、１２０４Ｄを有する。ダイ１２０２Ｃおよび１２０２Ｄを、それゆえ、ダイ１２０２Ａおよび１２０２Ｂに対して１８０°回転させたと考えることができる。ダイ１２０２Ｂ、１２０２Ｃ、１２０２Ｄは、底部ダイ１２０２Ａに対して２方向にオフセットし、下側のダイ１２０２のボンディングパッド１２０４にオーバーハングすることを防止する。各方向のオフセットを、図６のＭＣＰ６００または図７のＭＣＰ７００についてと同じ方式で決定する。ダイ１２０２が基板１２０８上にスタックされる順番に応じて、ＭＣＰ１２００の方向Ｘ−Ｘおよび方向Ｙ−Ｙの断面図は、図６または図７のいずれかのように見ることがある。
図１３を参照すると、ＭＣＰ１３００は、４個のダイ１３０２Ａ、１３０２Ｂ、１３０２Ｃ、１３０２Ｄを有し、ボンディングパッド１３０４が隣接する２つの辺に沿ってボンドワイヤ１３０６を介して基板１３０８に接続された状態で、２つの隣接する辺上にボンディングパッド１３０４を各々有する。ＭＣＰ１３００は、ダイ１３０２が共通の向きを各々有する２つのグループに配列されない点で図１２のＭＣＰ１２００とは異なる。この配列では、底部ダイ１３０２Ａに対する各ダイ１３０２の横方向オフセットを、図６のＭＣＰ６００または図７のＭＣＰ７００についてと同じ方式で決定するが、ダイ１３０２Ａに対する各ダイ１３０２についてのｘ−軸オフセットおよびｙ−軸オフセットを、互いに独立して決定する。ダイ１３０２Ｃを例として取ると、Ｘ−Ｘ方向に見たときには、ダイ１３０２Ｃは、底部ダイ１３０２Ａのボンディングパッドと反対に配向したボンディングパッドを有する二番目に低いダイである。この位置は、ｊ＝２に対応し、式２にしたがえばこの方向に２ｄのオフセットを与える。Ｙ−Ｙ方向に見たときには、ダイ１３０２Ｃは、底部ダイ１３０２Ａのボンディングパッドと反対に配向したボンディングパッドを有する最も低いダイである。この位置は、ｊ＝１に対応し、式２にしたがえばこの方向に３ｄのオフセットを与える。残りのダイ１３０２Ｂおよび１３０２Ｄのオフセットを、同様の方式で決定することができる。ダイ１３０２が基板１３０８上にスタックされる順番、および各ダイ１３０２に対して選択された向きに応じて、ＭＣＰ１３００の線Ｘ−Ｘおよび線Ｙ−Ｙに沿った断面図は、いずれか図６または図７のように見えることも、見えないこともある。
ここで図１４を参照すると、マルチチップパッケージを組み立てる方法を説明し、ステップ１４００において始める。
ステップ１４１０において、各向きにスタックすべきダイの数を決定する。ダイの総数を、得られるＭＣＰの所望の記憶容量、得られるスタックの最大の全高さ、コストの考慮、または何らかの他の適切な基準に基づいて決定することができる。より一様なボンドワイヤの分布および基板への電気的な接続を与えるために、第１の向きのダイの数ｍを第２の向きのダイの数ｎにほぼ等しくすることが有利である場合がある。しかしながら、一方の向きにはより多くのダイを有しもう一方の向きには少ないダイを有する（いずれかｍ＞ｎまたはｎ＞ｍ）ダイスタックが、やはり考えられる。容易に参照できるように、第１の向きを、基板上に設置する第１のダイの向きとして本明細書では定義する。これが本方法の普遍性を制限しないことが、理解されるはずである。各ダイが２つの隣接する辺上にボンディングパッドを有する場合には、２つの直交する次元の各々における向きが、互いに独立であると考えられることが、理解されるはずである。したがって、ｍおよびｎの決定を各次元において独立に行う。プロセスはステップ１４２０に続く。
ステップ１４２０において、第１のダイを基板上に設置し、任意の適切な方法で基板に接着する。プロセスはステップ１４３０に続く。
ステップ１４３０において、スタックに追加する次のダイの向きを、第１のダイの向きに関連して決定する。次のダイが２つの隣接する辺上にボンディングパッドを有する場合には、２つの隣接する辺の各々の向きは、次のダイのボンディングパッドが、第１のダイの対応する辺と比して独立であり、第１の向きであるか第２の（反対の）向きであるかどうかを決定する。次のダイが第１の向きである場合には、プロセスは、ステップ１４４０に続く。次のダイが第２の向きである場合には、プロセスは、ステップ１４６０に続く。次のダイが２つの隣接する辺に沿ってボンディングパッドを有する場合には、プロセスは、それぞれに応じて、隣接する辺の一方に関してはステップ１４４０に続き、他方の隣接する辺に関してはステップ１４６０に続く。
ステップ１４４０において、第１のダイと次のダイとの間のオフセット距離を決定する。決定が式１に基づくことがあり、第１の向きのダイに対応する。決定を、代わりに任意の別の適した方式で、例えば、第１の向きに最も後でスタックしたダイに関して１つの単位オフセットｄを与えることによって、これにより暗に式１を満足する、または次のダイがいずれかの下方のダイのボンディングパッドにオーバーハングしない十分なオフセットを有する次のダイを与えることによって、行うことができる。例えば、複数のＭＣＰを同じ規格にしたがって組み立てる場合には、オフセット距離を前もって決定し、メモリデバイス中に記憶させることができることが、さらに考えられる。プロセスはステップ１４５０に続く。
ステップ１４５０において、次のダイを、ステップ１４４０において決定した位置でスタックへ追加し、任意の適した方式でスタックに接着する。プロセスはステップ１４８０に続く。
ステップ１４６０において、第１のダイと次のダイとの間のオフセット距離を決定する。決定が式２に基づく場合があり、第２の向きのダイに対応する。決定を、代わりに任意の別の適した方式で、例えば、第２の向きの最も後でスタックしたダイに関して単一の単位オフセットｄを与えることによって、これにより暗に式１を満足する、または次のダイがいずれかの下方のダイのボンディングパッドにオーバーハングしない十分なオフセットを有する次のダイを与えることによって、行うことができる。例えば、複数のＭＣＰを同じ規格にしたがって組み立てる場合には、オフセット距離を前もって決定し、メモリデバイス中に記憶させることができることが、さらに考えられる。プロセスはステップ１４７０に続く。
ステップ１４７０において、次のダイを、ステップ１４６０において決定した位置でスタックへ追加し、任意の適した方式でスタックに接着する。プロセスはステップ１４８０に続く。
ステップ１４８０において、スタックに追加した最も後のダイが、付けるべき最後のダイである場合には、スタックしたダイ配列が完成し、プロセスはステップ１４９０に続く。スタックに追加した最も後のダイが、付けるべき最後のダイでない場合には、プロセスはステップ１４３０に戻ってもう１つのダイを追加する。
ステップ１４９０において、ワイヤボンディング装置は、完成したスタック内のダイのすべてにボンディングワイヤを接続して、基板への電気的な接続を与える。スタック内の各ダイの各ボンディングパッドをワイヤボンディング装置によって上方からアクセス可能であり且つ上方のダイによって妨害されないように、完成したスタック内のダイ間の相対的なオフセットがなっているという理由で、ボンディングワイヤを、単一の製造ステップですべて取り付けることができる。
ステップ１５００において、プロセスは終了し、ＭＣＰは、保護プラスチックモールディング化合物中にダイおよびボンディングワイヤを封入すること、またはある別の適した方法によってパッケージを封止することを含むさらなる処理のための準備が整っている。
本発明の上に説明した実施形態に対する変更および改善は、当業者に明らかになることがある。上記の説明は、限定的であるというよりは例示的であることを意図としている。本発明の範囲は、それゆえ、もっぱら別記の特許請求の範囲の範囲によってのみ限定されることを意図している。
１００ マルチチップパッケージ（ＭＣＰ）
１０２、１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ ダイ
１０４、１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄ ボンディングパッド
１０６、１０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄ ボンドワイヤ
１０８ 基板
１１０ はんだボール
１１２ インターポーザ
２００ ＭＣＰ
２０２、２０２Ａ、２０２Ｂ、２０２Ｃ、２０２Ｄ ダイ
２０４ ボンディングパッド
２０６ ボンドワイヤ
２０８ 基板
２１０ はんだボール
３００ ＭＣＰ
３０２、３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄ ダイ
３０４、３０４Ａ、３０４Ｂ、３０４Ｃ、３０４Ｄ ボンディングパッド
３０６ ボンドワイヤ
３０８ 基板
３１０ はんだボール
４００ ＭＣＰ
４０２ ダイ
４０４ ボンディングパッド
４０６ ボンドワイヤ
４０８ 基板
６００ ＭＣＰ
６０２、６０２Ａ、６０２Ｂ、６０２Ｃ、６０２Ｄ ダイ
６０４、６０４Ａ、６０４Ｂ、６０４Ｃ、６０４Ｄ ボンディングパッド
６０６、６０６Ａ、６０６Ｂ、６０６Ｃ、６０６Ｄ ボンドワイヤ
６０８ 基板
６１０ はんだボール
７００ ＭＣＰ
７０２、７０２Ａ、７０２Ｂ、７０２Ｃ、７０２Ｄ ダイ
７０４、７０４Ａ、７０４Ｂ、７０４Ｃ、７０４Ｄ ボンディングパッド
７０６、７０６Ａ、７０６Ｂ、７０６Ｃ、７０６Ｄ ボンドワイヤ
７０８ 基板
９００ ＭＣＰ
９０２、９０２Ａ、９０２Ｂ、９０２Ｃ、９０２Ｄ、９０２Ｅ、９０２Ｆ ダイ
１０００ ＭＣＰ
１００２、１００２Ａ、１００２Ｂ、１００２Ｃ、１００２Ｄ、１００２Ｅ、１００２Ｆ ダイ
１１００ ＭＣＰ
１１０２、１１０２Ａ、１１０２Ｂ、１１０２Ｃ、１１０２Ｄ、１１０２Ｅ、１１０２Ｆ、１１０２Ｇ、１１０２Ｈ ダイ
１１１４、１１１６ サブスタック
１２００ ＭＣＰ
１２０２、１２０２Ａ、１２０２Ｂ、１２０２Ｃ、１２０２Ｄ ダイ
１２０４、１２０４Ａ、１２０４Ｂ、１２０４Ｃ、１２０４Ｄ ボンディングパッド
１２０６ ボンドワイヤ
１２０８ 基板
１３００ ＭＣＰ
１３０２、１３０２Ａ、１３０２Ｂ、１３０２Ｃ、１３０２Ｄ ダイ
１３０４ ボンディングパッド
１３０６ ボンドワイヤ
１３０８ 基板
ΔＢ、ΔＣ、ΔＤ オフセット距離
ｄ 距離

Claims (7)

  1. 平坦な基板と、
    前記基板上にマウントされた複数のスタックした半導体ダイであって、前記複数のダイの各ダイが類似の寸法を有し、各ダイが前記ダイの第１のボンディング端に沿って配列した第１の複数のボンディングパッドを有し、前記複数のダイが、
    前記基板にマウントされた第１のダイの第１のグループであって、第１の方向に配向した各第１のダイの前記第１のボンディング端を有している第１のグループと、
    前記基板にマウントされた第２のダイの第２のグループであって、前記第１の方向と反対の第２の方向に配向した各第２のダイの前記第１のボンディング端を有している第２のグループと、を含み、
    各ダイの前記ボンディングパッドが前記基板に垂直な方向において前記基板と残りのダイのいずれかの部分との間に配置されないように、前記複数のダイの各ダイがそれぞれの横方向オフセット距離だけ前記複数のダイの前記残りのダイに対して前記第２の方向に横方向にオフセットされる、複数のスタックした半導体ダイと、
    前記基板に前記第１の複数のボンディングパッドを接続する複数のボンディングワイヤと
    を備えた、半導体デバイス。
  2. 前記複数の半導体ダイが、
    前記基板にマウントされた第３のダイの第３のグループであって、前記第１の方向および前記第２の方向とは異なる第３の方向に配向した各第３のダイの前記第１のボンディング端を有している第３のグループと、
    前記基板にマウントされた第４のダイの第４のグループであって、前記第３の方向と反対の第４の方向に配向した各第４のダイの前記第１のボンディング端を有している第４のグループと
    をさらに備え、
    前記第３の方向および前記第４の方向が前記第１の方向および前記第２の方向に対して９０度に各々配向される、
    請求項１に記載の半導体デバイス。
  3. 前記第１のグループの前記第１のダイと前記第２のグループの前記第２のダイが交互にスタックされた、請求項１に記載の半導体デバイス。
  4. 各ダイが、前記第１のボンディング端に対して垂直な方向にある第２のボンディング端に沿って配列した第２の複数のボンディングパッドをさらに含む、請求項１に記載の半導体デバイス。
  5. 前記第１の方向が、前記第２の方向と反対であり、
    前記第１のダイの各々の前記第２のボンディング端が、前記第１の方向および前記第２の方向とは異なる第３の方向に配向され、
    前記第２のダイの各々の前記第２のボンディング端が、前記第３の方向と反対の第４の方向に配向される、
    請求項４に記載の半導体デバイス。
  6. ダイの前記第１のグループがｍ個の第１のダイを含み、
    ダイの前記第２のグループがｎ個の第２のダイを含み、
    ダイの前記第１のグループの第１のダイが、前記基板に最も近いダイであり、
    ダイの前記第１のグループの前記基板からｉ番目のダイの横方向オフセット距離Δｉが、Δｉ＝（ｉ−１）ｄであり、
    ダイの前記第２のグループの前記基板からｊ番目のダイの横方向オフセット距離Δｊが、Δｊ＝［ｍ＋（ｎ−ｊ）］ｄであり、
    ここでは、ｄが所定の距離である、
    請求項１に記載の半導体デバイス。
  7. ｄが前記第２の方向の各ダイの前記第１の複数のボンディングパッドの横方向幅である、請求項６に記載の半導体デバイス。
JP2012557360A 2010-03-18 2011-03-08 オフセットダイスタッキングを用いたマルチチップパッケージ Expired - Fee Related JP5579879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31511110P 2010-03-18 2010-03-18
US61/315,111 2010-03-18
PCT/CA2011/000253 WO2011113136A1 (en) 2010-03-18 2011-03-08 Multi-chip package with offset die stacking and method of making same

Publications (3)

Publication Number Publication Date
JP2013522887A JP2013522887A (ja) 2013-06-13
JP2013522887A5 JP2013522887A5 (ja) 2014-02-20
JP5579879B2 true JP5579879B2 (ja) 2014-08-27

Family

ID=44648377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557360A Expired - Fee Related JP5579879B2 (ja) 2010-03-18 2011-03-08 オフセットダイスタッキングを用いたマルチチップパッケージ

Country Status (6)

Country Link
US (2) US8502368B2 (ja)
EP (1) EP2548226A4 (ja)
JP (1) JP5579879B2 (ja)
KR (1) KR20130007602A (ja)
CN (1) CN103098206A (ja)
WO (1) WO2011113136A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909203B1 (ko) * 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
WO2014103855A1 (ja) * 2012-12-25 2014-07-03 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
JP2014138035A (ja) * 2013-01-15 2014-07-28 Toshiba Corp 半導体装置
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
KR102001880B1 (ko) * 2013-06-11 2019-07-19 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
WO2017095401A1 (en) * 2015-12-02 2017-06-08 Intel Corporation Die stack with cascade and vertical connections
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6761180B2 (ja) * 2016-12-28 2020-09-23 株式会社バッファロー 半導体装置
CN108389849A (zh) * 2018-02-05 2018-08-10 奥肯思（北京）科技有限公司 一种交错堆叠存储器封装
KR20200028562A (ko) * 2018-09-06 2020-03-17 에스케이하이닉스 주식회사 반도체패키지
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks
JP2021145084A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP2004158536A (ja) * 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8138591B2 (en) * 2006-09-23 2012-03-20 Stats Chippac Ltd Integrated circuit package system with stacked die
JP4921937B2 (ja) * 2006-11-24 2012-04-25 株式会社東芝 半導体集積回路
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US8847413B2 (en) 2007-01-15 2014-09-30 Stats Chippac Ltd. Integrated circuit package system with leads having multiple sides exposed
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
CN101364593B (zh) * 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
US8299626B2 (en) * 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7906853B2 (en) * 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
JP5529371B2 (ja) * 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
US8004071B2 (en) 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5150242B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US8106498B2 (en) * 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
JP5426966B2 (ja) * 2009-08-28 2014-02-26 学校法人慶應義塾 半導体集積回路装置
JP5635759B2 (ja) * 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置

Also Published As

Publication number Publication date
WO2011113136A1 (en) 2011-09-22
KR20130007602A (ko) 2013-01-18
US20120056335A1 (en) 2012-03-08
US9177863B2 (en) 2015-11-03
CN103098206A (zh) 2013-05-08
EP2548226A4 (en) 2013-11-20
JP2013522887A (ja) 2013-06-13
US20130309810A1 (en) 2013-11-21
US8502368B2 (en) 2013-08-06
EP2548226A1 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5579879B2 (ja) オフセットダイスタッキングを用いたマルチチップパッケージ
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
CN100541789C (zh) 使用通路和重配线的层叠封装
CN1897240A (zh) 多芯片器件及其制造方法
US8476751B2 (en) Stacked semiconductor package and method for manufacturing the same
US7714425B2 (en) Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
CN103383940A (zh) 半导体封装件及其制法
US8283765B2 (en) Semiconductor chip and stacked semiconductor package having the same
CN101452860B (zh) 多芯片堆叠结构及其制法
CN102237394A (zh) 尺寸可变型半导体芯片以及采用该芯片的半导体封装
CN202394956U (zh) 半导体封装构造
CN202394961U (zh) 具有散热柱的半导体晶圆及封装构造
CN1619812B (zh) 层叠型半导体器件
CN102891137A (zh) 半导体封装件
TW202218099A (zh) 包含半導體晶片的半導體封裝
CN101667545B (zh) 多芯片堆叠结构及其制法
CN101236962A (zh) 多芯片堆叠结构及其制法
CN101355040B (zh) 多芯片堆叠结构及其制法
CN213071125U (zh) 一种设置有倒装主控芯片的eMCP芯片的堆叠结构
US20050006764A1 (en) Semiconductor device
KR20220086164A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
CN117690898A (zh) 半导体结构和半导体结构的制造方法
KR20090053107A (ko) 스택 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131226

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131226

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140709

R150 Certificate of patent or registration of utility model

Ref document number: 5579879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees