JP2013522887A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013522887A5 JP2013522887A5 JP2012557360A JP2012557360A JP2013522887A5 JP 2013522887 A5 JP2013522887 A5 JP 2013522887A5 JP 2012557360 A JP2012557360 A JP 2012557360A JP 2012557360 A JP2012557360 A JP 2012557360A JP 2013522887 A5 JP2013522887 A5 JP 2013522887A5
- Authority
- JP
- Japan
- Prior art keywords
- die
- dies
- substrate
- group
- oriented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 13
- 239000004065 semiconductor Substances 0.000 claims 10
Claims (7)
- 平坦な基板と、
前記基板上にマウントされた複数のスタックした半導体ダイであって、前記複数のダイの各ダイが類似の寸法を有し、各ダイが前記ダイの第1のボンディング端に沿って配列した第1の複数のボンディングパッドを有し、前記複数のダイが、
前記基板にマウントされた第1のダイの第1のグループであって、第1の方向に配向した各第1のダイの前記第1のボンディング端を有している第1のグループと、
前記基板にマウントされた第2のダイの第2のグループであって、前記第1の方向と反対の第2の方向に配向した各第2のダイの前記第1のボンディング端を有している第2のグループと、を含み、
各ダイの前記ボンディングパッドが前記基板に垂直な方向において前記基板と残りのダイのいずれかの部分との間に配置されないように、前記複数のダイの各ダイがそれぞれの横方向オフセット距離だけ前記複数のダイの前記残りのダイに対して前記第2の方向に横方向にオフセットされる、複数のスタックした半導体ダイと、
前記基板に前記第1の複数のボンディングパッドを接続する複数のボンディングワイヤと
を備えた、半導体デバイス。 - 前記複数の半導体ダイが、
前記基板にマウントされた第3のダイの第3のグループであって、前記第1の方向および前記第2の方向とは異なる第3の方向に配向した各第3のダイの前記第1のボンディング端を有している第3のグループと、
前記基板にマウントされた第4のダイの第4のグループであって、前記第3の方向と反対の第4の方向に配向した各第4のダイの前記第1のボンディング端を有している第4のグループと
をさらに備え、
前記第3の方向および前記第4の方向が前記第1の方向および前記第2の方向に対して90度に各々配向される、
請求項1に記載の半導体デバイス。 - 前記複数のダイが、交互の向きに配向した前記第1のボンディング端を有し、前記基板上にマウントされ、その結果、隣接するダイの各対が1個の第1のダイおよび1個の第2のダイを含む、請求項1に記載の半導体デバイス。
- 各ダイが、第2のボンディング端に沿って配列した第2の複数のボンディングパッドをさらに含む、請求項1に記載の半導体デバイス。
- 前記第1の方向が、前記第2の方向と反対であり、
前記第1のダイの各々の前記第2のボンディング端が、前記第1の方向および前記第2の方向とは異なる第3の方向に配向され、
前記第2のダイの各々の前記第2のボンディング端が、前記第3の方向と反対の第4の方向に配向される、
請求項4に記載の半導体デバイス。 - ダイの前記第1のグループがm個の第1のダイを含み、
ダイの前記第2のグループがn個の第2のダイを含み、
ダイの前記第1のグループの第1のダイが、前記基板に最も近いダイであり、
ダイの前記第1のグループの前記基板からi番目のダイの横方向オフセット距離Δiが、Δi=(i−1)dであり、
ダイの前記第2のグループの前記基板からj番目のダイの横方向オフセット距離Δjが、Δj=[m+(n−j)]dであり、
ここでは、dが所定の距離である、
請求項1に記載の半導体デバイス。 - dが前記第2の方向の各ダイの前記第1の複数のボンディングパッドの横方向幅である、請求項6に記載の半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31511110P | 2010-03-18 | 2010-03-18 | |
US61/315,111 | 2010-03-18 | ||
PCT/CA2011/000253 WO2011113136A1 (en) | 2010-03-18 | 2011-03-08 | Multi-chip package with offset die stacking and method of making same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013522887A JP2013522887A (ja) | 2013-06-13 |
JP2013522887A5 true JP2013522887A5 (ja) | 2014-02-20 |
JP5579879B2 JP5579879B2 (ja) | 2014-08-27 |
Family
ID=44648377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012557360A Expired - Fee Related JP5579879B2 (ja) | 2010-03-18 | 2011-03-08 | オフセットダイスタッキングを用いたマルチチップパッケージ |
Country Status (6)
Country | Link |
---|---|
US (2) | US8502368B2 (ja) |
EP (1) | EP2548226A4 (ja) |
JP (1) | JP5579879B2 (ja) |
KR (1) | KR20130007602A (ja) |
CN (1) | CN103098206A (ja) |
WO (1) | WO2011113136A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101909203B1 (ko) * | 2011-07-21 | 2018-10-17 | 삼성전자 주식회사 | 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템 |
WO2014103855A1 (ja) * | 2012-12-25 | 2014-07-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびその製造方法 |
JP2014138035A (ja) * | 2013-01-15 | 2014-07-28 | Toshiba Corp | 半導体装置 |
KR102110984B1 (ko) | 2013-03-04 | 2020-05-14 | 삼성전자주식회사 | 적층형 반도체 패키지 |
KR102001880B1 (ko) * | 2013-06-11 | 2019-07-19 | 에스케이하이닉스 주식회사 | 적층 패키지 및 제조 방법 |
GB2518476B (en) | 2013-09-20 | 2015-11-04 | Silicon Lab Inc | Multi-chip modules having stacked television demodulators |
US11171114B2 (en) * | 2015-12-02 | 2021-11-09 | Intel Corporation | Die stack with cascade and vertical connections |
KR102579877B1 (ko) * | 2016-11-22 | 2023-09-18 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
JP6761180B2 (ja) * | 2016-12-28 | 2020-09-23 | 株式会社バッファロー | 半導体装置 |
CN108389849A (zh) * | 2018-02-05 | 2018-08-10 | 奥肯思(北京)科技有限公司 | 一种交错堆叠存储器封装 |
KR20200028562A (ko) * | 2018-09-06 | 2020-03-17 | 에스케이하이닉스 주식회사 | 반도체패키지 |
US11139283B2 (en) * | 2018-12-22 | 2021-10-05 | Xcelsis Corporation | Abstracted NAND logic in stacks |
JP2021145084A (ja) * | 2020-03-13 | 2021-09-24 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5886412A (en) * | 1995-08-16 | 1999-03-23 | Micron Technology, Inc. | Angularly offset and recessed stacked die multichip device |
US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US6369448B1 (en) * | 2000-01-21 | 2002-04-09 | Lsi Logic Corporation | Vertically integrated flip chip semiconductor package |
JP3768761B2 (ja) * | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6900528B2 (en) * | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
TW523890B (en) * | 2002-02-07 | 2003-03-11 | Macronix Int Co Ltd | Stacked semiconductor packaging device |
US20040021230A1 (en) * | 2002-08-05 | 2004-02-05 | Macronix International Co., Ltd. | Ultra thin stacking packaging device |
JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
JP2004158536A (ja) * | 2002-11-05 | 2004-06-03 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US6930378B1 (en) * | 2003-11-10 | 2005-08-16 | Amkor Technology, Inc. | Stacked semiconductor die assembly having at least one support |
DE102004049356B4 (de) * | 2004-10-08 | 2006-06-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
US20060087013A1 (en) | 2004-10-21 | 2006-04-27 | Etron Technology, Inc. | Stacked multiple integrated circuit die package assembly |
US8710675B2 (en) * | 2006-02-21 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit package system with bonding lands |
US7498667B2 (en) * | 2006-04-18 | 2009-03-03 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
US7420269B2 (en) * | 2006-04-18 | 2008-09-02 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
JP5207336B2 (ja) * | 2006-06-05 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8138591B2 (en) * | 2006-09-23 | 2012-03-20 | Stats Chippac Ltd | Integrated circuit package system with stacked die |
JP4921937B2 (ja) * | 2006-11-24 | 2012-04-25 | 株式会社東芝 | 半導体集積回路 |
US8242607B2 (en) * | 2006-12-20 | 2012-08-14 | Stats Chippac Ltd. | Integrated circuit package system with offset stacked die and method of manufacture thereof |
US8847413B2 (en) | 2007-01-15 | 2014-09-30 | Stats Chippac Ltd. | Integrated circuit package system with leads having multiple sides exposed |
JP4913640B2 (ja) * | 2007-03-19 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN101364593B (zh) * | 2007-08-09 | 2011-03-23 | 南茂科技股份有限公司 | 导线架中具有多段式汇流条的交错偏移堆叠封装结构 |
US8299626B2 (en) * | 2007-08-16 | 2012-10-30 | Tessera, Inc. | Microelectronic package |
US7906853B2 (en) * | 2007-09-06 | 2011-03-15 | Micron Technology, Inc. | Package structure for multiple die stack |
JP5529371B2 (ja) * | 2007-10-16 | 2014-06-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
KR100886717B1 (ko) * | 2007-10-16 | 2009-03-04 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 및 이의 제조 방법 |
US7952183B2 (en) * | 2007-10-29 | 2011-05-31 | Kabushiki Kaisha Toshiba | High capacity memory with stacked layers |
JP5150242B2 (ja) * | 2007-12-27 | 2013-02-20 | 株式会社東芝 | 半導体記憶装置 |
US8004071B2 (en) | 2007-12-27 | 2011-08-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP5150243B2 (ja) * | 2007-12-27 | 2013-02-20 | 株式会社東芝 | 半導体記憶装置 |
KR20100049283A (ko) * | 2008-11-03 | 2010-05-12 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
JP5126002B2 (ja) * | 2008-11-11 | 2013-01-23 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法 |
KR101013563B1 (ko) * | 2009-02-25 | 2011-02-14 | 주식회사 하이닉스반도체 | 스택 패키지 |
US8106498B2 (en) * | 2009-03-05 | 2012-01-31 | Stats Chippac Ltd. | Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof |
JP2010245412A (ja) | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
KR20100121231A (ko) * | 2009-05-08 | 2010-11-17 | 삼성전자주식회사 | 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법 |
JP5426966B2 (ja) * | 2009-08-28 | 2014-02-26 | 学校法人慶應義塾 | 半導体集積回路装置 |
JP5635759B2 (ja) * | 2009-10-15 | 2014-12-03 | 学校法人慶應義塾 | 積層半導体集積回路装置 |
-
2011
- 2011-03-08 EP EP11755583.9A patent/EP2548226A4/en not_active Withdrawn
- 2011-03-08 JP JP2012557360A patent/JP5579879B2/ja not_active Expired - Fee Related
- 2011-03-08 KR KR1020127026510A patent/KR20130007602A/ko not_active Application Discontinuation
- 2011-03-08 WO PCT/CA2011/000253 patent/WO2011113136A1/en active Application Filing
- 2011-03-08 US US13/042,571 patent/US8502368B2/en active Active
- 2011-03-08 CN CN2011800143724A patent/CN103098206A/zh active Pending
-
2013
- 2013-07-25 US US13/951,132 patent/US9177863B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013522887A5 (ja) | ||
JP2011066409A5 (ja) | 半導体装置のパターン構造物 | |
JP2012013705A5 (ja) | ||
WO2011049710A3 (en) | Stacked semiconductor device | |
JP2014123736A5 (ja) | ||
EP2548226A4 (en) | MULTICHIP PACKAGE WITH ADJUSTED MATRIZE STACKING AND MANUFACTURING METHOD THEREFOR | |
JP2010171221A5 (ja) | ||
MY178559A (en) | Package-on-package stacked microelectronic structures | |
TW201130113A (en) | System comprising a semiconductor device and structure | |
JP2013115436A5 (ja) | ||
JP2012054578A5 (ja) | ||
WO2009042546A3 (en) | Stacked dual-die packages, methods of making, and systems incorporating said packages | |
JP2012199534A5 (ja) | ||
JP2012063156A5 (ja) | ||
JP2011177279A5 (ja) | ||
JP2010287592A5 (ja) | 半導体装置 | |
EP2629329A3 (en) | Semiconductor device and manufacturing method thereof | |
JP2014068015A5 (ja) | ||
WO2008099933A1 (ja) | 半導体パッケージ | |
JP2014131038A5 (ja) | ||
EP2680308A3 (en) | Metal-oxide-metal capacitor | |
JP2014107383A5 (ja) | ||
EP2520541A3 (en) | Systems and methods for three-axis sensor chip packages | |
JP2012199861A5 (ja) | ||
JP2014504702A5 (ja) |