KR20090053107A - 스택 패키지 - Google Patents

Abstract

본 발명에 따른 스택 패키지는, 반도체 칩을 포함한 기판의 상면이 봉지부로 감싸지고, 상기 기판의 하면에 솔더 볼이 부착된 구조를 갖는 적어도 둘 이상의 유니트 패키지가 스택되어 구성된 스택 패키지에 있어서, 상기 스택된 유니트 패키지들 중 하부 유니트 패키지는, 기판 및 봉지부의 측면 부분에 상기 기판의 회로배선과 전기적으로 연결된 사이드 가이드(Side Guide)를 구비하고, 상기 사이드 가이드가 상부 유니트 패키지와 전기적 및 기계적 연결이 이루어진 것을 특징으로 한다.

Description

스택 패키지{STACK PACKAGE}

본 발명은 스 패키지에 관한 것으로, 보다 자세하게는, 서로 상이한 크기를 갖는 유니트 패키지 간을 직접 스택하면서도, 전체 패키지의 높이를 감소시킨 스택 패키지에 관한 것이다.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.

또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다.

고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.

그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었다.

상기와 같은 스택기술은 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 단품의 패키지를 스택하는 방법이 있다. 그러나, 상기와 같이 2개의 단품의 패키지를 스택하는 방법은 전기·전자 제품의 소형화되는 추세와 더불어 그에 따른 반도체 패키지의 높이의 한계가 있다.

따라서, 하나의 패키지의 2∼3개의 반도체 칩들을 탑재시키는 적층 패키지(Stack Package) 및 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근 들어 활발하게 진행되고 있다.

여기서, 상기 멀티 칩 패키지는, 통상, 여러 개의 반도체 칩들을 기판 상에 단순 나열하여 패키징하는 방법과 두 개 이상의 반도체 칩들을 적층 구조로 쌓아 올려 패키징하는 방법이 있다.

그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 바와 같은 종래의 스택 패키지는, 각각의 개별 유니트 패키지를 형성하고 나서 스택 패키지를 형성하기 때문에, 스택을 위한 매개체의 사용으로 인해 그에 따른 패키지의 제작 비용이 상승하게 된다.

또한, 현재 기술로서는 스택 패키지 형성시, 동일한 크기의 유니트 패키지만을 스택하기가 용이하기 때문에 서로 다른 크기의 유니트 패키지를 스택하기 위해서는 그에 다른 또 다른 제작 비용 상승과, 수율을 감소시키게 된다.

따라서, 단품 유니트 패키지들 간 또는, 크기가 상이한 유니트 패키지들 간 을 용이하게 스택하면서도 전체 스택형 반도체 패키지의 제작 비용 및 수율 감소를 최소화시킬 수 있는 스택 패키지의 제조방법이 요구된다.

본 발명은 단품 유니트 패키지들 간 또는, 크기가 상이한 유니트 패키지들 간을 용이하게 스택시킨 스택 패키지를 제공한다.

또한, 본 발명은 상기와 같이 단품 유니트 패키지들 간 또는, 크기가 상이한 유니트 패키지들 간을 용이하게 스택하여 제작 비용 및 수율 감소를 최소화시킨 스택 패키지를 제공한다.

본 발명에 따른 스택 패키지는, 반도체 칩을 포함한 기판의 상면이 봉지부로 감싸지고, 상기 기판의 하면에 솔더 볼이 부착된 구조를 갖는 적어도 둘 이상의 유니트 패키지가 스택되어 구성된 스택 패키지에 있어서, 상기 스택된 유니트 패키지들 중 하부 유니트 패키지는, 기판 및 봉지부의 측면 부분에 상기 기판의 회로배선과 전기적으로 연결된 사이드 가이드(Side Guide)를 구비하고, 상기 사이드 가이드가 상부 유니트 패키지와 전기적 및 기계적 연결이 이루어진 것을 특징으로 한다.

상기 사이드 가이드는 표면이 솔더로 코팅된 것을 특징으로 한다.

상기 하부 유니트 패키지의 사이드 가이드는 상기 상부 유니트 패키지의 솔더 볼과 연결된 것을 특징으로 한다.

상기 사이드 가이드는 각 유니트 패키지의 봉지부 상에 형성된 재배선과 연 결된 것을 특징으로 한다.

상기 사이드 가이드는 기판 가장자리 부분이 연장되어 절곡된 형태로 형성되는 것을 특징으로 한다.

상기 사이드 가이드는 각 유니트 패키지 측면에 부착 설치되는 것을 특징으로 한다.

상기 사이드 가이드는 금속 물질로 이루어진 도전체를 포함하는 것을 특징으로 한다.

본 발명은 기판 및 봉지부의 양 측면 부분에 상기 기판과 전기적으로 연결되는 사이드 가이드(Side Guide)를 구비하는 적어도 둘 이상의 유니트 패키지들을 상부 유니트 패키지의 기판 하면에 부착된 솔더 볼과 하부 유니트 패키지의 사이드 가이드 간을 연결하여 스택 패키지를 구성함으로써, 그에 따른 패키지의 제작 비용을 최소화시킬 수 있다.

또한, 본 발명은 상기와 같이 유니트 패키지들 간을 연결하기 위한 사이드 가이드가 기판 및 봉지부 측면에 형성되어 스택 패키지를 형성함으로써, 서로 다른 크기의 유니트 패키지들 간을 스택할 수 있으므로, 패키지 제작 비용 및 수율 감소를 최소화시킬 수 있다.

게다가, 본 발명은 유니트 패키지들 간을 스택 시, 상부 유니트 패키지의 솔더 볼에의 솔더가 하부 유니트 패키지의 사이드 가이드 표면으로 흘러내려 코팅됨으로써, 그에 따른 전체 패키지의 높이를 감소시킬 수 있다.

본 발명은 반도체 칩과, 상기 반도체 칩이 배치되는 기판과, 상기 기판의 상면이 봉지부로 감싸지고, 상기 기판의 하면에 솔더 볼이 부착되며, 상기 기판 및 봉지부의 양 측면 부분에 상기 기판과 전기적으로 연결되는 사이드 가이드(Side Guide)를 구비하는 적어도 둘 이상의 유니트 패키지들을 부착함에 있어서, 상부 유니트 패키지의 기판 하면에 부착된 솔더 볼과 하부 유니트 패키지의 사이드 가이드 간을 연결하여 스택 패키지를 구성한다.

이렇게 하면, 유니트 패키지들 간의 스택을 위한 스택 연결체의 사용으로 인해 그에 따른 패키지의 제작 비용이 상승하는 종래의 스택 패키지와 달리, 상기와 같이 기판 및 봉지부 측면에 형성된 사이드 가이드만을 이용하여 유니트 패키지들 간을 스택함으로써, 그에 따른, 패키지의 제작 비용을 최소화시킬 수 있다.

또한, 상기와 같이 유니트 패키지들 간을 연결하기 위한 사이드 가이드가 기판 및 봉지부 측면에 형성됨으로써, 서로 다른 크기의 유니트 패키지들 간을 스택할 수 있어, 그에 따른 전체 패키지 제작 비용 및 수율 감소를 최소화시킬 수 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

자세하게, 도 1은 본 발명의 실시예에 따른 스택 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.

도시된 바와 같이, 본 발명의 실시예에 따른 스택 패키지(100)는, 상면 및 내부에 회로배선(도시안됨)을 구비한 기판(102) 상에 반도체 칩(도시안됨)이 배치되며, 상기 반도체 칩을 포함하는 기판(102)의 일면이 봉지제(108)로 밀봉되고, 상기 기판 하면에 솔더 볼(106)이 부착된 구조를 갖는 적어도 둘 이상의 유니트 패키지(105)들 간이 스택된 구조를 갖는다.

이때, 각 유니트 패키지(105)의 기판(102) 및 봉지부(108)의 양 측면 부분에는 상기 기판(102)의 회로배선과 전기적으로 연결되는 사이드 가이드(Side Guide : 104)가 구비되고, 상기 사이드 가이드(104)와 상기 기판(102) 하면에 부착된 솔더 볼(106) 간이 부착되어 각 유니트 패키지(105)들 간이 전기적 및 기계적으로 스택되어 연결된다.

여기서, 상기 사이드 가이드(104)는 각 유니트 패키지(105)들 간을 전기적으로 연결시키기 위해 금속 물질로 이루어지며, 이때, 상기 사이드 가이드(104)의 일부 표면은 상측 유니트 패키지(105) 솔더 볼(106)에의 솔더(107)로 코팅되는 것이 바람직하다.

또한, 상기 사이드 가이드(104)는 각 유니트 패키지(105)의 봉지부(108) 상에 형성된 재배선(도시안됨)과 연결되어 각 유니트 패키지(105)와 전기적으로 연결된다.

게다가, 상기 사이드 가이드(104)는 기판(102) 가장자리 부분이 연장되어 절곡된 형태로 형성되거나, 또는, 각 유니트 패키지(105) 측면에 부착 설치되어 형성된다.

상기 사이드 가이드(104)는 금속 물질로 이루어진 도전체로 형성된다.

전술한 바와 같이 본 발명은, 기판 및 봉지부의 양 측면 부분에 상기 기판과 전기적으로 연결되는 사이드 가이드(Side Guide)를 구비하는 적어도 둘 이상의 유니트 패키지들을 상부 유니트 패키지의 기판 하면에 부착된 솔더 볼과 하부 유니트 패키지의 사이드 가이드 간을 연결하여 스택 패키지가 구성됨으로써, 그에 따른 패키지의 제작 비용을 최소화시킬 수 있다.

또한, 상기와 같이 유니트 패키지들 간을 연결하기 위한 사이드 가이드가 기판 및 봉지부 측면에 형성되어 스택 패키지가 형성됨으로써, 서로 다른 크기의 유니트 패키지들 간을 스택할 수 있으므로, 패키지 제작 비용 및 수율 감소를 최소화시킬 수 있다.

또한, 유니트 패키지들 간을 스택시, 상부 유니트 패키지 솔더 볼에서의 솔더가 하부 유니트 패키지의 사이드 가이드의 표면으로 코팅됨으로써, 그에 따른 전체 패키지의 두께를 감소시킬 수 있다.

이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

도 1은 본 발명의 실시예에 따른 스택 패키지를 설명하기 위해 도시한 단면도.

Claims (7)

1. 반도체 칩을 포함한 기판의 상면이 봉지부로 감싸지고, 상기 기판의 하면에 솔더 볼이 부착된 구조를 갖는 적어도 둘 이상의 유니트 패키지가 스택되어 구성된 스택 패키지에 있어서,

   상기 스택된 유니트 패키지들 중 하부 유니트 패키지는, 기판 및 봉지부의 측면 부분에 상기 기판의 회로배선과 전기적으로 연결된 사이드 가이드(Side Guide)를 구비하고, 상기 사이드 가이드가 상부 유니트 패키지와 전기적 및 기계적 연결이 이루어진 것을 특징으로 하는 스택 패키지.
2. 제 1 항에 있어서,

   상기 사이드 가이드는 표면이 솔더로 코팅된 것을 특징으로 하는 스택 패키지.
3. 제 1 항에 있어서,

   상기 하부 유니트 패키지의 사이드 가이드는 상기 상부 유니트 패키지의 솔더 볼과 연결된 것을 특징으로 하는 스택 패키지.
4. 제 1 항에 있어서,

   상기 사이드 가이드는 각 유니트 패키지의 봉지부 상에 형성된 재배선과 연 결된 것을 특징으로 하는 스택 패키지.
5. 제 1 항에 있어서,

   상기 사이드 가이드는 기판 가장자리 부분이 연장되어 절곡된 형태로 형성되는 것을 특징으로 하는 스택 패키지.
6. 제 1 항에 있어서,

   상기 사이드 가이드는 각 유니트 패키지 측면에 부착 설치되는 것을 특징으로 하는 스택 패키지.
7. 제 6 항에 있어서,

   상기 사이드 가이드는 금속 물질로 이루어진 도전체를 포함하는 것을 특징으로 하는 스택 패키지.

Images