KR20110123506A - 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 패키지용 기판 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20110123506A
KR20110123506A KR1020100043026A KR20100043026A KR20110123506A KR 20110123506 A KR20110123506 A KR 20110123506A KR 1020100043026 A KR1020100043026 A KR 1020100043026A KR 20100043026 A KR20100043026 A KR 20100043026A KR 20110123506 A KR20110123506 A KR 20110123506A
Authority
KR
South Korea
Prior art keywords
substrate
connection pad
edge
semiconductor package
substrate body
Prior art date
Application number
KR1020100043026A
Other languages
English (en)
Inventor
나다운
민복규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100043026A priority Critical patent/KR20110123506A/ko
Publication of KR20110123506A publication Critical patent/KR20110123506A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

반도체 패키지용 기판 및 이를 포함하는 반도체 패키지가 개시되어 있다. 반도체 패키지용 기판은 일면이 경사진 기판 몸체; 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드; 상기 제1 에지와 반대되는 제2 에지의 일면 상에 배치된 제2 접속 패드; 및 상기 일면에 대향하는 타면에 배치된 제3 접속 패드;를 포함하는 것을 특징으로 한다.

Description

반도체 패키지용 기판 및 이를 포함하는 반도체 패키지{SUBSTRATE OF SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 사선형 구조를 갖는 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전해 왔다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적 및 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기 및 전자 제품의 소형화와 더불어 고 성능화가 요구됨에 따라, 고용량의 반도체 패키지를 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 패키지를 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고 난이도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 패키지를 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다.
이러한 스택 기술은 스택된 2개의 반도체 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 단품 패키지를 스택하는 방법이 있다. 그러나, 상기와 같이 2개의 단품 패키지를 스택하는 방법은 전기 및 전자 제품의 소형화의 추세와 더불어 그에 따른 반도체 패키지의 높이에 대한 한계가 있다.
따라서, 하나의 패키지에 2∼3개의 반도체 칩들을 탑재시키는 스택 패키지(Stack Package) 및 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근 들어 활발히 진행되고 있는 상황이다.
그러나, 종래의 스택 패키지는 기판과 상기 기판 상에 수직적으로 부착된 각 반도체 칩들 간을 금속 와이어를 이용하여 와이어 본딩할 경우, 금속 와이어의 길이가 길어지는 요인이 되고, 이는 몰딩 공정의 수행시 금속 와이어의 스위핑(Sweeping) 현상에 의해 금속 와이어 간의 쇼트 불량을 유발한다.
또한, 기판에 대해 수직적으로 스택된 반도체 칩들의 높이 증가로 인해 금속 와이어의 길이가 길어지는 구조에서는 원천적으로 전기적 신호 전달에 어려움이 있고, 나아가 와이어 본딩으로 인한 스트레스로 반도체 칩에 크랙이 발생하는 문제가 있다.
본 발명은 사선형 구조를 갖는 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지용 기판은 일면이 경사진 기판 몸체; 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드; 상기 제1 에지와 반대되는 제2 에지의 일면 상에 배치된 제2 접속 패드; 및 상기 일면에 대향하는 타면에 배치된 제3 접속 패드;를 포함하는 것을 특징으로 한다.
상기 기판 몸체는 상기 제2 접속 패드의 주변에 형성된 윈도우를 갖는 것을 특징으로 한다.
상기 경사진 일면과 상기 타면의 사이 각은 예각을 이루는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지용 기판은 일면이 경사진 기판 몸체; 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드; 상기 일면과 대향하는 타면 상의 상기 제1 에지와 반대되는 제2 에지에 배치된 제2 접속 패드; 및 상기 타면에 형성된 제3 접속 패드;를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 패키지는 일면이 경사진 기판 몸체, 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드, 상기 제1 에지와 반대되는 제2 에지의 일면 상에 배치된 제2 접속 패드 및 상기 일면에 대향하는 타면에 배치된 제3 접속 패드를 갖는 기판; 상기 기판 상의 상기 경사진 일면에 본딩패드를 노출시키는 제1 계단면 및 상기 제1 계단면에 대향하는 제2 계단면을 갖도록 적어도 둘 이상이 스택된 반도체 칩들; 상기 스택된 반도체 칩들 중 최상부 반도체 칩 상에 부착된 컨트롤러; 및 상기 기판의 제1 접속 패드와 최하부 반도체 칩의 본딩패드, 스택된 반도체 칩의 본딩패드들 상호 간 및 상기 기판의 제2 접속 패드와 컨트롤러를 연결하는 전도성 와이어;를 포함하는 것을 특징으로 한다.
상기 경사진 일면과 상기 타면의 사이 각은 예각을 이루는 것을 특징으로 한다.
상기 컨트롤러는 상기 최상부 반도체 칩의 가장자리에 부착된 것을 특징으로 한다.
상기 기판 몸체는 상기 제2 접속 패드의 주변에 배치된 반도체 칩들의 제2 계단면이 삽입되는 윈도우를 갖는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지는 일면이 경사진 기판 몸체, 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드, 상기 일면과 대향하는 타면 상의 상기 제1 에지와 반대되는 제2 에지에 배치된 제2 접속 패드 및 상기 타면에 형성된 제3 접속 패드를 갖는 기판; 상기 기판 상의 상기 경사진 일면에 본딩패드를 노출시키는 제1 계단면 및 상기 제1 계단면에 대향하는 제2 계단면을 가지며 상기 기판으로부터 상기 제2 계단면의 일부가 돌출되도록 적어도 둘 이상이 스택된 반도체 칩들; 상기 돌출된 반도체 칩들의 제2 계단면에 부착된 컨트롤러; 및 상기 기판의 제1 접속 패드와 최하부 반도체 칩의 본딩패드, 상기 스택된 반도체 칩의 본딩패드들 상호 간 및 상기 기판의 제2 접속 패드와 컨트롤러를 연결하는 전도성 와이어;를 포함하는 것을 특징으로 한다.
본 발명은 기판의 일면을 경사지도록 형성하고, 상기 경사진 일면에 적어도 둘 이상의 반도체 칩을 스택하는 것을 통해 반도체 패키지의 전체 두께를 줄일 수 있다.
또한, 본 발명은 경사진 일면에 계단식으로 스택된 반도체 칩들의 가장자리 상에 컨트롤러를 부착시키는 것을 통해 스택된 반도체 칩들의 가장자리가 들뜨는 것을 미연에 방지할 수 있게 된다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 도 1의 A 부분을 확대하여 나타낸 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지에 대해 설명하도록 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 기판(110), 반도체 칩(130)들 및 컨트롤러(150)를 포함한다. 이에 더불어, 상기 반도체 패키지(100)는 전도성 와이어(160), 봉지부(170) 및 외부실장부재(180)를 더 포함할 수 있다.
기판(110)은 기판 몸체(115), 제1 접속 패드(120), 제2 접속 패드(122) 및 제3 접속 패드(124)를 갖는다.
상기 기판 몸체(115)는 경사지도록 형성된 일면(111), 상기 일면(111)에 대향하는 타면(112) 및 상기 일면(111) 및 타면(112)을 연결하는 측면(113)들을 갖는다. 이러한 기판 몸체(115)의 경사진 일면(111)과 타면(112)의 사이 각은 예각을 이루도록 형성하는 것이 바람직하다.
상기 제1 접속 패드(120)는 상기 일면(111)에 형성되며, 이러한 제1 접속 패드(120)는 일면(111)의 제1 에지를 따라 형성될 수 있다.
상기 제2 접속 패드(122)는 상기 일면(111)에 형성되며, 이러한 제2 접속 패드(122)는 제1 접속 패드(120)가 배치된 제1 에지와 대향하는 제2 에지를 따라 형성될 수 있다.
상기 제3 접속 패드(124)는 일면(111)에 대향하는 타면(112)에 배치된다.
도 1 및 도 2를 참조하면, 반도체 칩(130)들은 기판(110)의 경사진 일면(111)에 본딩패드를 노출시키는 제1 계단면(S1) 및 상기 제1 계단면(S1)에 대향하는 제2 계단면(S2)을 갖도록 적어도 둘 이상이 스택된다. 따라서, 반도체 칩(130)들은 그의 상면(130a)이 기판 몸체(115)의 일면(111)과 대향하고, 그의 하면(130b)이 기판 몸체(115)의 일면(111)과 마주보는 페이스-업 타입(face-up type)으로 부착된다. 이때, 상기 스택된 반도체 칩(130)들의 제1 계단면(S1)은 제1 접속 패드(120) 주변에 배치시키고, 상기 제2 계단면(S2)은 제2 접속 패드(122) 주변에 배치시키는 것이 바람직하다.
상기 각 반도체 칩(130)은 그의 하면(130b)에 부착된 접착제(132)를 더 가질 수 있다. 따라서, 상기 스택된 반도체 칩(130)들은 각 접착제(132)를 매개로 물리적으로 부착될 수 있다. 이때, 도 2에 도시된 바와 같이, 상기 스택된 반도체 칩(130)들의 제2 계단면(S2)과 대응되는 위치에 배치된 접착제(132)는 경사진 일면(111)의 바닥면과 접촉되도록 배치될 수 있다.
컨트롤러(150)는 스택된 반도체 칩(130)들 중 최상부 반도체 칩(130) 상에 부착된다. 상기 컨트롤러(150)는, 예를 들면, 집적회로, 컨트롤 칩 및 구동 칩 중 어느 하나를 포함할 수 있다. 이러한 컨트롤러(150)는 제2 접속 패드(122) 주변의 최상부 반도체 칩(130) 상에 부착되어 기판 몸체(115)의 경사진 일면(111)의 바닥면에 배치된 반도체 칩(130)들을 물리적으로 눌러주게 된다. 상기 컨트롤러(150)는 최상부 반도체 칩(130)의 가장자리에 부착하는 것이 바람직하다.
전도성 와이어(160)는 제1 전도성 와이어(161) 및 제2 전도성 와이어(162)를 갖는다. 상기 제1 전도성 와이어(161)는 기판(110)의 제1 접속 패드(120)와 최하부 반도체 칩(130)의 본딩패드, 그리고 스택된 반도체 칩(130)들의 본딩패드들 상호 간을 전기적으로 연결한다. 상기 제2 전도성 와이어(162)는 기판(110)의 제2 접속 패드(122)와 컨트롤러(150)를 전기적으로 연결한다. 상기 제1 및 제2 전도성 와이어(161, 162)는, 예를 들면, 구리 또는 솔더로 이루어진 금속 와이어일 수 있다.
봉지부(170)는 스택된 반도체 칩(130)들, 컨트롤러(150) 및 전도성 와이어(160)를 포함한 기판 몸체(115)의 경사진 일면(111)을 밀봉하도록 형성된다. 봉지부(170)는, 예를 들면, EMC(epoxy molding compound)를 포함할 수 있다.
이와 같이, 제1 실시예에서는 기판 몸체의 일면을 경사지도록 형성하고, 상기 경사진 일면에 적어도 둘 이상의 반도체 칩을 스택하는 것을 통해 반도체 패키지의 전체 두께를 줄일 수 있다.
또한, 제1 실시예에서는 경사진 일면의 바닥면에 배치된 반도체 칩들의 가장자리에 부착된 컨트롤러가 기판에 대해 하중을 가하게 되므로 스택된 반도체 칩들이 들뜨는 것을 완화시킬 수 있게 된다. 따라서, 종래의 반도체 칩에 비해 얇은 두께를 갖는 반도체 칩을 스택하더라도, 두께가 얇아짐에 따른 각 반도체 칩의 휨을 방지할 수 있게 된다.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)는 기판(210), 반도체 칩(230)들 및 컨트롤러(250)를 포함한다. 이에 더불어, 상기 반도체 패키지(200)는 봉지부(270) 및 외부실장부재(280)를 더 포함할 수 있다.
기판(210)은 일면(211)이 경사진 기판 몸체(215), 상기 기판 몸체(215)의 상기 경사진 일면(211) 상의 제1 에지에 배치된 제1 접속 패드(220), 상기 제1 에지와 반대되는 제2 에지의 일면(211) 상에 배치된 제2 접속 패드(222) 및 상기 일면(211)에 대향하는 타면(212)에 배치된 제3 접속 패드(224)를 갖는다.
반도체 칩(230)들은 기판(210)의 경사진 일면(211)에 본딩패드를 노출시키는 제1 계단면(S1) 및 상기 제1 계단면(S1)에 대향하는 제2 계단면(S2)을 갖도록 적어도 둘 이상이 스택된다. 따라서, 반도체 칩(230)들은 그의 상면(도시안함)이 기판 몸체(215)의 일면(211)과 대향하고, 그의 하면(도시안함)이 기판 몸체(215)의 일면(211)과 마주보는 페이스-업 타입으로 부착된다. 이때, 상기 스택된 반도체 칩(230)들의 제1 계단면(S1)은 제1 접속 패드(220) 주변에 배치시키고, 상기 제2 계단면(S2)은 제2 접속 패드(222) 주변에 배치시키는 것이 바람직하다.
한편, 상기 기판 몸체(215)는 상기 제2 접속 패드(222)의 주변에 배치된 제2 반도체 칩(230)들의 제2 계단면(S2)이 삽입되는 윈도우(290)를 더 갖는다. 이러한 윈도우(390)는 레이저 드릴링 또는 펀칭 공정을 수행하는 것을 통해 형성될 수 있다.
컨트롤러(250)는 스택된 반도체 칩(230)들 중 최상부 반도체 칩(230) 상에 부착된다. 상기 컨트롤러(250)는, 예를 들면, 집적회로, 컨트롤 칩 및 구동 칩 중 어느 하나를 포함할 수 있다.
전도성 와이어(260)는 제1 전도성 와이어(261) 및 제2 전도성 와이어(262)를 갖는다. 상기 제1 전도성 와이어(261)는 기판(210)의 제1 접속 패드(220)와 최하부 반도체 칩(230)의 본딩패드, 그리고 스택된 반도체 칩(230)들의 본딩패드들 상호 간을 전기적으로 연결한다. 상기 제2 전도성 와이어(262)는 기판의 제2 접속 패드(222)와 컨트롤러(250)를 전기적으로 연결한다. 상기 제1 및 제2 전도성 와이어(261, 262)는, 예를 들면, 구리 또는 솔더로 이루어진 금속 와이어일 수 있다.
봉지부(270)는 스택된 반도체 칩(230)들, 컨트롤러(250) 및 전도성 와이어(260)를 포함한 경사진 일면(211) 및 윈도우(290)를 밀봉하도록 형성된다. 봉지부(270)는, 예를 들면, EMC(epoxy molding compound)를 포함할 수 있다.
외부접속단자(280)는 기판 몸체(215) 하면(212)의 제3 접속 패드(224) 상에 부착된다. 이러한 외부접속단자(280)는, 예를 들면, 솔더볼을 포함할 수 있다.
제2 실시예에서는 경사진 일면에 스택된 반도체 칩들의 제2 계단면을 윈도우 내에 삽입되도록 배치시키고, 봉지제를 이용하여 반도체 칩들의 상면 및 하면을 밀봉하는 것을 통해 반도체 칩들의 들뜸을 미연에 방지할 수 있게 된다.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 기판(310), 반도체 칩(330)들 및 컨트롤러(350)를 포함한다. 이에 더불어, 상기 반도체 패키지(300)는 전도성 와이어(360), 봉지부(370) 및 외부실장부재(380)를 더 포함할 수 있다.
기판(310)은 일면(311)이 경사진 기판 몸체(315), 상기 기판 몸체(315)의 상기 경사진 일면(311) 상의 제1 에지에 배치된 제1 접속 패드(320), 상기 일면(311)과 대향하는 타면(312) 상의 상기 제1 에지와 반대되는 제2 에지에 배치된 제2 접속 패드(322) 및 상기 타면(312)에 형성된 제3 접속 패드(324)를 갖는다.
반도체 칩(330)들은 기판 몸체(315)의 경사진 일면(311)에 본딩패드를 노출시키는 제1 계단면(S1) 및 상기 제1 계단면(S1)에 대향하는 제2 계단면(S2)을 가지며 상기 기판 몸체(315)로부터 상기 제2 계단면(S2)의 일부가 돌출되도록 적어도 둘 이상이 스택된다.
컨트롤러(350)는 기판 몸체(315)로부터 일부가 돌출된 반도체 칩(330)들의 제2 계단면(S2)에 부착된다. 즉, 상기 컨트롤러(350)는 제2 계단면(S2)이 배치되는 반도체 칩(330)들의 하면에 부착되어 스택된 반도체 칩(330)들이 들뜨는 것을 물리적으로 방지하게 된다. 이러한 컨트롤러(350)는, 예를 들면, 집적회로, 컨트롤 칩 및 구동 칩 중 어느 하나를 포함할 수 있다.
전도성 와이어(360)는 제1 전도성 와이어(361) 및 제2 전도성 와이어(362)를 포함할 수 있다. 제1 전도성 와이어(361)는 기판(310)의 제1 접속 패드(320)와 최하부 반도체 칩(330)의 본딩패드, 그리고 스택된 반도체 칩(330)의 본딩패드들 상호 간을 전기적으로 연결한다. 제2 전도성 와이어(362)는 기판(310)의 제2 접속 패드(322)와 컨트롤러(350)를 전기적으로 연결한다. 제1 및 제2 전도성 와이어(361, 362)는, 예를 들면, 구리 또는 솔더로 이루어진 금속 와이어를 포함할 수 있다.
봉지부(370)는 제1 전도성 와이어(361) 및 스택된 반도체 칩(330)들을 포함한 기판 몸체(315)의 경사진 일면(311) 및 상기 제2 접속 패드(322), 제2 전도성 와이어(362) 및 컨트롤러(350)를 포함한 기판 몸체(315)의 타면(312)을 밀봉하도록 형성된다. 봉지부(370)는, 예를 들면, EMC(epoxy molding compound)를 포함할 수 있다.
외부접속단자(380)는 기판 몸체(315) 하면(312)의 제3 접속 패드(324) 상에 부착된다. 이러한 외부접속단자(380)는, 예를 들면, 솔더볼을 포함할 수 있다.
따라서, 제3 실시예에서는 기판 몸체로부터 제2 계단면이 돌출되도록 반도체 칩들을 스택하고, 상기 돌출된 반도체 칩들의 하면에 컨트롤러를 부착하는 것을 통해 반도체 칩들의 들뜸을 물리적으로 방지할 수 있게 된다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (9)

  1. 일면이 경사진 기판 몸체;
    상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드;
    상기 제1 에지와 반대되는 제2 에지의 일면 상에 배치된 제2 접속 패드; 및
    상기 일면에 대향하는 타면에 배치된 제3 접속 패드;
    를 포함하는 반도체 패키지용 기판.
  2. 제 1 항에 있어서,
    상기 기판 몸체는 상기 제2 접속 패드의 주변에 형성된 윈도우를 갖는 것을 특징으로 하는 반도체 패키지용 기판.
  3. 제 1 항에 있어서,
    상기 경사진 일면과 상기 타면의 사이 각은 예각을 이루는 것을 특징으로 하는 반도체 패키지용 기판.
  4. 일면이 경사진 기판 몸체;
    상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드;
    상기 일면과 대향하는 타면 상의 상기 제1 에지와 반대되는 제2 에지에 배치된 제2 접속 패드; 및
    상기 타면에 형성된 제3 접속 패드;
    를 포함하는 반도체 패키지용 기판.
  5. 일면이 경사진 기판 몸체, 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드, 상기 제1 에지와 반대되는 제2 에지의 일면 상에 배치된 제2 접속 패드 및 상기 일면에 대향하는 타면에 배치된 제3 접속 패드를 갖는 기판;
    상기 기판 상의 상기 경사진 일면에 본딩패드를 노출시키는 제1 계단면 및 상기 제1 계단면에 대향하는 제2 계단면을 갖도록 적어도 둘 이상이 스택된 반도체 칩들;
    상기 스택된 반도체 칩들 중 최상부 반도체 칩 상에 부착된 컨트롤러; 및
    상기 기판의 제1 접속 패드와 최하부 반도체 칩의 본딩패드, 스택된 반도체 칩의 본딩패드들 상호 간 및 상기 기판의 제2 접속 패드와 컨트롤러를 연결하는 전도성 와이어;
    를 포함하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 경사진 일면과 상기 타면의 사이 각은 예각을 이루는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 컨트롤러는 상기 최상부 반도체 칩의 가장자리에 부착된 것을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 기판 몸체는 상기 제2 접속 패드의 주변에 배치된 반도체 칩들의 제2 계단면이 삽입되는 윈도우를 갖는 것을 특징으로 하는 반도체 패키지.
  9. 일면이 경사진 기판 몸체, 상기 기판 몸체의 상기 경사진 일면 상의 제1 에지에 배치된 제1 접속 패드, 상기 일면과 대향하는 타면 상의 상기 제1 에지와 반대되는 제2 에지에 배치된 제2 접속 패드 및 상기 타면에 형성된 제3 접속 패드를 갖는 기판;
    상기 기판 상의 상기 경사진 일면에 본딩패드를 노출시키는 제1 계단면 및 상기 제1 계단면에 대향하는 제2 계단면을 가지며 상기 기판으로부터 상기 제2 계단면의 일부가 돌출되도록 적어도 둘 이상이 스택된 반도체 칩들;
    상기 돌출된 반도체 칩들의 제2 계단면에 부착된 컨트롤러; 및
    상기 기판의 제1 접속 패드와 최하부 반도체 칩의 본딩패드, 상기 스택된 반도체 칩의 본딩패드들 상호 간 및 상기 기판의 제2 접속 패드와 컨트롤러를 연결하는 전도성 와이어;
    를 포함하는 반도체 패키지.
KR1020100043026A 2010-05-07 2010-05-07 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지 KR20110123506A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043026A KR20110123506A (ko) 2010-05-07 2010-05-07 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043026A KR20110123506A (ko) 2010-05-07 2010-05-07 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20110123506A true KR20110123506A (ko) 2011-11-15

Family

ID=45393657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043026A KR20110123506A (ko) 2010-05-07 2010-05-07 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20110123506A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332462A (zh) * 2014-09-16 2015-02-04 山东华芯半导体有限公司 一种芯片倾斜堆叠的圆片级封装单元及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332462A (zh) * 2014-09-16 2015-02-04 山东华芯半导体有限公司 一种芯片倾斜堆叠的圆片级封装单元及其封装方法

Similar Documents

Publication Publication Date Title
KR100753415B1 (ko) 스택 패키지
US8492889B2 (en) Semiconductor package
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20110055985A (ko) 스택 패키지
KR101219086B1 (ko) 패키지 모듈
KR20100020766A (ko) 스택 패키지
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
KR20090088271A (ko) 스택 패키지
KR100743649B1 (ko) 멀티 칩 패키지
KR20110123506A (ko) 반도체 패키지용 기판 및 이를 포함하는 반도체 패키지
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR20110105161A (ko) 반도체 패키지
KR20110107117A (ko) 반도체 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20090077580A (ko) 멀티 칩 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20080084300A (ko) 스택 패키지
KR20110133772A (ko) 반도체 칩 및 이를 포함하는 스택 패키지
KR20060128376A (ko) 칩 스택 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20080074662A (ko) 스택 패키지
KR100826982B1 (ko) 메모리 모듈
KR20080114464A (ko) 멀티 칩 패키지
KR20070088046A (ko) 멀티 칩 패키지
KR20090074494A (ko) 스택 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination