KR20070097802A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20070097802A
KR20070097802A KR1020060028527A KR20060028527A KR20070097802A KR 20070097802 A KR20070097802 A KR 20070097802A KR 1020060028527 A KR1020060028527 A KR 1020060028527A KR 20060028527 A KR20060028527 A KR 20060028527A KR 20070097802 A KR20070097802 A KR 20070097802A
Authority
KR
South Korea
Prior art keywords
substrate
packages
stacked
attached
vias
Prior art date
Application number
KR1020060028527A
Other languages
English (en)
Other versions
KR100833589B1 (ko
Inventor
정영희
이찬선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060028527A priority Critical patent/KR100833589B1/ko
Priority to US11/485,119 priority patent/US7652362B2/en
Priority to TW095125744A priority patent/TWI315096B/zh
Priority to CNB2006101100271A priority patent/CN100541785C/zh
Priority to JP2006335334A priority patent/JP5127213B2/ja
Publication of KR20070097802A publication Critical patent/KR20070097802A/ko
Application granted granted Critical
Publication of KR100833589B1 publication Critical patent/KR100833589B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 스택 패키지를 개시한다. 개시된 본 발명의 스택 패키지는, 회로패턴을 구비한 기판 상에 반도체 칩이 부착된 구조이며, 측면에 다수의 관통홀(Through Via)을 갖는 스택된 적어도 둘 이상의 패키지; 상기 스택된 패키지들의 측면에 연직으로 배치된 각 관통 비아들에 부착되어 패키지들간을 전기적으로 연결시키는 다수의 전기적 연결 부재; 및 상기 최하층 패키지의 기판 하면에 부착된 솔더볼;을 포함하는 것을 특징으로 한다.

Description

스택 패키지{Stack package}
도 1은 종래의 스택 패키지를 도시한 단면도.
도 2 및 도 3은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도 및 사시도.
도 4는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
1,11 : 반도체 칩 1a,11a : 본딩패드
2,12 : 기판 3,13 : 회로패턴
4,14 : 본딩와이어 5,15 : 봉지제
10,20 : 패키지 30 : 솔더볼
40 : 관통 비아 42 : 구리막
44 : 솔더 50 : 전도성 리드
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 관통 비아 연결(Through Via Connection)을 이용한 스택 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시켜 왔으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시켜 왔다.
또한, 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택(stack) 기술이 제안되었으며, 현재 다양한 형태로 개발되고 있다. 반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩, 또는, 반도체 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술에 의하면, 예컨데, 2개의 256M 디램을 스택하여 512M 디램을 구성할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점이 있기 때문에 이러한 스택 패키지에 대한 연구 및 개발은 가속화되고 있는 실정이다.
도 1은 FBGA(Fine pitch Ball Grid Array) 타입의 패키지들이 스택되어 제작된 종래의 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 두 개의 FBGA 타입의 패키지들(10, 20)이 두 개의 인쇄회로기판(Printed Circuit Board; 이하, PCB)(22, 24)을 이용해 스택되어 있으며, 스택된 PCB들(22, 24)은 그들 가장자리에 개재된 커넥션 월(connection Wall; 26)에 의해 전기적으로 상호 연결되어 있다.
여기서, 각 패키지들(10, 20)은 기판(2, 12) 상에 반도체 칩(1, 11)이 부착되고, 기판의 전극단자(3, 13)와 반도체 칩(1, 11)의 본딩패드(1a, 11a)가, 예컨 데, 본딩와이어(4, 14)에 의해 전기적으로 연결되며, 상기 반도체 칩(1, 11)과 본딩와이어(4, 14)를 포함한 기판(2, 12)의 상부면이 봉지제(5, 15)로 밀봉되고, 그리고, 각 기판(2, 12)의 하면에 솔더볼(6, 16)이 부착된 구조이다.
이러한 각 패키지들(10, 20)은 상기 솔더볼(6, 16)에 의해 해당 PCB(20, 22) 상에 기계적으로 부착되며, 아울러, PCB의 회로패턴(23, 25)과 전기적으로 연결된다.
그리고, 하부에 배치된 PCB(22)의 하부면에는 외부 회로, 즉, 마더 보드(mother board)에의 실장을 위한 다른 솔더볼(28)이 부착된다.
그러나, 전술한 바와 같은 종래의 스택 패키지는 스택된 패키지들간의 전기적 연결을 위해 두 개의 PCB 및 커넥션 월이 필요하므로, 이에 따라, 제조원가 상승 및 불량 발생 가능성 증가의 문제가 있다.
또한, 이와 같은 종래의 스택 패키지는 기본적으로 두 개의 패키지들을 스택한 구조이므로, 소형화를 이루는데 한계가 있다.
게다가, 전술한 종래의 스택 패키지는 PCB들간의 연결을 위해 커넥션 월을 사용하고 있으므로, 이러한 커넥션 월이 배치된 공간의 마련 등으로 인해 전체 크기를 줄이는데 어려움이 있고, 이에 따라, 실장 면적을 줄이는데 어려움이 있다.
따라서, 본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 제조비용 및 불량 발생 가능성을 낮출 수 있는 스택 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 소형화가 가능한 스택 패키지를 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 불필요한 공간을 제거함으로써 전체 크기 및 실장면적을 줄일 수 있는 스택 패키지를 제공함에 그 또 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 회로패턴을 구비한 기판 상에 반도체 칩이 부착된 구조이며, 측면에 다수의 관통 비아(Through Via)를 갖는 스택된 적어도 둘 이상의 패키지; 상기 스택된 패키지들의 측면에 연직으로 배치된 각 관통 비아들에 부착되어 패키지들간을 전기적으로 연결시키는 다수의 전기적 연결 부재; 및 상기 최하층 패키지의 기판 하면에 부착된 솔더볼;을 포함하는 스택 패키지를 제공한다.
여기서, 상기 스택된 각 패키지는, 회로패턴을 구비한 기판; 상기 기판 상에 부착됨과 아울러 상기 기판과 전기적으로 연결된 반도체 칩; 상기 반도체 칩을 포함한 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판을 포함한 봉지제의 측면에 형성된 다수의 관통 비아;를 포함하는 것을 특징으로 한다.
상기 반도체 칩과 기판은 본딩와이어 또는 솔더범프에 의해 전기적을 연결된 것을 특징으로 한다.
상기 관통 비아는 표면이 도금되며, 상기 도금은 구리로 이루어진 것을 특징으로 한다.
상기 전기적 연결 부재는 전도성 리드인 것을 특징으로 한다.
상기 전기적 연결 부재는 솔더에 의해 관통 비아에 부착된 것을 특징으로 한다.
상기 기판은 그의 회로패턴이 전도성 리드와 전기적으로 연결되게 관통 비아에 의해 노출된 것을 특징으로 한다.
상기 패키지들은 2개 내지 4개가 스택된 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 FBGA 타입의 패키지들을 스택함에 있어서 각 패키지의 측면에 도금된 관통 비아(Plated Through Via)를 형성하고, 이 홀에 전도성 리드(Conductive lead)를 설치하여, 스택된 패키지들간 전기적 연결이 이루어지도록 한다.
이 경우, 본 발명은 패키지들을 스택하기 위해 필요한 별도의 공간을 마련할 필요가 없으므로, 스택 패키지의 전체 크기를 감소시킬 수 있음은 물론 두께 또한 낮출 수 있어서 소형화를 이룰 수 있다. 또한, 스택 패키지를 구현함에 있어서, 본 발명은 종래와 비교해 기판 및 커네션 월의 사용을 배제함으로써 제조비용 및 불량 발생 가능성을 낮출 수 있다.
자세하게, 도 2 및 도 3은 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도 및 사시도로서, 이를 설명하면 다음과 같다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다.
도 2 및 도 3을 참조하면, 본 발명의 스택 패키지는 FBGA 타입의 패키지들(10, 20)이 스택되고, 다수의 전기적 연결 부재, 예컨데, 다수의 전도성 리드(Conductive lead; 50)에 의해 스택된 패키지들(10, 20)이 전기적으로 연결된 구조이다.
상기 스택된 FBGA 타입의 패키지들(10, 20) 각각은 회로패턴(3, 13)을 구비한 기판(2, 12)과, 상기 기판(2, 12) 상에 부착됨과 아울러 상기 기판(2, 12)과 전기적으로 연결된 반도체 칩(1, 11)과, 상기 반도체 칩(1, 11)을 포함한 기판(2, 12)의 상부면을 밀봉하는 봉지제(5, 15)를 포함하며, 특히, 상기 기판(2, 12)을 포함한 봉지제(5, 15)의 측면에 다수의 관통 비아(Through Via; 40)가 형성된 구조이다.
여기서, 상기 반도체 칩(1, 11)과 기판(2, 12)은, 예컨데, 본딩와이어(4, 14)에 의해 전기적으로 연결되며, 플립 칩 본딩 방식이 적용되는 경우에는 솔더범프에 의해 전기적으로 연결될 수 있다.
상기 관통 비아(40)는 기판(2, 12)을 포함한 봉지제(5, 15)의 측면에 형성되는데, 이때, 상기 관통 비아(40)는 기판(2, 12)의 회로패턴(3, 13)을 노출시키도록 형성된다. 따라서, 상기 기판(2, 12)의 회로패턴(3, 13)은 관통 비아(40)에 의해 노출될 수 있도록 기판(2, 12)의 측면에 배치되게 설계됨이 바람직하다.
또한, 상기 관통 비아(40)는 그 표면이 전도성이 우수한 금속막, 예컨데, 구리막으로 도금되며, 이러한 도금막(42) 상에는 전도성 리드(50)의 부착이 용이하도록 솔더(44)가 도포된다.
계속해서, 본 발명의 스택 패키지는 최하부에 배치된 패키지(10)의 하면에 외부 회로, 즉, 마더 보드(Mother Board)에의 실장 수단으로서 솔더볼(30)이 부착된다.
한편, 이와 같은 본 발명의 스택 패키지를 제작하기 위하여 본 발명은 다음과 같은 공정들을 진행한다.
먼저, 웨이퍼 레벨에서 다수의 FBGA 타입의 패키지들이 제작된 결과물을 마련한다. 그런다음, 상기 결과물에 대해서 웨이퍼의 스크라이브 라인 부분에 공지의 공정에 따라 다수의 관통 비아를 형성한다.
다음으로, 다수의 관통 비아가 형성된 결과물에 대해서 씨드금속막 증착, 감과막패턴 형성, 도금 공정, 감광막패턴 및 그 아래의 씨드금속막 제거 공정 등을 차례로 진행하여 각 관통 비아의 표면에 구리막을 도금한다.
이어서, 각 관통 비아의 표면에 구리막이 도금된 결과물에 대해서 스크라이브 라인을 따라 개별 패키지들로 분리시킨다. 이때, 표면이 도금된 관통 비아는 외부로 노출된다.
그다음, 분리된 적어도 둘 이상의 패키지들을 그 측면에 형성된 관통 비아들이 연직으로 배치되도록 스택한다.
이어서, 연직으로 배치된 패키지들의 관통 비아들 내에 솔더를 도포한 상태에서 상기 솔더를 이용해 관통 비아 내에 전도성 리드를 부착시키고, 그런다음, 상기 솔더의 웨팅(wetting)을 이용해 관통 비아의 표면에 도금된 구리막과 전도성 리드간을 연결시켜서 스택된 패키지들간 전기적 연결을 이룬다.
그리고나서, 최하부에 배치된 패키지의 기판 하면에 솔더 볼을 부착하여 본 발명에 따른 스택 패키지의 제작을 완성한다.
전술한 바와 같이, 본 발명의 실시예 따른 스택 패키지는 측면에 도금된 관통 비아를 갖는 패키지들을 스택한 후, 연직 배치된 각 패키지들의 관통 비아에 전도성 리드를 설치해서 스택된 패키지들간 전기적 연결이 이루어지도록 하는 구조이므로, 스택된 패키지들간의 전기적 연결을 위한 별도의 공간이 필요치 않으며, 또한, 관통 비아 형성 및 전도성 리드 설치 이외에 별도의 PCB 및 커넥션 월이 필요치 않다.
따라서, 본 발명의 스택 패키지는 종래의 그것과 비교해서 전체 크기 및 두께를 현저히 감소시킬 수 있으며, 이에 따라, 소형화를 이룰 수 있다. 또한, 본 발명의 스택 패키지는 종래의 그것과 비교해서 고가의 PCB 및 커넥션 월을 사용하지 않으므로, 제조비용을 낮출 수 있음은 물론 불량 발생 가능성 또한 낮출 수 있다.
한편, 전술한 본 발명의 실시예에서는 2개의 FBGA 타입 패키지들을 스택하여 스택 패키지를 구성하였지만, 2개 이상의 패키지들을 스택하는 것도 가능하다. 예컨데, 도 6에 도시된 바와 같이, 4개의 FBGA 타입 패키지들을 스택하여 스택 패키지를 구성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 각 패키지들의 제작시 측면에 관통 비아를 형성한 후, 스택된 패키지들의 관통 비아 내에 전도성 리드를 설치해줌으로써, 상기 전도성 리드에 의해 스택된 패키지들간의 전기적 연결이 달성될 수 있다. 따라서, 본 발명은 스택된 패키지들의 전기적 연결을 위해 별도의 공간이 필요치 않을 뿐만 아니라 고가의 전기적 연결 수단이 필요치 않으므로, 소형화를 달성할 수 있음은 물론 제조비용 및 불량 발생 가능성을 낮출 수 있다.

Claims (9)

  1. 회로패턴을 구비한 기판 상에 반도체 칩이 부착된 구조이며, 측면에 다수의 관통 비아(Through Via)를 갖는 스택된 적어도 둘 이상의 패키지;
    상기 스택된 패키지들의 측면에 연직으로 배치된 각 관통 비아들에 부착되어 패키지들간을 전기적으로 연결시키는 다수의 전기적 연결 부재; 및
    상기 최하층 패키지의 기판 하면에 부착된 솔더볼;
    을 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 스택된 각 패키지는, 회로패턴을 구비한 기판; 상기 기판 상에 부착됨과 아울러 상기 기판과 전기적으로 연결된 반도체 칩; 상기 반도체 칩을 포함한 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판을 포함한 봉지제의 측면에 형성된 다수의 관통 비아;를 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 2 항에 있어서,
    상기 반도체 칩과 기판은 본딩와이어 또는 솔더범프에 의해 전기적을 연결된 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서,
    상기 관통 비아는 표면이 도금된 것을 특징으로 하는 스택 패키지.
  5. 제 4 항에 있어서,
    상기 관통 비아의 표면은 구리로 도금된 것을 특징으로 하는 스택 패키지.
  6. 제 1 항에 있어서,
    상기 전기적 연결 부재는 전도성 리드인 것을 특징으로 하는 스택 패키지.
  7. 제 1 항에 있어서,
    상기 전기적 연결 부재는 솔더에 의해 관통 비아에 부착된 것을 특징으로 하는 스택 패키지.
  8. 제 1 항에 있어서,
    상기 기판은 그의 회로패턴이 전도성 리드와 전기적으로 연결되게 관통 비아에 의해 노출된 것을 특징으로 하는 스택 패키지.
  9. 제 1 항에 있어서,
    상기 패키지들은 2개 내지 4개가 스택된 것을 특징으로 하는 칩 스택 패키지.
KR1020060028527A 2006-03-29 2006-03-29 스택 패키지 KR100833589B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060028527A KR100833589B1 (ko) 2006-03-29 2006-03-29 스택 패키지
US11/485,119 US7652362B2 (en) 2006-03-29 2006-07-12 Semiconductor package stack with through-via connection
TW095125744A TWI315096B (en) 2006-03-29 2006-07-14 Semiconductor package stack with through-via connection
CNB2006101100271A CN100541785C (zh) 2006-03-29 2006-07-28 具有贯通孔连接的半导体封装堆体
JP2006335334A JP5127213B2 (ja) 2006-03-29 2006-12-13 スタック型半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060028527A KR100833589B1 (ko) 2006-03-29 2006-03-29 스택 패키지

Publications (2)

Publication Number Publication Date
KR20070097802A true KR20070097802A (ko) 2007-10-05
KR100833589B1 KR100833589B1 (ko) 2008-05-30

Family

ID=38557598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028527A KR100833589B1 (ko) 2006-03-29 2006-03-29 스택 패키지

Country Status (5)

Country Link
US (1) US7652362B2 (ko)
JP (1) JP5127213B2 (ko)
KR (1) KR100833589B1 (ko)
CN (1) CN100541785C (ko)
TW (1) TWI315096B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476751B2 (en) 2010-05-06 2013-07-02 SK Hynix Inc. Stacked semiconductor package and method for manufacturing the same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242082B2 (en) 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
KR100874924B1 (ko) * 2007-05-15 2008-12-19 삼성전자주식회사 칩 삽입형 매개 기판 및 이를 이용한 반도체 패키지
US7714426B1 (en) * 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
CN101226929B (zh) * 2008-02-20 2010-12-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US8236610B2 (en) 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
DE202009009087U1 (de) * 2009-07-01 2010-12-09 Aizo Ag Deutschland Eingebetteter Sandwich-Hybridschaltkreis
US8310835B2 (en) 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
US7902677B1 (en) * 2009-10-28 2011-03-08 Headway Technologies, Inc. Composite layered chip package and method of manufacturing same
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
TWI450348B (zh) * 2010-02-25 2014-08-21 Tripod Technology Corp 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
RU2461911C2 (ru) * 2010-11-30 2012-09-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Многокристальный модуль
CN102569274A (zh) * 2012-03-21 2012-07-11 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN102627253B (zh) * 2012-04-24 2014-08-13 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法
CN102738120B (zh) * 2012-07-09 2016-01-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP5788584B2 (ja) * 2013-02-28 2015-09-30 新電元工業株式会社 電子モジュールおよびその製造方法
JP5778333B2 (ja) * 2013-02-28 2015-09-16 新電元工業株式会社 電子モジュールおよびその製造方法
KR20150085643A (ko) * 2014-01-16 2015-07-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
CN105720016B (zh) * 2014-12-02 2019-08-02 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构和其制造方法
CN105047657A (zh) * 2015-08-13 2015-11-11 陈明涵 Aio封装结构及封装方法
US20170372989A1 (en) * 2016-06-22 2017-12-28 Qualcomm Incorporated Exposed side-wall and lga assembly
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
CN111221181A (zh) * 2020-01-20 2020-06-02 深圳市华星光电半导体显示技术有限公司 背光源及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656861B2 (ja) * 1995-04-05 2005-06-08 ソニー株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2000252411A (ja) * 1999-03-03 2000-09-14 Mitsui High Tec Inc スタックド半導体装置及びその製造方法
TW472330B (en) 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
KR20020028038A (ko) * 2000-10-06 2002-04-15 마이클 디. 오브라이언 반도체 패키지의 적층 구조 및 그 적층 방법
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP3574450B1 (ja) * 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476751B2 (en) 2010-05-06 2013-07-02 SK Hynix Inc. Stacked semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
JP2007266572A (ja) 2007-10-11
TWI315096B (en) 2009-09-21
CN101047167A (zh) 2007-10-03
JP5127213B2 (ja) 2013-01-23
TW200737492A (en) 2007-10-01
CN100541785C (zh) 2009-09-16
KR100833589B1 (ko) 2008-05-30
US7652362B2 (en) 2010-01-26
US20070228544A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100833589B1 (ko) 스택 패키지
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US11664348B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package
US7615858B2 (en) Stacked-type semiconductor device package
KR100743649B1 (ko) 멀티 칩 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR100818080B1 (ko) 칩 스택 패키지
KR100891538B1 (ko) 칩 스택 패키지
KR100376884B1 (ko) 스택 패키지
KR20110045359A (ko) 단층 패키지 기판 및 그 제조방법
KR100256306B1 (ko) 적층형 멀티 칩 모듈
KR100401502B1 (ko) 칩 스택 패키지
KR20050104960A (ko) 칩 스택 패키지
KR20140078198A (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR20080001397A (ko) 스택 패키지
KR20060007528A (ko) 칩 스택 패키지
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20000020479A (ko) 스택 패키지
KR20060074142A (ko) 스택 패키지
KR20070094405A (ko) 멀티 칩 패키지
KR20060133805A (ko) 칩 스택 패키지
KR20090053107A (ko) 스택 패키지
KR20090113666A (ko) 스택 패키지 제조용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee