CN102738120B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN102738120B
CN102738120B CN201210235167.7A CN201210235167A CN102738120B CN 102738120 B CN102738120 B CN 102738120B CN 201210235167 A CN201210235167 A CN 201210235167A CN 102738120 B CN102738120 B CN 102738120B
Authority
CN
China
Prior art keywords
chip
lateral surface
conductive hole
packaging body
interposer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210235167.7A
Other languages
English (en)
Other versions
CN102738120A (zh
Inventor
颜瀚琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210235167.7A priority Critical patent/CN102738120B/zh
Priority to CN201510888852.3A priority patent/CN105514086B/zh
Publication of CN102738120A publication Critical patent/CN102738120A/zh
Application granted granted Critical
Publication of CN102738120B publication Critical patent/CN102738120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种半导体封装件及其制造方法。半导体封装件包括第一芯片、中介层基板、第二芯片、封装体及信号线。第一芯片具有相对的主动面与非主动面。中介层基板具有相对的第一面与第二面及信号导电孔，且以第二面设于第一芯片的主动面上。第二芯片设于且电性连接于中介层基板的第一面。封装体包覆第一芯片及第二芯片且具有外侧面，中介层基板的信号导电孔从封装体的外侧面露出。信号线设于封装体的外侧面，并电性连接露出的信号导电孔与第一芯片的主动面。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种侧面具有信号线的半导体封装件及其制造方法。
背景技术
传统的半导体封装件包括硅基板、数个芯片及焊球，其中芯片及焊球分别设于硅基板的相对二面，硅基板具有硅穿孔(TSV)，以电性连接芯片与焊球。
然而，硅穿孔的良率低，衍生失效半导体封装件的报费成本，且，未被检出的不良的硅穿孔可能导致出货的半导体封装件的寿命减短。
发明内容
本发明有关于一种半导体封装件及其制造方法，一实施例中，可提升半导体封装件的良率，同时减少半导体封装件的尺寸。
根据本发明，提出一种半导体封装件。半导体封装件包括一第一芯片、一中介层基板、一第二芯片、一封装体及一信号线。第一芯片具有相对的一主动面与一非主动面。中介层基板具有相对的一第一面与一第二面及一信号导电孔，且以第二面设于第一芯片的该主动面上。第二芯片设于中介层基板的第一面且电性连接于信号导电孔。封装体包覆第一芯片及第二芯片且具有一外侧面，中介层基板的信号导电孔从封装体的外侧面露出。信号线设于封装体的外侧面，并电性连接露出的信号导电孔与第一芯片的主动面。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。设置一第一芯片于一基板上，其中第一芯片具有相对的一主动面与一非主动面；设置一中介层基板于第一芯片上，其中中介层基板具有相对的一第一面与一第二面及一信号导电孔，且以第二面设于第一芯片的非主动面上。设置一第二芯片于中介层基板的第一面上，其中第二芯片电性连接于信号导电孔；形成一封装体包覆第一芯片、第二芯片及中介层基板；形成一第一切割道经过封装体，使封装体形成一外侧面，中介层基板的信号导电孔从封装体的外侧面露出；以及，形成一信号线于封装体的外侧面，使信号线电性连接露出的信号导电孔与第一芯片的主动面。
为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体封装件的剖视图。
图1B绘示图1A的侧视图。
图1C(未绘示电性接点及焊球)绘示图1A的仰视图。
图2绘示依照本发明另一实施例的半导体封装件的剖视图。
图3绘示依照本发明另一实施例的半导体封装件的剖视图。
图4绘示依照本发明另一实施例的半导体封装件的剖视图。
图5绘示依照本发明另一实施例的半导体封装件的剖视图。
图6A至6I绘示图1的半导体封装件的制造过程图。
图7绘示本发明实施例的半导体封装件的第一屏蔽层及信号线的另一种制造过程图。
图8绘示图2的半导体封装件的制造过程图。
图9A至9G绘示图3的半导体封装件的制造过程图。
图10绘示图4的半导体封装件的制造过程图。
图11A至11C绘示图5的半导体封装件的制造过程图。
主要元件符号说明：
100、200、300、400、500：半导体封装件
110：第一芯片
110a：主动面
110ua：非主动面
120：中介层基板
120u、390u：第一面
120b、390b：第二面
121、391：信号导电孔
122、393：接地导电孔
120s、140s、390s：外侧面
123：信号走线
124：接地走线
125：第二屏蔽层
130：第二芯片
131、160、395：电性接点
140：封装体
140s1：第一子外侧面
140s2：第二子外侧面
140u：上表面
150：第一屏蔽层
150’：导电材料
151：胶带
165：焊球
170：信号线
190、390：基板
280：焊线
391：导电孔
392：图案化导电层
397：载板
P1：第一切割道
P21、P22：第二切割道
具体实施方式
请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括第一芯片110、中介层基板120、第二芯片130、封装体140、第一屏蔽层150、至少一电性接点160及至少一信号线170。
第一芯片110例如是覆晶(flipchip)，其具有相对的主动面110a与非主动面110ua。其中，主动面110a例如是下表面，而非主动面110ua例如是上表面，然不限于此。
中介层基板120具有相对的第一面120u与第二面120b，且以第二面120b设于第一芯片110的非主动面110ua上，并包括至少一信号导电孔121及至少一接地导电孔122，其中信号导电孔121及接地导电孔122从中介层基板120的外侧面120s(图1C)露出，以与信号线170电性连接。相较于传统的硅穿孔(ThroughSiliconVia，TSV)，本实施例形成信号线170于半导体封装件100的侧面，以电性连接第一芯片110与第二芯片130，达成良率较高且电性品质较佳的目的。
中介层基板120的信号导电孔121及/或接地导电孔122延伸于第一面120u与第二面120b之间，本例中，信号导电孔121及/或接地导电孔122从中介层基板120的第一面120u延伸至第二面120b，即贯穿中介层基板120。
中介层基板120更包括至少一信号走线123及至少一接地走线124，其形成于中介层基板120的第一面120u上。信号走线123连接于信号导电孔121，以电性连接于信号导电孔121，而接地走线124连接于接地导电孔122，以电性连接于接地导电孔122。另一例中，信号走线123及接地走线124亦可由接垫(pad)取代。
中介层基板120包括第二屏蔽层125，其电性连接于接地导电孔122，其中，中介层基板120以第二屏蔽层125设于第一芯片110的非主动面110ua上，而第二屏蔽层125可避免或减少第一芯片110与第二芯片130之间的电磁干扰。
第二芯片130例如是覆晶，其以主动面朝下的方式设置且电性连接于中介层基板120的第一面120u上，且第二芯片130的电性接点131电性连接于中介层基板120的信号导电孔121。本例中，第二芯片130通过中介层基板120的信号走线123、信号导电孔121及信号线170电性连接于第一芯片110的主动面110a。第二芯片130可通过中介层基板120的接地走线124、接地导电孔122、第一屏蔽层150电性连接于一接地端(未绘示)。此外，第二芯片130包括至少一电性接点131，第二芯片130通过其电性接点131电性连接于中介层基板120。本例中，电性接点131焊球；另一例中，电性接点131可以是导电柱或凸块。
封装体140包覆第一芯片110及第二芯片130，且覆盖中介层基板120的第一面120u及第二面120b。封装体140具有一外侧面140s，封装体140并未包覆中介层基板120的信号导电孔121及接地导电孔122，使信号导电孔121及接地导电孔122可从封装体140的外侧面140s露出。
封装体140可包括酚醛基树脂(Novolac-basedresin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。封装体140亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体140，例如是压缩成型(compressionmolding)、注射成型(injectionmolding)或转注成型(transfermolding)。
第一屏蔽层150覆盖封装体140的外侧面140s且电性连接于中介层基板120的接地导电孔122。
第一屏蔽层150覆盖封装体140的上表面140u及整个外侧面140s，但露出第一子外侧面140s1(外侧面140s的一部分)，以提供信号线170的形成区域。
第一屏蔽层150的材料铝、铜、铬、锡、金、银、镍、不锈钢或上述材料的组合所制成，其可应用例如是化学蒸镀(ChemicalVaporDeposition，CVD)、无电镀(electrolessplating)、电镀、印刷(printing)、喷布(spraying)、溅镀或真空沉积(vacuumdeposition)等技术制成。第一屏蔽层150可以是单层或多层材料。例如，第一屏蔽层150三层结构，其内层不锈钢层、中间层铜层，而外层不锈钢层；或者，第一屏蔽层150双层结构，其内层铜层，而其外层不锈钢层。此外，上述第二屏蔽层125的结构及材质可相似或相异于第一屏蔽层150。
电性接点160形成于第一芯片110的主动面110a上，半导体封装件100可通过电性接点160电性连接于一电路板(未绘示)或一基板(未绘示)。另一实施例中，电性接点160第一芯片110的一部分，而构成主动面110a。本例中，电性接点160接垫。半导体封装件100更包括至少一焊球165，其形成于电性接点160上，使半导体封装件100形成一球栅阵列(BallGridArray，BGA)结构。另一例中，半导体封装件100可省略焊球165，而形成一平面闸格阵列(LandGridArray，LGA)结构。此外，焊球165亦可由导电柱或凸块取代。
请参照图1B，其绘示图1A的侧视图。信号线170形成于封装体140的外侧面140s上并与第一屏蔽层150电性隔离。信号线170经由封装体140的外侧面140s电性连接露出的信号导电孔121与第一芯片110的主动面110a。此外，上述第一屏蔽层150覆盖第二芯片130投影至封装体140的外侧面140s的区域，以屏蔽第二芯片130，避免或减少其受到电磁干扰的影响。另一实施例中，第一屏蔽层150更可覆盖电性接点131投影至封装体140的外侧面140s的区域。
请参照图1C(未绘示电性接点160及焊球165)，其绘示图1A的仰视图。信号线170形成于外侧面140s的第一子外侧面140s1上；然另一实施例中，信号线170亦可形成于数个第二子外侧面140s2(外侧面140s的一部分)的至少一者上；其它实施例中，信号线170可形成于第一子外侧面140s1及至少一第二子外侧面140s2上。此外，上述中介层基板120的第二屏蔽层125连接于接地导电孔122，但电性隔离于此些信号导电孔121。第二屏蔽层125的区域与第一芯片110完全重迭，以减少或避免电磁干扰对第一芯片110的影响。信号导电孔121的数量多个，其围绕第一芯片110；另一例中，信号导电孔121可以是一开放连续环形结构，其围绕第一芯片110且具有一开口，接地导电孔122的位置对应此开口，以避免接地导电孔122电性连接于此开放连续环形结构而短路；另一例中，信号导电孔121可设置于第一芯片110的一侧，第一子外侧面140s1及第二子外侧面140s2上则是电性连接于第一屏蔽层150而接地。
请参照图2，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括第一芯片110、中介层基板120、第二芯片130、封装体140、第一屏蔽层150、至少一电性接点160、至少一信号线170及焊线280。
图2中，第二芯片130以主动面朝上方位设于中介层基板120的第一面120u上，且以焊线280电性连接于中介层基板120的第一面120u，例如是电性连接于中介层基板120的信号走线123及接地走线124。中介层基板120、第一屏蔽层150及信号线170的电性连接方式如前所述，容此不再赘述。
请参照图3，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括第一芯片110、中介层基板120、第二芯片130、封装体140、第一屏蔽层150、至少一电性接点160、至少一信号线170及基板390。
基板390具有相对的第一面390u与第二面390b，第一芯片110设于基板390的第一面390u上，并以焊球165电性连接于基板390。
基板390包括至少一信号导电孔391及接地导电孔393，其延伸于基板390的第一面390u与第二面390b之间，并从基板390的外侧面390s露出。此外，基板390例如是单层板或多层板，其包括至少一图案化导电层392延伸于基板的上表面、内部及/或下表面。此些图案化导电层392可经由信号导电孔391及/或接地导电孔393相互电性连接。
第一屏蔽层150形成于封装体140的外侧面140s，且经由封装体140的外侧面140s电性连接中介层基板120的接地导电孔122与从基板390的外侧面390s露出的接地导电孔393。
如图3所示，半导体封装件300更包括至少一电性接点395，其形成于基板390的第二面390b上，使半导体封装件300可通过电性接点395电性连接于一电路板(未绘示)或一基板(未绘示)。
请参照图4，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括第一芯片110、中介层基板120、第二芯片130、封装体140、第一屏蔽层150、至少一电性接点160、至少一信号线170、焊线280及基板390。
如图4所示，第二芯片130以主动面朝上的方位设于中介层基板120的第一面120u上，且以焊线280电性连接于中介层基板120的第一面120u，例如是电性连接于中介层基板120的信号走线123及接地走线124。中介层基板120、第一屏蔽层150、信号线170及基板390的电性连接方式如前所述，容此不再赘述。
请参照图5，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括第一芯片110、中介层基板120、第二芯片130、封装体140、第一屏蔽层150、至少一电性接点160及至少一信号线170。
图5中，封装体140的外侧面140s包括第一子外侧面140s1及第二子外侧面140s2，其中第二子外侧面140s2相对第一子外侧面140s1往内陷，亦即第一子外侧面140s1及第二子外侧面140s2不共平面。第一子外侧面140s1及第二子外侧面140s2分别于不同切割工艺中形成，而非以单一切割工艺形成，因此第一子外侧面140s1及第二子外侧面140s2之间形成一左右段差。此外，第一屏蔽层150形成于第二子外侧面140s2上，而信号线170形成于第一子外侧面140s1上。
请参照图6A至6I，其绘示图1的半导体封装件的制造过程图。
如图6A所示，可采用例如是表面贴合技术(SMT)，设置第一芯片110于基板190上，其中第一芯片110具有相对的主动面110a与非主动面110ua，而基板190例如是暂时基板，其最终会与第一芯片110分离。
如图6B所示，可采用例如是表面贴合技术，设置中介层基板120于第一芯片110上，其中中介层基板120具有相对的第一面120u与第二面120b，且以第二面120b朝下的方位设于第一芯片110的非主动面110ua上。
图6B中，中介层基板120包括至少一信号导电孔121、至少一接地导电孔122、至少一信号走线123、至少一接地走线124及第二屏蔽层125，其中信号导电孔121及接地导电孔122延伸于第一面120u与第二面120b之间，信号走线123及接地走线124形成于第一面120u上，而第二屏蔽层125形成于第二面120b上。中介层基板120以第二屏蔽层125设于第一芯片110的非主动面110ua上。
如图6C所示，可采用例如是表面贴合技术，设置第二芯片130于中介层基板120的第一面120u上。第二芯片130包括至少一电性接点131，第二芯片130通过电性接点131设于中介层基板120的第一面120u上。
如图6D所示，可采用例如是封装技术，形成封装体140包覆第一芯片110、中介层基板120及第二芯片130。此处的封装技术例如是压缩成型(compressionmolding)、注射成型(injectionmolding)或转注成型(transfermolding)。
如图6E所示，可采用例如是刀具或激光，形成至少一第一切割道P1经过封装体140、中介层基板120及部分的基板190，其中封装体140形成外侧面140s，中介层基板120的信号导电孔121及接地导电孔122从封装体140的外侧面140s露出。
如图6F所示，可采用例如是材料形成技术，形成导电材料150’覆盖封装体140的外侧面140s及上表面140u及露出的信号导电孔121及接地导电孔122。此处的材料形成技术例如是化学气相沉积、无电镀法(electrolessplating)、电解电镀(electrolyticplating)、印刷、旋涂、喷涂、溅镀(sputtering)或真空沉积法(vacuumdeposition)。
如图6G所示，可采用例如是图案化技术，图案化导电材料150’，以形成至少一信号线170及第一屏蔽层150，其中信号线170连接于信号导电孔121，而第一屏蔽层150连接于接地导电孔122。此处的图案化技术例如是微影工艺(photolithography)、化学蚀刻(chemicaletching)、激光加工(laserprocessing)或机械加工(mechanicalprocessing)，目的在于使信号线170与第一屏蔽层150电性分离。
如图6H所示，分离基板190与第一芯片110，而露出第一芯片110的主动面110a。
如图6I所示，形成至少一电性接点160于露出的第一芯片110的主动面110a上，其中电性接点160可连接于第一屏蔽层150及/或信号线170。电性接点160例如是接垫或走线。另一实施例中，电性接点160亦可预形成于第一芯片110上，而构成第一芯片110的主动面110a。然后，形成如图1A所示的焊球165于电性接点160上，而形成至少一如图1A所示的半导体封装件100。
请参照图7，其绘示图1的半导体封装件100的第一屏蔽层150及信号线170的另一种制造过程图。可采用例如是贴附方式，形成胶带151于封装体140的第一子外侧面140s1上，其中胶带151未覆盖的区域定义出第一屏蔽层150及信号线170的形成区域。然后，可采用上述材料形成技术或涂布技术，形成第一屏蔽层150于未被胶带151覆盖的上表面140u及外侧面140s上，以及形成至少一信号线170于未被胶带151覆盖的第一子外侧面140s1上。此处的涂布技术例如是印刷(printing)、旋涂(spinning)或喷涂(spraying)。图7的形成第一屏蔽层150及信号线170的形成方法亦可应用于本发明其它实施例的半导体封装件的制造方法。
请参照图8，其绘示图2的半导体封装件的制造过程图。可采用例如是表面贴合技术，设置第二芯片130于中介层基板120上，其中第二芯片130以主动面朝上的方位设于中介层基板120，且以焊线280电性连接于中介层基板120。半导体封装件200的其余制造步骤相似于半导体封装件100的对应步骤，容此不再赘述。
请参照图9A至9G，其绘示图3的半导体封装件的制造过程图。
如图9A所示，可采用例如是表面贴合技术，设置第一芯片110于基板390上，其中第一芯片110具有相对的主动面110a与非主动面110ua。
图9A中，基板390具有相对的第一面390u与第二面390b，第一芯片110设于基板390的第一面390u上，并以焊球165电性连接于基板390。
基板390包括至少一导电孔391及393，其延伸于基板390的第一面390u与第二面390b之间。此外，基板390例如是单层板或多层板，其包括至少一图案化导电层392延伸于基板的上表面、内部及/或下表面上。此些图案化导电层392可经由信号导电孔391及/或接地导电孔393电性连接。
如图9B所示，可采用例如是表面贴合技术，设置中介层基板120于第一芯片110上，其中，中介层基板120具有相对的第一面120u与第二面120b，且以第二面120b朝下方位设于第一芯片110的非主动面110ua上。
如图9C所示，可采用例如是表面贴合技术，设置第二芯片130于中介层基板120的第一面120u。第二芯片130包括至少一电性接点131，第二芯片130通过电性接点131设于中介层基板120的第一面120u上。
如图9D所示，可采用上述封装技术，形成封装体140包覆第一芯片110、中介层基板120及第二芯片130。
如图9E所示，可采用例如是刀具或激光，形成至少一第一切割道P1经过封装体140、中介层基板120及基板390，使封装体140形成外侧面140s且基板390形成外侧面390s，其中，中介层基板120的信号导电孔121及接地导电孔122从封装体140的外侧面140s露出，而导电孔391从基板390的外侧面390s露出。在切割之前，可先将图9D的结构设于载板397上，第一切割道P1经过部分载板397，而完全切断基板390，此种切割方式称为全穿切(full-cut)；另一实施例中，可采用二道切割工艺切割图9D的结构，而形成相似于图5的结构，此种切割方式称为半穿切(half-cut)。
如图9F所示，可采用例如是上述材料形成技术，形成导电材料150’覆盖封装体140的外侧面140s、上表面140u、露出的信号导电孔121、接地导电孔122、露出的导电孔391及393。
如图9G所示，可采用例如是上述图案化技术，图案化导电材料150’，以形成至少一信号线170及第一屏蔽层150，其中信号线170连接于信号导电孔121及信号导电孔391，目的在于使信号线170与第一屏蔽层150电性分离。
请参照图10，其绘示图4的半导体封装件的制造过程图。可采用例如是表面贴合技术，设置第二芯片130于中介层基板120上，其中第二芯片130以主动面朝上的方位设于中介层基板120。半导体封装件400的其余制造步骤相似于半导体封装件400的对应步骤，容此不再赘述。
请参照图11A至11C，其绘示图5的半导体封装件的制造过程图。
如图11A所示，形成数个第二切割道，其中一第二切割道P21只经过封装体140，而形成封装体140的第二子外侧面140s2。另一第二切割道P22经过封装体140、中介层基板120及部分的基板190，使中介层基板120的接地导电孔122露出。本切割步骤中，同时应用全穿切及半穿切技术。另一实施例中，第二切割道P22亦可相似于第二切割道P21，只经过封装体140而不经过中介层基板120及部分的基板190，使本切割步骤中只应用半穿切技术。
如图11B所示，可采用上述材料形成技术，形成第一屏蔽层150覆盖第二子外侧面140s2，其中第一屏蔽层150电性连接于露出的接地导电孔122。
如图11C所示，可采用例如是刀具或激光，对应第二切割道P21的处，形成至少一第一切割道P1经过封装体140、中介层基板120及部分的基板190。第一切割道P1形成后，封装体140形成第一子外侧面140s1，中介层基板120的信号导电孔121从封装体140的第一子外侧面140s1露出。然后，可采用相似于图7的方式，贴附胶带151的方式，搭配材料形成技术或涂布技术，形成至少一信号线170于未被胶带151覆盖的第一子外侧面140s1上，而形成至少一如图5所示的半导体封装件500。半导体封装件500的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
由上可知，本发明各实施例的半导体封装件的切割方式包括全穿切或半穿切。在全穿切中，半导体封装件的外侧面整个对齐，例如是齐平；在半穿切中，二切割道的交会处形成一段差结构。此外，第一屏蔽层及信号线可于图案化一导电材料后同时形成；然亦可采用贴附胶带搭配材料形成技术及/或涂布技术同时或分别形成。此外，第一屏蔽层与信号线可于切割工艺全部完成后形成；然亦可于第一屏蔽层的形成步骤及信号线的形成步骤之间执行一切割工艺。工艺目的在于使得芯片之间可以经由形成于封装体上的信号线电性连接，且信号线与第一遮蔽层为电性分离。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (13)

1.一种半导体封装件，包括：
一第一芯片，具有相对的一主动面与一非主动面；
一中介层基板，具有相对的一第一面与一第二面、一接地导电孔及一信号导电孔，且以该第二面设于该第一芯片的该非主动面上；
一第二芯片，设于该中介层基板的该第一面，且电性连接于该信号导电孔；
一封装体，包覆该第一芯片及该第二芯片，且具有一外侧面及一上表面，该中介层基板的该信号导电孔与该接地导电孔从该封装体的该外侧面露出；
一信号线，设于该封装体的该外侧面，并电性连接露出的该信号导电孔与该第一芯片的该主动面；以及
一第一屏蔽层，覆盖该封装体的该外侧面及该上表面，且电性连接于该接地导电孔，其中该第一屏蔽层露出一部分的外侧面，以提供该信号线的形成区域。
2.如权利要求1所述的半导体封装件，更包括：
数个电性接点，形成于该第一芯片的该主动面上。
3.如权利要求1所述的半导体封装件，更包括：
一基板，具有相对的一第一面与一第二面，该第一面承载该第一芯片；以及
数个电性接点，形成于该基板的该第二面上。
4.如权利要求1所述的半导体封装件，其中该中介层基板包括：
一第二屏蔽层，连接于该接地导电孔；
其中，该中介层基板以该第二屏蔽层设于该第一芯片的该非主动面上。
5.如权利要求1所述的半导体封装件，其中该封装体的该外侧面包括一第一子外侧面及一第二子外侧面，该第二子外侧面相对该第一子外侧面内陷，该信号线形成于该第一子外侧面上。
6.一种半导体封装件的制造方法，包括：
设置一第一芯片于一基板上，其中该第一芯片具有相对的一主动面与一非主动面；
设置一中介层基板于该第一芯片上，其中该中介层基板具有相对的一第一面与一第二面及一信号导电孔，且以该第二面设于该第一芯片的该非主动面上；
设置一第二芯片于该中介层基板的该第一面上，其中该第二芯片电性连接于该信号导电孔；
形成一封装体包覆该第一芯片、该第二芯片及该中介层基板；
形成一第一切割道经过该封装体，使该封装体形成一外侧面，该中介层基板的该信号导电孔从该封装体的该外侧面露出；以及
形成一信号线于该封装体的该外侧面，使该信号线电性连接露出的该信号导电孔与该第一芯片的该主动面。
7.如权利要求6所述的制造方法，其中该中介层基板更包括一接地导电孔；于形成该第一切割道经过该封装体的该步骤中，该第一切割道经过该中介层基板的该接地导电孔，使该接地导电孔从该封装体的该外侧面露出；
该制造方法更包括：
形成一第一屏蔽层覆盖该封装体的该外侧面且电性连接于露出的该接地导电孔。
8.如权利要求6所述的制造方法，更包括：
形成一胶带于该封装体的该外侧面上；以及
于形成该信号线于该封装体的该外侧面，使该信号线电性连接露出的该信号导电孔与该第一芯片的该主动面的该步骤中包括：
形成该信号线及一第一屏蔽层于未被该胶带覆盖的该外侧面上。
9.如权利要求6所述的制造方法，更包括：
形成一导电材料覆盖该封装体的该外侧面；以及
图案化该导电材料，以形成该信号线。
10.如权利要求6所述的制造方法，其中该中介层基板更包括一接地导电孔，该制造方法更包括：
形成一第二切割道经过该封装体及该中介层基板，其中该封装体形成一第二子外侧面，该接地导电孔从该第二子外侧面露出；
形成一第一屏蔽层覆盖该第二子外侧面，其中该第一屏蔽层电性连接于露出的该接地导电孔；
于形成该第一切割道的该步骤中，该封装体形成一第一子外侧面，该信号导电孔从该第一子外侧面露出；
于形成该信号线于该封装体的该外侧面，使该信号线电性连接露出的该信号导电孔与该第一芯片的该主动面的该步骤包括：
形成该信号线于该第一子外侧面上。
11.如权利要求6所述的制造方法，其中该基板为一暂时基板，该制造方法更包括：
分离该第一芯片与该暂时基板。
12.如权利要求6所述的制造方法，该基板具有相对的一第一面与一第二面，该第一芯片设于该基板的该第一面，该制造方法更包括：
形成数个电性接点于该基板的该第二面上。
13.如权利要求7所述的制造方法，其中该中介层基板包括一第二屏蔽层，该第二屏蔽层连接于该接地导电孔；
于设置该中介层基板于该第一芯片上的该步骤中，该中介层基板以该第二屏蔽层设于该第一芯片的该非主动面上。
CN201210235167.7A 2012-07-09 2012-07-09 半导体封装件及其制造方法 Active CN102738120B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210235167.7A CN102738120B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法
CN201510888852.3A CN105514086B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210235167.7A CN102738120B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510888852.3A Division CN105514086B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN102738120A CN102738120A (zh) 2012-10-17
CN102738120B true CN102738120B (zh) 2016-01-20

Family

ID=46993333

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210235167.7A Active CN102738120B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法
CN201510888852.3A Active CN105514086B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510888852.3A Active CN105514086B (zh) 2012-07-09 2012-07-09 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (2) CN102738120B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
CN105720016B (zh) * 2014-12-02 2019-08-02 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构和其制造方法
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
TWI667745B (zh) * 2018-02-05 2019-08-01 南茂科技股份有限公司 半導體封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211821A (zh) * 1997-09-12 1999-03-24 Lg半导体株式会社 半导体基板和层叠的半导体封装及其制作方法
CN1649118A (zh) * 2004-01-27 2005-08-03 卡西欧计算机株式会社 具有上下导电层的导通部的半导体装置及其制造方法
CN101047167A (zh) * 2006-03-29 2007-10-03 海力士半导体有限公司 具有贯通孔连接的半导体封装堆体
CN102136459A (zh) * 2010-01-25 2011-07-27 矽品精密工业股份有限公司 封装结构及其制法
CN102376595A (zh) * 2010-08-16 2012-03-14 新科金朋有限公司 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781231B2 (en) * 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US20080237821A1 (en) * 2007-03-28 2008-10-02 Advanced Semiconductor Engineering, Inc. Package structure and manufacturing method thereof
CN101930969B (zh) * 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211821A (zh) * 1997-09-12 1999-03-24 Lg半导体株式会社 半导体基板和层叠的半导体封装及其制作方法
CN1649118A (zh) * 2004-01-27 2005-08-03 卡西欧计算机株式会社 具有上下导电层的导通部的半导体装置及其制造方法
CN101047167A (zh) * 2006-03-29 2007-10-03 海力士半导体有限公司 具有贯通孔连接的半导体封装堆体
CN102136459A (zh) * 2010-01-25 2011-07-27 矽品精密工业股份有限公司 封装结构及其制法
CN102376595A (zh) * 2010-08-16 2012-03-14 新科金朋有限公司 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件

Also Published As

Publication number Publication date
CN105514086A (zh) 2016-04-20
CN105514086B (zh) 2018-05-29
CN102738120A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN103400825B (zh) 半导体封装件及其制造方法
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US10490512B2 (en) Method of making plural electronic component modules
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN103219298B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN102324416B (zh) 整合屏蔽膜及天线的半导体封装件
CN102738120B (zh) 半导体封装件及其制造方法
US20110115066A1 (en) Semiconductor device packages with electromagnetic interference shielding
US9007273B2 (en) Semiconductor package integrated with conformal shield and antenna
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
CN102306645A (zh) 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
CN104037137A (zh) 包括天线基板的半导体封装件及其制造方法
CN102244069B (zh) 具有凹部的半导体结构及其制造方法
US10312198B2 (en) Semiconductor device package
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
CN104659007A (zh) 半导体封装件及其制造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN106298742A (zh) 半导体封装件及其制造方法
CN103151328B (zh) 半导体封装件及其制造方法
CN102543970A (zh) 半导体封装件及其制造方法
JP2017220654A (ja) 電磁シールドを備えた半導体装置及びその製造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US9265154B2 (en) Packaging substrate and fabrication method thereof
US8643022B2 (en) Light emitting diodes and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant