CN103219298B - 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法 - Google Patents

具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103219298B
CN103219298B CN201310106747.0A CN201310106747A CN103219298B CN 103219298 B CN103219298 B CN 103219298B CN 201310106747 A CN201310106747 A CN 201310106747A CN 103219298 B CN103219298 B CN 103219298B
Authority
CN
China
Prior art keywords
packaging body
semiconductor chip
recess
semiconductor package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310106747.0A
Other languages
English (en)
Other versions
CN103219298A (zh
Inventor
林弈嘉
曾玉州
杨金凤
锺启生
廖国宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201611005580.9A priority Critical patent/CN106449556B/zh
Publication of CN103219298A publication Critical patent/CN103219298A/zh
Application granted granted Critical
Publication of CN103219298B publication Critical patent/CN103219298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法。半导体封装件包括基板、半导体芯片、封装体、凹部及导电层。基板包括接地元件。半导体芯片设于基板上，且具有侧面及上表面。封装体包覆半导体芯片的侧面。凹部形成于封装体且露出半导体芯片的上表面。导电层覆盖封装体的外表面、接地元件及从凹部露出的半导体芯片的上表面，以提供半导体封装件散热及电磁干扰屏蔽。

Description

具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种改善散热及屏蔽效率的半导体封装件及其制造方法。
背景技术
因为操作速度增加且装置尺寸减少，半导体封装件面临电磁干扰及散热问题。特别地，高时脉导致信号电平(signal level)之间较多的频率转态(frequenttransition)，因而造成在高频下或短波下较高强度的电磁放射(electromagneticemission)。电磁放射可以从半导体元件辐射至邻近的半导体元件。假如邻近的半导体元件的电磁放射强度较高，此电磁放射负面地影响半导体元件的运作。若整个电子系统内具有高密度分布的半导体元件，则半导体元件之间的电磁干扰更显严重。
一电子系统变得密集地集中，适当散热变得困难。热会降低效率，甚至损坏半导体封装件及此电子系统的其它电子元件。为了因应半导体封装件提升散热及屏蔽效果，且避免不利地冲击装置可靠度、安全、周期时间(cycle time)及/或成本，一需求对应地存在。
发明内容
根据本发明的一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一封装体、一凹部、一电性连接件及一导电层。基板具有一接地元件。半导体芯片设于基板上，且具有数个焊垫(bond pad)。封装体包覆半导体芯片。凹部位于封装体且露出半导体芯片的一上表面的至少一部分。电性连接件设于至少二焊垫之间的凹部内，其中电性连接件超过半导体芯片的一侧边。导电层设于封装体的一外表面的上方，其中导电层直接地接触电性连接件与接地元件。其中，电性连接件与导电层的一组合提供半导体封装件散热及屏蔽电磁干扰。
根据本发明的另一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一封装体、一凹部及一元件。基板具有接地元件。半导体芯片设于基板上，且具有数个焊垫。封装体包覆半导体芯片。凹部位于封装体且露出半导体芯片的一上表面的至少一部分。元件耦接至半导体芯片该上表面与该封装体以提供该半导体封装件散热及电磁干扰屏蔽的功能。
根据本发明的另一实施例，提出一种半导体封装的制造方法。制造方法包括以下步骤。设置一半导体芯片于一基板，其中半导体芯片具有一侧面及一上表面，且基板包括一接地元件；形成一封装件包覆半导体芯片的侧面，其中封装体定义一凹部露出半导体芯片的上表面；切割封装体、基板及接地元件，以露出接地元件的一侧壁；以及，形成一导电层覆盖封装体的一外表面及从凹部露出的半导体芯片的上表面，且接触露出的接地元件。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示数个实施例的一者的半导体封装件的剖视图。
图1B绘示图1A的俯视图。
图2所示绘示依照本发明另一实施例的半导体封装件的俯视图。
图3绘示图1A的导电层130的屏蔽效果图。
图4所示绘示依照本发明另一实施例的半导体封装件的剖视图。
图5绘示依照本发明另一实施例的半导体封装件的剖视图。
图6绘示依照本发明另一实施例的半导体封装件的剖视图。
图7绘示依照本发明另一实施例的半导体封装件的剖视图。
图8绘示依照本发明另一实施例的半导体封装件的剖视图。
图9A绘示依照本发明另一实施例的半导体封装件的剖视图。
图9B绘示图9A的半导体封装件700的俯视图。
图9C绘示图9A的半导体封装件700的俯视图。
图10绘示依照本发明另一实施例的半导体封装件的剖视图。
图11绘示依照本发明另一实施例的半导体封装件的剖视图。
图12A绘示图1的半导体封装件100的热阻(TR)的模拟数据图。
图12B绘示图5的半导体封装件300的TR的模拟数据图。
图13A至13F绘示图1A的半导体封装件100的制造步骤图。
图14绘示图4的半导体封装件200的制造步骤图。
图15A至15C绘示图5的半导体封装件300的制造步骤图。
图16A至16B绘示图6的半导体封装件400的制造步骤图。
图17A至17B绘示图8的半导体封装件600的制造步骤图。
图18A至18C绘示图10的半导体封装件的制造步骤图。
主要元件符号说明：
100、200、300、400、500、600、700、800、900：半导体封装件
110：基板
111：接地元件
112：贯孔
113：接垫
110u、131u、120u、140u、231u、331u、3311u：上表面
110b：下表面
110s、111s、140s、430s、440s：外侧面
110s1：第一外侧面
110s2：第二外侧面
120：半导体芯片
125、725：凹部
120s：侧面
113、121：接垫
130、230、330、430：导电层
131、331：电性连接件
132、232：全覆盖屏蔽件
140、440：封装体
140s1：第一外侧面
140s2：第二外侧面
150：焊线
160：载板
231：填充物
331：导电材料
3311：第一电性连接件
3312：第二电性连接件
660：围墙
726：子凹部
H1、H2、H3、H4：厚度
P、P1、P2：路径
TR：热阻
具体实施方式
请参照图1A，其绘示数个实施例的一者的半导体封装件的剖视图。半导体封装件100包括一基板110、一芯片120、位于封装体140中的一凹部125、一导电层130及数个焊线150。
基板110包括至少一接地元件111、至少一贯孔112及至少一接垫113，且具有相对的上表面110u与下表面110b。接地元件111位于基板110的上表面110u与下表面110b之间，但与上表面110u及下表面110b隔离。即，接地元件111设于基板110内。然而，另一实施例的接地元件111可延伸至基板110的上表面110u及下表面110b的至少一者。接地元件111的一外表面111s从基板110的一外侧面110s露出。一些实施例中，接地元件111可包括一环，其实质上一沿基板110的边界延伸的连续图案，且从基板110的外侧面110s露出。一些实施例中，接地元件111可包括一部分贯孔。
如图1A所示，基板110的外侧面110s、封装体140的外侧面140s、接地元件111的外侧面111s实质上共面。然而，其它实施例中此些表面并非全部需要共面。
贯孔112延伸于基板110的上表面110u与下表面110b之间。接垫113形成于基板110的上表面110u。接地元件111、贯孔112与接垫113中至少二者可通过形成于基板110的上表面110u的一走线层(未绘示)彼此电性连接，或通过一焊线层(未绘示)与形成于基板110中的走线层彼此电性连接。此外，此些贯孔112的一者可电性连接于一外部接地电压，使接地元件111可电性连接于该外部接地电压。
半导体芯片120以朝上方位(face-up)设于基板110上，且具有侧面120s及上表面120u并包括至少一接垫121。本例中，上表面120u芯片120的主动面，接垫121形成于上表面120u上。焊线150连接半导体芯片120的接垫121与基板110的接垫113。另一实施例中，半导体芯片120可以是以朝下方位(face-down)设于基板110上并以焊球(bone ball)电性连接于基板110，此种半导体芯片120称为”覆晶(flip chip)”
导电层130包括位于凹部125内的电性连接件131，及全覆盖屏蔽件(conformal shielding)132，其中凹部125位于芯片120上方。凹部125露出芯片120的上表面120u，且电性连接件131覆盖芯片120的上表面120u。电性连接件131可包括铝、铜、铬、锡、金、银、镍、不锈钢及/或其合金，或任何其它材料。此外，电性连接件131可包括相似或相同于全覆盖屏蔽件132的材料。较佳地，导电层130包括具有高热传导系数及高导电性的材料。
如图1A所示，导电层130覆盖封装体140的外表面、接地元件111的外表面111s及从凹部125露出的芯片120的上表面120u。经由芯片120与导电层130直接接触，从芯片120产生的热便可以通过导电层130有效率地传送至外部。此外，导电层130可同时用作一散热元件及一电磁干扰屏蔽元件。
电性连接件131可如图所示完全地填满凹部125。例如，电性连接件131的上表面131u与封装体140的上表面140u实质上共面。填入凹部125的电性连接件131可作为一缓冲层(buffer layer)，以缓和封装体140变形所导致的应力。另一例中，电性连接件131可突出于封装体140的上表面140u上方。另一例中，电性连接件131可只填入凹部125的一部分。
全覆盖屏蔽件132覆盖封装体140的外表面(上表面140u及外侧面140s)、电性连接件131的上表面131u及接地元件111。全覆盖屏蔽件132可包括上述关于电性连接件131的任一材料或任何其它材料。全覆盖屏蔽件132可以是单层或多层结构。当全覆盖屏蔽件132多层结构，例如是三层结构，其内层、中间层及外层分别是不锈钢层、铜层及不锈钢层。一实施例中，全覆盖屏蔽件132双层结构，其内层铜层，而其外层不锈钢层。此外，全覆盖屏蔽件132的厚度较佳但非限定地大于50微米，以同时提高全覆盖屏蔽件132的散热效果及屏蔽效果。
封装体140包覆芯片120的侧面120s。封装体140可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。封装体140亦可包括适当的填充剂，例如是粉状的二氧化硅。一实施例中，封装体140封胶(molding compound)或预浸材迭层(prepreglamination)。
请参照图1B，其绘示图1A的俯视图。数个接地元件111环绕半导体芯片120。本例中，凹部125及电性连接件131完全地延伸穿越封装体140。此外，电性连接件131未接触接垫113或焊线150，以避免电性短路。然而，另一例的凹部125及电性连接件131可部分地延伸穿越封装体140。例如，如图2所示，其绘示依照本发明另一实施例的半导体封装件的俯视图。此例中，凹部125及电性连接件131延伸于封装体140的相对的数个外侧面140s之间，但此非用以限制本发明实施例。
请参照图3，其绘示图1A的导电层130在不同操作频率下的屏蔽效果图。曲线S1显示当凹部125未形成于封装体140时，导电层130在第一共振频率f1产生最差的屏蔽效果。曲线S2显示当凹部125形成于半导体封装件时，导电层130产生最差屏蔽效果的频率转移至一共振频率f2。因此，经由凹部125的设计，可以增加对应最差屏蔽效果的共振频率，使其超过芯片120的操作频率，因此提升导电层130的屏蔽效果。
如图4所示，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括基板110、半导体芯片120、凹部125、封装体140、导电层230及多条焊线150。导电层230包括填充物231及全覆盖屏蔽件232。填充物231覆盖位于凹部125内的全覆盖屏蔽件232。全覆盖屏蔽件232均匀地覆盖封装体140的外表面、接地元件111的外侧面111s、从凹部125露出的芯片120的上表面120u。更特别地，全覆盖屏蔽件232直接接触芯片120从凹部125露出的上表面120u。
填充物231可以是导电性或绝缘性，且可包括例如是一金属，如铜或一高聚物(high polymer)。此外，凹部125内的填充物231可作为一缓冲层，以减缓任何封装体140变形所导致的应力集中。填充物231完全地填入凹部125，使填充物231的上表面231u与全覆盖屏蔽件232的上表面132u实质上共面。另一例中，填充物231的上表面231u可突出于全覆盖屏蔽件232的上表面132u。另一例中，填充物231可填入凹部125的一部分，使填充物231的上表面231u陷入至全覆盖屏蔽件232的上表面132u以下。
如图4所示，经由通过凹部125而直接设置全覆盖屏蔽件232于芯片120的上表面120u，可提升散热性。凹部125的设计可增加对应于最差屏蔽效果的频率，从而提升屏蔽效果。
请参照图5，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括基板110、半导体芯片120、凹部125、封装体140、导电层330及多条焊线150。封装体140的一外表面包括一上表面140u及一外侧面140s。导电层330包括一导电材料331及一全覆盖屏蔽件132。导电材料331覆盖芯片120的上表面120u、封装体140的上表面140u及凹部125。全覆盖屏蔽件132覆盖导电材料331的上表面331u、封装体140的外侧面140s及接地元件111。
如图5所示，导电材料331包括一第一电性连接件3311及一第二电性连接件3312。第一电性连接件3311填入凹部125，且第二电性连接件3312覆盖第一电性连接件3311的上表面3311u及封装体140的上表面140u。第一电性连接件3311及第二电性连接件3312可相似于如上所述的电性连接件131。
请参照图6，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括基板110、半导体芯片120、凹部125、封装体440、导电层430及焊线150。导电层430覆盖芯片120的上表面120u、封装体440的外侧面440s及基板110的上表面110u的一部分。导电层430具有一外侧面430s，其与基板110的外侧面110s实值上共面。导电层430覆盖接地元件111从基板110的上表面110u露出的上表面，且导电层430因此电连接于一接地电压。此外，导电层430可覆盖一贯孔接垫，其通过贯孔112电连接于一接地电压，且未被封装体440覆盖。
封装体440形成于半导体芯片120的边缘，且包覆焊线150、芯片120的接垫121、基板110的上表面110u未被导电层430覆盖的部分及基板110的接垫113。封装体440因此防止导电层430电性连接于焊线150或接垫113、121。如此一来，封装体440可包括数个分离设置的子封装体，其中，各子封装体包覆对应的焊线150及接垫113、121。本例的封装体440的外侧面440s一曲面。例如，封装体440的剖面可以是一椭圆形或一圆形，或任何其它包括非曲面的外形。
请参照图7，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括基板110、半导体芯片120、凹部125、封装体440、导电层430及多条焊线150。除了封装体440的外侧面440s平面外，图7的实施例相似于图6。例如，封装体440的剖面轮廓可以是矩形或多边形。封装体440的结构视共振频率而定，且较佳地避免导电层与半导体芯片之间的短路。
请参照图8，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件600包括基板110、半导体芯片120、凹部125、封装体440、导电层430、多条焊线150及围墙(dam)660。围墙660环绕焊线150、半导体芯片120的接垫121及基板110的接垫113。封装体440填入围墙660所定义的空间，且更包覆焊线150。通过围墙660的设计，可有效地控制封装体440的外形，以防止导电层430电性连接焊线150与接垫113、121。另外，围墙660可包括数个分离的子围墙，而定义出凹部125，其中填入凹部125的各子封装体包覆对应的焊线150及接垫113、121。
围墙660可以是框架，其通过表面黏贴技术(surface adhesive technology，SMT)或涂布技术形成于芯片120上。此外，围墙660可以是导电性或绝缘性，例如是金属或相似于导电层430的材料。
请参照图9A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件700包括基板110、半导体芯片120、封装体140、导电层130及焊线150。导电层130包括填充物231及全覆盖屏蔽件132。填充物231占据且填入全覆盖屏蔽件132的凹部725。全覆盖屏蔽件132均匀地覆盖封装体140的外表面、接地元件111及芯片120的上表面120u。
如图9A所示，凹部725可以是一图案化凹部，且包数个子凹部726。至少一子凹部726与芯片120的上表面120u隔离，且至少一子凹部726接触芯片120的上表面120u。另一例中，所有的子凹部726可接触芯片120的上表面120u。
请参照图9B，其绘示图9A的半导体封装件700的俯视图。各子凹部726呈长条矩形(rectangular strip)，相较于其它具有相同长度的子凹部726，位于中间的子凹部726具有一较长长度。虽然图未绘示，另一例中，凹部725可排列成一开放或封闭环形，例如是圆形、椭圆、多边形或一曲线形。
请参照图9C，其绘示图9A的半导体封装件700的俯视图。如图所示，各子凹部726的外形，如从上方看去，为一圆形。另一例中，各子凹部726的剖面形状可以是多边形及/或曲线形，其中多边形为矩形、而曲线形为椭圆形或任何其它曲线形。
请参照图10，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件800包括基板110、半导体芯片120、凹部125、封装体140、导电层130及焊线150。封装体140具有彼此平行而非共面的第一外侧面140s1及第二外侧面140s2。基板110的外侧面110s与第一外侧面140s1共面。如此结构可由半穿切(half-cut)形成，且所有实施例的半导体封装件皆可采用类似方法形成相似图10的半穿切结构。
请参照图11，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件900包括基板110、半导体芯片120、凹部125、封装体140、导电层130及多条焊线150。基板110具有第一外侧面110s1与第二外侧面110s2，其中第一外侧面110s1与第二外侧面110s2间隔一距离，而非共面。基板110的第二外侧面110s2与封装体140的外侧面140s2共面。如此的结构由”半穿切”方法形成，且所有实施例的半导体封装件亦可采用类似方法形成相似图11的半穿切结构。请参照图12A，其绘示图1的半导体封装件100的热阻(TR)的模拟数据图。半导体封装件100的尺寸以10×10毫米，而芯片120的尺寸以5×5×0.1毫米为例。封装体140的厚度H1介于0.45与1.17毫米之间。半导体封装件100的电性连接件131的厚度H2介于约0.325与1.045毫米之间。导电层130的厚度与封装体140的厚度决定热阻(TR)。
请参照图12B，其绘示图5的半导体封装件300的热阻(TR)的模拟数据图。半导体封装件300的尺寸以10×10毫米，而芯片120的尺寸以5×5×0.1毫米为例。封装体140的厚度H1及第二材料3312的厚度介于0.45与1.17毫米之间。考虑到焊线150，第一电性连接件3311的厚度H3约0.1毫米，而第二电性连接件3312的厚度H4介于0.225与0.945之间。第一电性连接件3311的厚度及第二电性连接件3312的厚度决定热阻(TR)。
由于半导体封装件300的导电层330的厚度及面积大于半导体封装件100的导电层130的厚度及面积，故半导体封装件300的热阻(TR)低于半导体封装件100。因此，相较于半导体封装件100，半导体封装件300具有较佳热传导性(TR愈低，热传导性愈佳)。如图12A所示，当封装体140的厚度约为1.17毫米，半导体封装件100具有最大热传导性能。如图12B所示，当封装体140及第二电性连接件3312的厚度约为1.17毫米，半导体封装件300具有最大热传导性能。
请参照图13A至13F，其绘示图1A的半导体封装件100的制造步骤图。如图13A所示，设置半导体芯片120于基板110，例如使用黏贴层。芯片120具有侧面120s及上表面120u，且基板110包括至少一接地元件111。焊线150连接半导体芯片120与基板110。
如图13B所示，可采用例如是压缩成型(compression molding)、注射成型(injection molding)、转注成型(transfer molding)或任何其它工艺，形成封装体140以包覆半导体芯片120及焊线150。如图13C所示，可采用例如是图案化技术或任何其它工艺，形成凹部125于封装体140中，其中凹部125露出半导体芯片120的部分上表面120u。图案化技术例如是微影工艺(photolithography)、化学蚀刻(chemical etching)、激光钻孔(laser drilling)、机械钻孔(mechanical drilling)、磨削等。
如图13D所示，增加电性连接件131填入凹部125且覆盖露出的芯片120的上表面120u。电性连接件131
可采用例如是点胶、涂布方法或任何其它工艺形成。一些实施例中，电性连接件131可与全覆盖屏蔽件132于如后所述的图13E的切割工艺后的同一工艺形成。本例中，电性连接件131的上表面131u及封装体140的上表面140u共面。
如图13E所示，基板110设于载板160之后，沿经过封装体140、基板110及接地元件111的路径P，切割封装体的任一侧面。切割以露出接地元件111，且可采用激光、刀片或任何其它手段。本例中，以全穿切(full-cut)方法形成切割封装体140及基板110的切割路径P。然而，本实施例的切割方法不受本例所限。
如图13F所示，形成全覆盖屏蔽件132覆盖封装体140的外表面、电性连接件131的上表面131u、接地部111露出的外侧面111s及基板110的外侧面110s。全覆盖屏蔽件132与电性连接件131构成导电层130。电性连接件131全覆盖屏蔽件132连同电性连接件131形成导电层130。形成全覆盖屏蔽件132的方法包括化学气相沉积、无电镀法(electroless plating)、电解电镀(electrolytic plating)、印刷、旋涂、喷涂、溅镀(sputtering)、真空沉积法(vacuum deposition)或任何其它方法。
请参照图14，其绘示图4的半导体封装件200的制造步骤图。在切割后，形成全覆盖屏蔽件132均匀地覆盖封装体140的数个外表面、接地部111露出的数个外侧面111s及基板110的数个外侧面110s。全覆盖屏蔽件132可采用如上所述的图13F的方法形成。虽然未绘示，半导体封装件200的填充物231形成于凹部125而覆盖凹部125内的全覆盖屏蔽件132的部分。填充物231可部分地或完全地填入凹部125。
请参照图15A至15C，其绘示图5的半导体封装件300的制造步骤图。如图15A所示，在切割前，形成电性连接件331覆盖半导体芯片120的上表面120u及封装体140的上表面140u，且填入凹部125。电性连接件331可采用例如是如上所述的图13D及13F的方法形成。导电材料331包括位于凹部125内的第一电性连接件3311，及覆盖第一导电材料3311的上表面3311u及封装体140的上表面140u的第二电性连接件3312。封装体140可采用如上所述的图13B的方法形成。
如图15B所示，沿经过导电材料331、封装体140、基板110及接地元件111的路径P，切割封装体的任一侧面。露出接地元件111的切割方式可采用如上所述的图13F的方法形成。
如图15C所示，形成全覆盖屏蔽件132覆盖电性连接件331的上表面331u、封装体140的上表面140u、接地元件111的露出的外侧面111s及基板110的外表面110s。全覆盖屏蔽件132可采用如上所述的图13F的方法形成。
请参照图16A至16B，其绘示图6的半导体封装件400的制造步骤图。如图16A所示，形成封装体440以包覆半导体芯片120的侧面120s、焊线150、接垫113及121。封装体440可采用如上所述的图13B的方法形成。封装体440覆盖部分基板110的上表面110u及芯片120的上表面120u，以避免焊线150、接垫113、121与后续形成的导电层430电性接触。本例中，封装体140形成一环形(从上方看去)且定义凹部125。如图16B所示，形成导电层430包覆芯片120及封装体440。导电层430覆盖部分基板110的上表面110u及芯片120的上表面120u，但未受到封装体140覆盖。导电层430可采用如上所述的图13F的方法形成。
请参照图17A至17B，其绘示图8的半导体封装件600的制造步骤图。如图17A所示，形成至少一围墙660围绕焊线150、接垫121及113。围墙660可采用例如是表面黏贴技术(SMT)、涂布技术或任何其它方法形成。围墙660界定出后续形成的封装体440的范围。如图17B所示，形成封装体440填入围墙660所界定的区域，且包覆焊线150、接垫121及113。封装体440避免焊线150、接垫113、121与后续形成的导电层430(图8)的电性接触。
请参照图18A至18C，其绘示图10的半导体封装件800的制造步骤图。如图18A所示，沿经过封装体140的路径P，切割封装体的任一侧面。切割方法可采用如上所述的图13F的方法形成。切割路径P1形成后，封装体140形成一第二外侧面140s2，且部分的接地元件111从第二外侧面140s2露出。本例中，接地元件111突出于基板110的上表面110u。因此，切割路径P1可切割接地元件111而不用经过整个封装体140。这样的切割方法称为”半穿切”。然而，另一例中，切割路径P1可通经过整个封装体140。其它例子中，当接地元件111内埋于基板110时，切割路径P1经过整个封装体140及部分基板110，而露出设于基板110内的接地元件111。
如图18B所示，形成全覆盖屏蔽件132覆盖封装体140的外表面、电性连接件131的上表面131u及接地元件111的露出的外侧面111s。全覆盖屏蔽件132连同电性连接件131形成导电层130。
如图18C所示，沿经过封装体140及基板110的路径P2，切割封装体的任一侧面。切割可采用如上所述的图13F的方法形成。切割后，封装体140形成一第一外侧面140s1，且基板110形成一外侧面110s，其中第一外侧面140s1与外侧面110s实质上共面。由于切割路径P1及P2分别形成，封装体140的第一外侧面140s1平行于第二外侧面140s2，但与第二外侧面140s2不共面。
本例中，数个如图1A的导电层130导电层提供将热与电流远离芯片120的接地路径及热传导路径。热及电流从芯片120经由设置于芯片120的上表面120u的电性连接件131导向全覆盖屏蔽件132。热量通过全覆盖屏蔽件132往外散逸，而电流流向接地元件111。因此除了EMI屏蔽的外，全覆盖屏蔽件132亦提供散热及接地的功能。其它例子的传导路径稍微不同，例如，图4的例中，热量及电流首先流经接触芯片120的上表面120u的全覆盖屏蔽件232，然后流经凹部125内的填充物231。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (17)

1.一种半导体封装件，包括：
一基板，具有一接地元件；
一半导体芯片，设于该基板上，且具有数个焊垫；
一封装体，包覆该半导体芯片；
一凹部，形成于该封装体中并露出该半导体芯片的一上表面的至少一部分；
一电性连接件，设于至少二该焊垫之间的该凹部内，其中该电性连接件超过该半导体芯片的一侧边；以及
一导电层，设于该封装体的一外表面上，其中该导电层直接接触该电性连接件与该接地元件；
其中，该电性连接件与该导电层的一组合提供半导体封装件散热及电磁干扰的屏蔽；
其中，该凹部增加该封装件对应于一最差电磁干扰屏蔽效果的一共振频率，使该共振频率超过该半导体芯片的一操作频率。
2.如权利要求1所述的半导体封装件，其中该电性连接件直接接触该半导体芯片的该上表面。
3.如权利要求2所述的半导体封装件，其中一散热路径直接从该半导体芯片延伸至该电性连接件，且直接从该电性连接件至该导电层。
4.如权利要求1所述的半导体封装件，其中该导电层直接接触该半导体芯片的该上表面。
5.如权利要求1所述的半导体封装件，其中该凹部包括数个子凹部，所述子凹部与该半导体芯片的该上表面隔离。
6.如权利要求1所述的半导体封装件，其中该接地元件未延伸经过该基板。
7.如权利要求2所述的半导体封装件，其中该接地元件包括具有一侧壁的一部分导通孔，该侧壁从该基板露出。
8.一种半导体封装件，包括：
一基板，具有一接地元件；
一半导体芯片，设于该基板上，且具有数个焊垫；
一封装体，包覆该半导体芯片；
一凹部，形成于该封装体中且露出该半导体芯片的一上表面的至少一部分；以及
一元件，耦接至该半导体芯片的该上表面及该封装体，且提供该半导体封装件散热及电磁干扰屏蔽的功能；
其中，该凹部增加该封装件对应于一最差电磁干扰屏蔽效果的一共振频率，使该共振频率超过该半导体芯片的一操作频率。
9.如权利要求8所述的半导体封装件，其中该元件包括一电性连接件及一全覆盖屏蔽件，该凹部形成于该封装体且位于该半导体芯片上方，该电性连接件设于该凹部内，该全覆盖屏蔽件位于该电性连接件上方。
10.如权利要求9所述的半导体封装件，其中一散热路径直接从该半导体芯片延伸至该电性连接件，且直接从该电性连接件至该全覆盖屏蔽件。
11.如权利要求8所述的半导体封装件，其中该元件包括一全覆盖屏蔽件及一填充物，该全覆盖屏蔽件覆盖该封装体的一外表面及从该凹部露出的该半导体芯片的该上表面，该填充物与该全覆盖屏蔽件位于该凹部内，该全覆盖屏蔽件设于该填充物与该半导体芯片的该上表面之间。
12.如权利要求11所述的半导体封装件，其中一热路径从该半导体芯片直接延伸至该全覆盖屏蔽件，且从该全覆盖屏蔽件直接延伸至该填充物。
13.如权利要求8所述的半导体封装件，其中该元件包括一电性连接件及一全覆盖屏蔽件，该电性连接件覆盖该半导体芯片的该上表面及该封装体的一上表面，该全覆盖屏蔽件覆盖该电性连接件及该封装体。
14.如权利要求8所述的半导体封装件，其中该接地元件包括具有一侧壁的一部分导通孔，该侧壁从该基板露出。
15.一种半导体封装件的制造方法，包括：
设置一半导体芯片于一基板，其中该半导体芯片具有一侧面及一上表面，且该基板包括一接地元件；
形成一封装体包覆该半导体芯片的该侧面，其中该封装体定义一露出该半导体芯片的该上表面的凹部；
切割该封装体、该基板及该接地元件，以露出该接地元件的一侧壁；以及
形成一导电层覆盖该封装体的一外表面及从该凹部露出的该半导体芯片的该上表面，且接触露出的该接地元件，
其中，该凹部增加该封装件对应于一最差电磁干扰屏蔽效果的一共振频率，使该共振频率超过该半导体芯片的一操作频率。
16.如权利要求15所述的制造方法，其中形成该导电层的步骤包括：
形成一电性连接件覆盖该半导体芯片的该上表面；以及
形成一全覆盖屏蔽件覆盖该封装体的该外表面及该电性连接件的一上表面，且接触露出的该接地元件。
17.如权利要求15所述的制造方法，其中形成该导电层的步骤包括：
形成一全覆盖屏蔽件覆盖该封装体的该外表面及从该凹部露出的该半导体芯片的该上表面，且接触该接地元件；以及
形成一填充物于该凹部内。
CN201310106747.0A 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法 Active CN103219298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611005580.9A CN106449556B (zh) 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/472,131 US8704341B2 (en) 2012-05-15 2012-05-15 Semiconductor packages with thermal dissipation structures and EMI shielding
US13/472,131 2012-05-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201611005580.9A Division CN106449556B (zh) 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件

Publications (2)

Publication Number Publication Date
CN103219298A CN103219298A (zh) 2013-07-24
CN103219298B true CN103219298B (zh) 2016-12-28

Family

ID=48816972

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611005580.9A Active CN106449556B (zh) 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件
CN201310106747.0A Active CN103219298B (zh) 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611005580.9A Active CN106449556B (zh) 2012-05-15 2013-03-28 具有散热结构及电磁干扰屏蔽的半导体封装件

Country Status (3)

Country Link
US (1) US8704341B2 (zh)
CN (2) CN106449556B (zh)
TW (1) TWI484603B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
ITVI20130077A1 (it) 2013-03-20 2014-09-21 St Microelectronics Srl Un materiale riempitivo a base di grafene con una elevata conducibilita' termica per il collegamento di chips in dispositivi a microstruttura
CN104576566B (zh) * 2013-10-14 2017-10-27 纮华电子科技（上海）有限公司 模块集成电路封装结构及其制作方法
KR20150073350A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9968004B2 (en) 2015-09-25 2018-05-08 Laird Technologies, Inc. Thermal interface materials including electrically-conductive material
CN105405819B (zh) * 2015-11-06 2018-12-11 通富微电子股份有限公司 金属化晶圆级封装方法
WO2017108122A1 (en) 2015-12-23 2017-06-29 Intel IP Corporation Wafer level package structure with internal conductive layer
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
KR102419046B1 (ko) * 2016-06-14 2022-07-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI584720B (zh) 2016-06-15 2017-05-21 瑞昱半導體股份有限公司 電子裝置及其散熱及電磁屏蔽結構
CN107546197B (zh) * 2016-06-24 2021-04-16 瑞昱半导体股份有限公司 电子装置及其散热及电磁屏蔽结构
IT201700000485A1 (it) 2017-01-03 2018-07-03 St Microelectronics Srl Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
KR20180112463A (ko) * 2017-04-04 2018-10-12 에스케이하이닉스 주식회사 팬 아웃 웨이퍼 레벨 패키지 제조 방법
US10381316B2 (en) * 2017-05-10 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
US11380624B2 (en) 2017-09-30 2022-07-05 Intel Corporation Electromagnetic interference shield created on package using high throughput additive manufacturing
US10256193B1 (en) * 2017-11-29 2019-04-09 Nxp Usa, Inc. Methods and devices with enhanced grounding and shielding for wire bond structures
DE102018212438A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
KR102574453B1 (ko) 2018-09-03 2023-09-04 삼성전자 주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
JP7106753B2 (ja) * 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
JP7414822B2 (ja) * 2019-01-22 2024-01-16 長江存儲科技有限責任公司 集積回路パッケージング構造及びその製造方法
CN110233139B (zh) * 2019-06-18 2021-12-03 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
CN110267431B (zh) * 2019-06-18 2021-11-09 青岛歌尔微电子研究院有限公司 一种电路单元封装结构
CN110290451B (zh) * 2019-06-26 2021-01-19 维沃移动通信有限公司 一种封装组件及麦克风模组
US11197376B2 (en) * 2019-10-10 2021-12-07 The Boeing Company Method of forming a low loss electronics assembly
CN111863775B (zh) * 2020-06-16 2022-07-26 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構
CN112018055B (zh) * 2020-11-02 2021-01-05 甬矽电子(宁波)股份有限公司 电磁屏蔽散热封装结构及其制备方法
US11915991B2 (en) 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6054759A (en) * 1998-01-08 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip and package with heat dissipation
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439460A1 (de) 1964-10-19 1968-12-12 Siemens Ag Elektrisches Bauelement,insbesondere Halbleiterbauelement,mit einer aus isolierendemStoff bestehenden Huelle
JPS59172253A (ja) 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS59189142A (ja) 1983-04-12 1984-10-26 Ube Ind Ltd 導電性熱可塑性樹脂組成物
US4814205A (en) 1983-12-02 1989-03-21 Omi International Corporation Process for rejuvenation electroless nickel solution
US4821007A (en) 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
US5140745A (en) 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5173764A (en) 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress
JP2616280B2 (ja) 1991-04-27 1997-06-04 株式会社村田製作所 発振器及びその製造方法
DE4340594C2 (de) 1992-12-01 1998-04-09 Murata Manufacturing Co Verfahren zur Herstellung und zum Einstellen der Charakteristik eines oberflächenmontierbaren chipförmigen LC-Filters
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355016A (en) 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JPH07170035A (ja) * 1993-12-16 1995-07-04 Toshiba Corp 回路基板
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
DE4443489C2 (de) 1994-12-07 1997-08-14 Happich Gmbh Gebr Verfahren zum Herstellen eines mit Dekormaterialzuschnitten umhüllten Sonnenblendenkörpers einer Fahrzeugsonnenblende
US5677511A (en) 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US5600181A (en) 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
DE29514398U1 (de) 1995-09-07 1995-10-19 Siemens AG, 80333 München Abschirmung für Flachbaugruppen
US5847930A (en) 1995-10-13 1998-12-08 Hei, Inc. Edge terminals for electronic circuit modules
JP3432982B2 (ja) 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5998867A (en) 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
JP2938820B2 (ja) 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
JP2850860B2 (ja) 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JPH10284935A (ja) 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US6566596B1 (en) 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
JP4147652B2 (ja) 1998-08-06 2008-09-10 株式会社島津製作所 動力伝達装置
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6429512B1 (en) 1999-03-16 2002-08-06 Siliconware Precision Industries Co., Ltd. Ball grid array integrated circuit package with palladium coated heat-dissipation device
JP3617368B2 (ja) 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
US6191360B1 (en) 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6229702B1 (en) 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6093960A (en) 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US6261680B1 (en) 1999-12-07 2001-07-17 Hughes Electronics Corporation Electronic assembly with charge-dissipating transparent conformal coating
DE10002852A1 (de) 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
TW518733B (en) 2000-04-08 2003-01-21 Advanced Semiconductor Eng Attaching method of heat sink for chip package
US20010033478A1 (en) 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
TW456013B (en) 2000-07-04 2001-09-21 Advanced Semiconductor Eng Heat spreader substrate structure and the process thereof
US6541310B1 (en) 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US6448632B1 (en) 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
TW454321B (en) 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
TW490820B (en) 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
CN2457740Y (zh) 2001-01-09 2001-10-31 台湾沛晶股份有限公司 集成电路晶片的构装
US20020093108A1 (en) 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP3878430B2 (ja) 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
TW495943B (en) 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
TW574750B (en) 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
JP3645197B2 (ja) 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP3865601B2 (ja) 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US6458626B1 (en) 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
TW498516B (en) 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
KR100431180B1 (ko) 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US7034388B2 (en) 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP2003273571A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
TW535244B (en) 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
CN1323435C (zh) 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
JP3738755B2 (ja) 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
TWI283049B (en) 2002-08-16 2007-06-21 Advanced Semiconductor Eng Cavity down ball grid array package
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US7205647B2 (en) 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
JP2006501677A (ja) 2002-09-30 2006-01-12 アドバンスド インターコネクト テクノロジーズ リミテッド ブロック成形集成体用の耐熱強化パッケージ
US6962869B1 (en) 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
TWI286832B (en) 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
TW578284B (en) 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
WO2004060034A1 (ja) 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
TWI290757B (en) 2002-12-30 2007-12-01 Advanced Semiconductor Eng Thermal enhance MCM package and the manufacturing method thereof
TWI284395B (en) 2002-12-30 2007-07-21 Advanced Semiconductor Eng Thermal enhance MCM package
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
US20040150097A1 (en) 2003-01-30 2004-08-05 International Business Machines Corporation Optimized conductive lid mounting for integrated circuit chip carriers
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
TW582106B (en) 2003-02-19 2004-04-01 Advanced Semiconductor Eng Package and manufacturing method thereof
TWI236117B (en) 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
TW200416983A (en) 2003-02-26 2004-09-01 Advanced Semiconductor Eng Package structure with a cooling system
US7071553B2 (en) 2003-02-26 2006-07-04 Advanced Semiconductor Engineering, Inc. Package structure compatible with cooling system
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
CN1774959A (zh) 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6933993B2 (en) 2003-05-16 2005-08-23 Toppoly Optoelectronics Corp. Method of forming a color filter layer on an array substrate and device thereof
TWI228806B (en) 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package
JP4377157B2 (ja) 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
TWI236118B (en) 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
US7129422B2 (en) 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
TWI300261B (en) 2003-07-02 2008-08-21 Advanced Semiconductor Eng Chip package structur
JP4206858B2 (ja) 2003-08-04 2009-01-14 双葉電子工業株式会社 電界電子放出素子
TWI228809B (en) 2003-08-07 2005-03-01 Advanced Semiconductor Eng Flip chip package structure and substrate structure thereof
TWI231017B (en) 2003-08-18 2005-04-11 Advanced Semiconductor Eng Heat dissipation apparatus for package device
JP2005072095A (ja) 2003-08-20 2005-03-17 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6943423B2 (en) 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
TWI231588B (en) 2003-11-18 2005-04-21 Advanced Semiconductor Eng Semiconductor device package with a heat spreader
TWM255996U (en) 2003-12-26 2005-01-21 Advanced Semiconductor Eng Heat spreader with heat pipe for semiconductor package
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
TWI232568B (en) 2004-03-11 2005-05-11 Advanced Semiconductor Eng Multi package module with heat spreader
TWI234860B (en) 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
US7015577B2 (en) 2004-07-21 2006-03-21 Advanced Semiconductor Engineering, Inc. Flip chip package capable of measuring bond line thickness of thermal interface material
US7276724B2 (en) 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7327015B2 (en) 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP4453509B2 (ja) 2004-10-05 2010-04-21 パナソニック株式会社 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器
TWI256707B (en) 2004-10-21 2006-06-11 Advanced Semiconductor Eng Cavity-down multiple chip package
TWI246757B (en) 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
JP2006190767A (ja) 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7656047B2 (en) 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
WO2006098339A1 (ja) 2005-03-16 2006-09-21 Yamaha Corporation 半導体装置、半導体装置の製造方法、および蓋体フレーム
TW200636946A (en) 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
US7446265B2 (en) 2005-04-15 2008-11-04 Parker Hannifin Corporation Board level shielding module
EP1715520B1 (fr) 2005-04-21 2010-03-03 St Microelectronics S.A. Dispositif de protection d'un circuit électronique
JP4614278B2 (ja) 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US20090002969A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
TWI255541B (en) 2005-09-29 2006-05-21 Advanced Semiconductor Eng Package of leadframe with heatsinks
JP4816647B2 (ja) 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
DE102005057891B4 (de) 2005-12-02 2007-10-18 Gkss-Forschungszentrum Geesthacht Gmbh Verfahren und Vorrichtung zum Verbinden eines Kunstoff-Werkstücks mit einem weiteren Werkstück
US7445968B2 (en) 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
DE102006019080B3 (de) 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
TW200812023A (en) 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
US20080128890A1 (en) 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
TWI353047B (en) * 2006-12-28 2011-11-21 Siliconware Precision Industries Co Ltd Heat-dissipating-type semiconductor package
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
TWI369766B (en) 2007-12-04 2012-08-01 Advanced Semiconductor Eng Heat slug and semiconductor chip package
TWI334205B (en) 2007-05-14 2010-12-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US20090035895A1 (en) 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
EP2051298B1 (en) 2007-10-18 2012-09-19 Sencio B.V. Integrated Circuit Package
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US7906371B2 (en) 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
TWI453877B (zh) 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054759A (en) * 1998-01-08 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip and package with heat dissipation
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
CN101635281A (zh) * 2008-07-21 2010-01-27 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Also Published As

Publication number Publication date
US8704341B2 (en) 2014-04-22
CN106449556B (zh) 2021-04-16
CN103219298A (zh) 2013-07-24
CN106449556A (zh) 2017-02-22
US20130307128A1 (en) 2013-11-21
TW201347109A (zh) 2013-11-16
TWI484603B (zh) 2015-05-11

Similar Documents

Publication Publication Date Title
CN103219298B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN102074516B (zh) 半导体元件封装及其制作方法
US9236356B2 (en) Semiconductor package with grounding and shielding layers
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN102629560B (zh) 封装载板及其制作方法
CN102610709B (zh) 封装载板及其制作方法
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN101728363B (zh) 晶片封装结构及其制作方法
US8212339B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN100501987C (zh) 芯片向下的球栅阵列封装及其制造方法
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US20110309481A1 (en) Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
CN102610583B (zh) 封装载板及其制作方法
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
CN106298742B (zh) 半导体封装件及其制造方法
CN107658270A (zh) 电源转换器用陶瓷外壳
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN105514086B (zh) 半导体封装件及其制造方法
CN106449440A (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN102790140B (zh) 封装结构及其制作方法
US9258879B2 (en) Heat radiating substrate and method of manufacturing the same
CN102931165B (zh) 封装基板的制造方法
CN111640734B (zh) 一种芯片封装体
CN110600458A (zh) 一种led灯及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant