CN111863775B - 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 - Google Patents

散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 Download PDF

Info

Publication number
CN111863775B
CN111863775B CN202010546032.7A CN202010546032A CN111863775B CN 111863775 B CN111863775 B CN 111863775B CN 202010546032 A CN202010546032 A CN 202010546032A CN 111863775 B CN111863775 B CN 111863775B
Authority
CN
China
Prior art keywords
layer
shielding
metal
dielectric layer
cavity unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010546032.7A
Other languages
English (en)
Other versions
CN111863775A (zh
Inventor
陈先明
谢炳森
黄本霞
冯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010546032.7A priority Critical patent/CN111863775B/zh
Priority to PCT/CN2020/104571 priority patent/WO2021253573A1/zh
Priority to JP2021545754A priority patent/JP7236549B2/ja
Priority to KR1020217024192A priority patent/KR102566363B1/ko
Priority to US17/428,822 priority patent/US20220310529A1/en
Priority to TW109128048A priority patent/TWI723936B/zh
Publication of CN111863775A publication Critical patent/CN111863775A/zh
Application granted granted Critical
Publication of CN111863775B publication Critical patent/CN111863775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本申请公开了一种散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板，该散热兼电磁屏蔽嵌埋封装结构包括：介质层，包括上表面和下表面，介质层内部设置有至少一个空腔单元；绝缘层，设置于空腔单元中，空腔单元被绝缘层部分填充；电子元件，一端嵌埋于绝缘层中，另一端外露于空腔单元中，电子元件包括端子；通孔，贯穿于介质层的上表面和下表面，并与端子连通；金属层，覆盖在介质层的六个表面和通孔内，分别用于形成屏蔽层和线路层，屏蔽层覆盖电子元件外露一端，屏蔽层与线路层通过介质层阻隔。本申请的散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板能够同时实现较好的电磁辐射屏蔽和散热功能。

Description

散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板。
背景技术
电子产品体积日趋轻薄，集成度日益提高，埋入式封装技术越来越受到青睐，但随着集成化程度增加，运算能力的提高，对封装体的散热性，抗电磁干扰性要求越来越高。
目前，市面上散热性多采用在电子元件一个表面通过连接铜柱实现；而抗电磁干扰多通过在基板的外部利用金属封装外壳实现，并且现有的封装技术而言散热和抗电磁干扰的功能并不能兼顾设计。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供了一种散热兼电磁屏蔽嵌埋封装结构，包括：
介质层，包括上表面和下表面，所述介质层内部设置有至少一个空腔单元；
绝缘层，设置于所述空腔单元中，所述空腔单元被所述绝缘层部分填充；
电子元件，一端嵌埋于所述绝缘层中，另一端外露于所述空腔单元中，所述电子元件包括端子；
通孔，贯穿于所述介质层的上表面和下表面，并与所述端子连通；
金属层，覆盖在所述介质层的六个表面和所述通孔中分别用于形成屏蔽层和线路层，所述屏蔽层覆盖所述电子元件外露一端，所述屏蔽层与所述线路层通过所述介质层阻隔。
根据本申请第一方面实施例的散热兼电磁屏蔽嵌埋封装结构，至少具有以下有益效果：第一方面通过在介质层的六个表面形成屏蔽层达到全方位防电磁辐射的效果，第二方面通过通孔与电子元件的端子连通并引出至上下表面的线路层中实现高效散热，需要说明的是，位于电子元件端子反面的屏蔽层不仅可以实现电磁屏蔽功能同时具有散热功能。
可选地，在本申请的一个实施例中，所述介质层至少包括一层，每一层所述介质层表面均设置有线路层。
可选地，在本申请的一个实施例中，覆盖所述电子元件外露一端的屏蔽层与所述介质层表面的屏蔽层可以直接连通,还可以通过被金属层覆盖的通孔连通。
可选地，在本申请的一个实施例中，所述金属层包括种子层和覆盖层，所述种子层设置在所述覆盖层底部。
可选地，在本申请的一个实施例中，所述绝缘层为液态感光型介质材料，通过高温可固化。
第二方面，本申请实施例提供一种散热兼电磁屏蔽嵌埋封装结构的制作方法，包括：
提供具有通孔和空腔单元的第一介质层，所述第一介质层的四周表面和所述通孔内覆盖有金属层；
在空腔单元内设置绝缘层，贴装电子元件至所述绝缘层底部，固化并光刻所述绝缘层露出电子元件端子，其中所述电子元件上端露出所述绝缘层；
在所述第一介质层的上表面和下表面形成第一金属层，并对所述第一金属层光刻形成第一线路层和第一屏蔽层，所述第一线路层与所述端子和所述通孔连通；所述第一屏蔽层与所述第一介质层的四周表面的金属层连通。
根据本申请第二方面实施例的散热兼电磁屏蔽嵌埋封装结构的制作方法，至少具有以下有益效果：第一方面通过在介质层的六个表面形成屏蔽层达到全方位防电磁辐射的效果，第二方面通过将电子元件的端子连接至上下表面的线路层中实现高效散热，需要说明的是，位于电子元件端子反面的屏蔽层不仅可以实现电磁屏蔽功能同时具有散热功能。
可选地，在本申请的一个实施例中，在空腔单元内设置绝缘层，贴装电子元件至所述绝缘层底部，固化并光刻所述绝缘层露出电子元件端子还包括：
在所述第一介质层下表面层压胶带；
填充定量感光性液态介质材料至空腔单元形成绝缘层；
贴装电子元件至所述绝缘层底部；
预固化所述绝缘层；
移出所述胶带；
高温固化并光刻所述绝缘层露出电子元件端子。
可选地，在本申请的一个实施例中，形成所述第一金属层包括：
在所述第一介质层上表面形成种子层，所述种子层为金属和或金属合金材料；
在所述种子层表面形成覆盖层，所述覆盖层为具有一定厚度的金属材料。
可选地，在本申请的一个实施例中，还包括：
所述金属层数量为N,在所述第N金属层表面形成第N+1介质层，并对所述第N+1介质层光刻镀膜形成第N+1金属层；
对所述第N+1金属层光刻形成第N+1线路层和第N+1屏蔽层，所述第一线路层、……所述第N+1线路层与所述通孔连通，所述第一屏蔽层、……所述第N+1屏蔽层与所述第一介质层的四周表面的金属层连通，其中N≥1。
可选地，在本申请的一个实施例中，所述第一屏蔽层与所述第N+1屏蔽层与所述介质层的四周表面的金属层连通，其中所述第一屏蔽层与所述第N+1屏蔽层连通方式包括以下至少之一：
完全刻蚀掉位于所述空腔单元上表面对应的第N+1介质层，填充金属使得所述第一屏蔽层与所述第N+1屏蔽层通过金属无缝连接；
部分刻蚀掉位于所述空腔单元上表面对应的第N+1介质层形成通孔窗口，填充金属使得所述第一屏蔽层与所述N+1屏蔽层通过通孔连通。
第三方面，本申请实施例提供一种基板，包括如上第一方面所述的散热兼电磁屏蔽嵌埋封装结构。
根据本申请第三方面实施例的基板，至少具有以下有益效果：第一方面通过在基板的六个表面形成屏蔽层达到全方位防电磁辐射的效果，第二方面通过基板内部通孔与电子元件的端子连通并引出至上下表面的线路层中实现高效散热，需要说明的是，位于电子元件端子反面的屏蔽层不仅可以实现电磁屏蔽功能同时具有散热功能。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的截面图；
图2是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法的步骤流程图；
图3是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法中步骤S100对应的截面图；
图4至图5是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法中步骤S200对应的截面图；
图6至图7是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法中步骤S300对应的截面图；
图8至图9是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法中间状态对应的截面图；
图10是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的截面图；
图11至图12是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的制作方法中间状态对应的截面图；
图13是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的截面图；
图14是本申请另一个实施例提供的散热兼电磁屏蔽嵌埋封装结构的截面图。
介质层100、第一介质层110、第二介质层120、空腔单元130、绝缘层200、电子元件300、端子310、通孔400、金属层500、第一金属层501、第二金属层502、屏蔽层510、第一屏蔽层511、第二屏蔽层512、线路层520、第一线路层521、第二线路层522、种子层530、覆盖层540、胶带600、阻焊开窗700
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本申请提供了一种散热兼电磁屏蔽嵌埋封装结构，包括：介质层100，包括上表面和下表面，所述介质层100内部设置有至少一个空腔单元130；绝缘层200，设置于所述空腔单元130中，所述空腔单元130被所述绝缘层200部分填充；电子元件300，一端嵌埋于所述绝缘层200中，另一端外露于所述空腔单元130中，所述电子元件300包括端子310；通孔400，贯穿于所述介质层100的上表面和下表面，并与所述端子310连通；金属层500，覆盖在所述介质层100的六个表面和所述通孔400中分别用于形成屏蔽层510和线路层520，所述屏蔽层510覆盖所述电子元件300外露一端，所述屏蔽层510与所述线路层520通过所述介质层100阻隔。
在一实施例中，介质层100内部设置有一个或多个空腔单元130，空腔单元130可以是阵列排布也可以是非阵列排布，根据所需电子元件300的数量要求进行设置，空腔单元130形成后进行绝缘层200填充，绝缘层200并未填满空腔单元130，而预留有一定空间用于放置电子元件300和覆盖金属，电子元件300按照是否有接线端子310分为正面和反面，正面具有接线端子310置于绝缘层200底部接近空腔单元130下表面，反面外露于绝缘层200之上，金属层500包括屏蔽层510和线路层520，屏蔽层510覆盖在介质层100的四周以及上下六个表面，并且还覆盖在电子元件300反面的上部，通过屏蔽层510的设置可以达到全方位防电磁辐射的效果；另外在介质层100的内部设置有通孔400，通孔400与电子元件300的接线端子310连通，并延伸至介质层100的上表面和下表面的的线路层520，相对于电子元件300单面散热的技术，通过通孔400和介质层100上表面和下表面的线路层520连通的散热方式增加了电子元件300的散热面积，提高散热效率，并且电子元件300反面覆盖的屏蔽层510同样具有散热功能，更进一步提高了电子元件300的散热效率；再次利用绝缘层200材料进行空腔单元130预填充，不需要经过贴片后的层压再减薄工艺，大大缩短了生产周期，降低了生产成本，同时降低了材料的使用量，减少了对环境的污染。
需要说明的是，电子元件300包括但不限于器件、芯片，可以是有源器件也可以是无源器件，可以是独立的芯片或器件，也可以是多颗芯片或者器件的组合，按用途分类可以是不同的功率器件，还可以是射频或逻辑芯片，芯片或器件的种类和数量可根据实际需求按照3D背靠背堆叠多颗芯片的组合，也可以是上下左右单层阵列组合设计。电子元件300可以正面向下安装于空腔单元130中，通过与下表面线路层520连通进行导电和散热，还可以反面安装于空腔单元中130，此时，端子310向上可与上表面设置的线路层520连通进行导电和散热，电子元件310具体的安装方向可依据设计需求进行设置，均属于本申请的保护范围。
参照图14，本申请的一个实施例提供了一种散热兼电磁屏蔽嵌埋封装结构，所述介质层100至少包括一层，每一层所述介质层100表面均设置有线路层520。
在一实施例中，介质层100可以是单层，实现单层电子元件300的嵌埋封装，也可以是多层，实现叠层电子元件300的嵌埋封装，在每一层介质层100表面均设置有线路层520，各层介质层100之间的线路层520通过通孔400连通，并最终在最外层介质层100的上表面或者下表面以及四周表面形成屏蔽层510及线路层520，实现屏蔽、散热和电性接口引出功能。
本申请的一个实施例提供了一种散热兼电磁屏蔽嵌埋封装结构，覆盖所述电子元件300外露一端的屏蔽层510与所述介质层100表面的屏蔽层510还可以通过通孔连通。
参照图10和图13，在一实施例中，覆盖所述电子元件300外露一端的屏蔽层510与介质层100表面的屏蔽层510可以是一块整体的金属层500，也可以在金属层500中间间隔填充介质层100，使得原本连接在一起的金属层500中间形成金属通孔400进行连通，同样可以达到屏蔽和散热的功能，并且通过间隔介质层100填充的方式还可以降低金属与电子元件300表面因热膨胀系数不同而造成的应力损伤。
参照图6至图13，本申请的一个实施例提供了一种散热兼电磁屏蔽嵌埋封装结构，所述金属层500包括种子层530和覆盖层540，所述种子层530设置在所述覆盖层540底部。
在一实施例中，金属层500由相对厚度较薄的种子层530和相对厚度较厚的覆盖层540组成，种子层530设置在覆盖层540底部，种子层530可以为覆盖层540提供良好的覆盖基础，提高覆盖层540的质量，种子层530可以是但不限于钛、铜、钛钨合金等金属材料，覆盖层540可以但不限于是金属铜。
参照图1，本申请的一个实施例提供了一种散热兼电磁屏蔽嵌埋封装结构，所述绝缘层200为液态感光型介质材料，通过高温可固化。
在一实施例中，绝缘层200为液态感光型介质材料，可以通过点胶，印刷等方式进行填充，液态感光型介质材料具有高温固化的性能，液态状态时方便调整电子元件300的贴装位置以及露出高度，调整好进行固化可以将电子元件300安装的更加精准，绝缘层200材料可以但不限于是油墨，另外，利用液态感光型介质材料进行空腔单元预填充，不需要经过贴片后的层压再减薄工艺，大大缩短了生产周期，降低了生产成本，同时降低了材料的使用量，减少了对环境的污染。
基于上述散热兼电磁屏蔽嵌埋封装结构，提出本申请的散热兼电磁屏蔽嵌埋封装结构的制作方法的各个实施例。
参照图2，本申请的另一个实施例还提供了一种散热兼电磁屏蔽嵌埋封装结构的制作方法的流程图，该方法包括但不限于以下步骤：
S100，提供具有通孔400和空腔单元130的第一介质层110，所述第一介质层110的四周表面和所述通孔400内覆盖有金属层500；
如图3所示，利用第一介质层110制作有机框架，框架包括内部至少一个贯穿通孔400和至少一个空腔单元130，空腔单元130的体积和数量根据需要埋入的电子元件300的大小和设计需求设置，通孔400的数量和位置可以根据电子元件的位置和散热量进行设置。
S200在空腔单元130内设置绝缘层200，贴装电子元件300至所述绝缘层200底部，固化并光刻所述绝缘层200露出电子元件300端子310，其中所述电子元件300上端露出所述绝缘层200，对步骤S200进一步细化，该步骤S200包括但不限于：
S210在所述第一介质层110下表面层压胶带600；
S220填充定量感光性液态介质材料至空腔单元130形成绝缘层200；
S230贴装电子元件300至所述绝缘层200底部；
S240预固化所述绝缘层200；
S250移出所述胶带600；
S260高温固化并光刻所述绝缘层200露出电子元件300端子310。
如图4和图5所示，在图4中，在第一介质层110下表面层压胶带600，使空腔单元130底部密封，填充由液态感光性介质材料组成的绝缘层200，液态材料填充利于控制绝缘层200的填充量和填充高度，方便电子元件300安装，另外不需要经过贴装电子元件300后的层压再减薄工艺，大大缩短了生产周期降低了成本，最后贴装电子元件300至绝缘层200底部，其中电子元件300的端子310面朝下，接近第一介质层110下表面，电子元件300顶部高于绝缘层200方便后续与金属层500连接进行散热和屏蔽。在图5中，对填充好的绝缘层200进行预固化，目的是使液态绝缘层200凝固，方便移出胶带600，预固化温度不会造成胶带600的损伤，移出胶带600后对绝缘层200进行高温固化，进一步在固化后的绝缘层200表面进行光刻露出电源元件的端子310。
需要说明的是，胶带600起承载作用，胶带600不需经过高温固化处理，降低了对承载胶带600的高性能要求，降低生产成本，且因不需要对承载胶带600进行高温处理，可实现对承载胶带600多次重复利用，区别于以往电子元件300与承载胶带600直接接触并高温固化，在去除胶带600时往往会在电子元件300表面产生一定比例的残胶报废，此方法因高温固化时不需与胶带600直接接触，消除了电子元件300残胶的风险，提升了产品良率。
S300在所述第一介质层110的上表面和下表面形成第一金属层501，并对所述第一金属层501光刻形成第一线路层521和第一屏蔽层511，所述第一线路层521与所述端子310和所述通孔400连通，所述第一屏蔽层511与所述第一介质层110的四周表面的金属层500连通。
如图6所示，在一实施例中，形成所述第一金属层501包括：
在所述第一介质层110上表面形成种子层530，所述种子层530为金属和或金属合金材料；
在所述种子层530表面形成覆盖层540，所述覆盖层540为具有一定厚度的金属材料。
如图6所示，通过化学镀铜或溅射的方式在步骤S200的基础上在第一介质层110的上表面和下表面整面形成一层较薄的金属种子层530，常用的种子层530金属是钛、铜、钛钨合金，但不仅限于上述金属，进一步在金属种子层530上电镀金属覆盖层540，考虑金属的良好的导电导热性，选用铜金属进行电镀，通过填孔电镀工艺将空腔单元130以及所有金属种子层530上形成一定厚度的铜金属，目的是为了让电子元件300的背面以及绝缘层200上方侧壁部分都包覆金属，并将电子元件300与四周表面的金属层500相连，能更好的将热量传导至封装体的外表面，有效降低器件的工作温度。
在本申请的一些实施例中，种子层530可以为覆盖层540提供良好的覆盖基础，提高覆盖层540的质量，因此在本申请的一个实施例中，优选的，种子层530厚度为1000纳米，覆盖层540厚度为8000纳米，种子层530和盖层540的厚度是相对设计，设计的具体厚度参数值满足实际工艺和设计需求即可，都属于本申请的保护范围。
如图7所示，对第一金属层501光刻形成第一线路层521和第一屏蔽层511，在第一金属层501表面贴附光刻胶或者感光干膜，通过对光刻胶或者感光干膜曝光、显影的方式形成线路图案，通过蚀刻的方式去除图案对应部分的覆盖层540和种子层530，形成第一线路层521和第一屏蔽层511，第一线路层与电子元件端子310相连通并且位于第一介质层110的两端表面，可以实现电子元件300电气引脚的外部引出，方便后续进一步对电子元件300的电气电通或者测试，而第一屏蔽层511则与第一介质层四周表面的金属层500直接连通，实现防止电磁干扰和散热的作用。最后通过退膜的方式将光刻胶或感光干膜去除。
参照图8至图10，本申请的另一个实施例提供的一种散热兼电磁屏蔽嵌埋封装结构的制作方法的还可以包括以下步骤：
在所述第一金属层501表面形成第二介质层120，并对所述第二介质层120光刻镀膜形成第二金属层502，在图8中，在步骤S300基础上的第二介质层120包括上下两部分，在上下两部分第二介质层120的外侧表面贴附光刻胶或者感光干膜，对光刻胶或者感光干膜进行光刻形成金属通孔400，再电镀形成金属柱和四周表面金属层500，先压合第二介质层120材料，使连接更稳固，再利用等离子蚀刻或抛光等工艺减薄第二介质层120材料，露出金属柱上下表面和介质材料上下表，在图9中，通过化学电镀或者物理溅射的方式在第二介质层120材料四周和上下表面上形成第二金属层502，第二金属层502包括金属种子层530和覆盖层540，进一步通过图形电镀或负片蚀刻的方式对所述第二金属层502光刻形成第二线路层522和第二屏蔽层512，所述第一线路层521与所述第二线路层522与所述通孔400连通，所述第一屏蔽层511、所述第二屏蔽层512与所述第一介质层110的四周表面的金属连通，如图10所示，在外层两面涂覆或压合阻焊材料，阻焊材料为不导电的介质材料，通过曝光和显影在阻焊材料开出特定的阻焊开窗700。线路层520与电子元件300连通，通过阻焊开窗700将线路层520和屏蔽层510隔离，可以实现内部电子器件的电性引脚与四周表面屏蔽层之间的电性隔离，从而进行内部电子器件的布局和测试。
参照图14，在本申请的一个实施例中，还可以设置成多层封装结构，即，在所述第N金属层500表面形成第N+1介质层100，并对所述第N+1介质层100光刻镀膜形成第N+1金属层500；
对所述第N+1金属层500光刻形成第N+1线路层520和第N+1屏蔽层510，所述第一线路层521、……所述第N+1线路层520与所述通孔400连通，所述第一屏蔽层511、……所述第N+1屏蔽层510与所述第介质层110的四周表面的金属连通，其中N≥1。本申请的散热兼电磁屏蔽嵌埋封装结构层数可以布板布线层数的需求设置多层，其中内部线路层520之间通过内部通孔400最终连通至外外一层介质层100的表面，屏蔽层510通过各个介质层100四周表面的金属层500和内部通孔400进行连通。
参考图8至图13，本申请的另一个实施例提供的一种散热兼电磁屏蔽嵌埋封装结构的制作方法，所述第一屏蔽层511、所述第二屏蔽层512与所述第一介质层110的四周表面的金属连通，其中所述第一屏蔽层511与所述第二屏蔽层512连通方式包括以下至少之一：
完全刻蚀掉位于所述空腔单元130上表面对应的第二介质120，使得所述第一屏蔽层511与所述第二屏蔽层512无缝连接，如上述实施例描述的图8之图10所示。
在一实施例中，所述第一屏蔽层511与所述第二屏蔽层512连通方式还可以是：部分刻蚀掉位于所述空腔单元130上表面对应的第二介质层120，使得所述第一屏蔽层511与所述第二屏蔽层512填充第二介质120，如图11所示，在步骤S300基础上的第二介质层120的上下表面贴附光刻胶或者感光干膜，对光刻胶或者感光干膜进行光刻形成金属通孔400，所述金属通孔400既包括与线路层520连接的金属通孔400，也包括位于空腔单元130上表面金属层500的金属通孔400，再电镀形成金属柱和四周表面金属层500，压合第二介质层120材料，利用等离子蚀刻或抛光等工艺减薄第二介质层120材料，露出金属通孔400的上表面或者下表面以及第二介质层120的上表面和下表面，如图12所示，通过化学电镀或者物理溅射的方式在第二介质层120材料表面上形成第二金属层502，包括金属种子层530和覆盖层540，进一步通过图形电镀或负片蚀刻的方式形成第二线路层522和第二屏蔽层512，需要说明的是，位于空腔单元130上表面的第二屏蔽层512通过金属填充通孔400的方式与垂直方向的第一屏蔽层511相通，通过金属通孔400与介质间隔设置的连通关系有助于电子元件300表面应力的均匀扩散，提高封装结构的整体应力效果，在图13所示，在外层两面涂覆或压合阻焊材料，阻焊材料为不导电的介质材料，通过曝光和显影在阻焊材料开出特定的阻焊开窗700。线路层520与电子元件300连通，通过阻焊开窗700将线路层520和屏蔽层510隔离，可以实现内部电子器件的电性引脚与四周表面屏蔽层之间的电性隔离，从而进行内部电子器件的布局和测试。
本申请的另一个实施例还提供了一种基板，该基板包括有如上任一实施例中的兼电磁屏蔽嵌埋封装结构。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种散热兼电磁屏蔽嵌埋封装结构的制作方法，其特征在于，包括以下步骤：
提供具有通孔和空腔单元的第一介质层，所述第一介质层的四周表面和所述通孔内覆盖有金属层；
在空腔单元内设置绝缘层，贴装电子元件至所述绝缘层底部，固化并光刻所述绝缘层露出电子元件的端子，其中所述电子元件上端露出所述绝缘层；
在所述第一介质层的上表面和下表面形成第一金属层，并对所述第一金属层光刻形成第一线路层和第一屏蔽层，所述第一线路层与所述端子和所述通孔连通；所述第一屏蔽层与所述第一介质层的四周表面的金属层连通，
其中，在空腔单元内设置绝缘层，贴装电子元件至所述绝缘层底部，固化并光刻所述绝缘层露出电子元件的端子包括：
在所述第一介质层下表面层压胶带；
填充定量感光性液态介质材料至空腔单元形成绝缘层；
贴装电子元件至所述绝缘层底部；
预固化所述绝缘层；
移出所述胶带；
高温固化并光刻所述绝缘层露出电子元件的端子。
2.根据权利要求1所述的散热兼电磁屏蔽嵌埋封装结构的制作方法，其特征在于，形成所述第一金属层包括：
在所述第一介质层上表面形成种子层，所述种子层为金属和/或金属合金材料；
在所述种子层表面形成覆盖层，所述覆盖层为具有一定厚度的金属材料。
3.根据权利要求1或2所述的散热兼电磁屏蔽嵌埋封装结构的制作方法，其特征在于，还包括：
所述金属层数量为N，在第N金属层表面形成第N+1介质层，并对所述第N+1介质层光刻镀膜形成第N+1金属层；
对所述第N+1金属层光刻形成第N+1线路层和第N+1屏蔽层，所述第一线路层、……所述第N+1线路层与所述通孔连通，所述第一屏蔽层、……所述第N+1屏蔽层与所述第一介质层的四周表面的金属层连通，其中N≥1。
4.根据权利要求3所述的散热兼电磁屏蔽嵌埋封装结构的制作方法，其特征在于，所述第一屏蔽层与所述第N+1屏蔽层与所述介质层的四周表面的金属层连通，其中所述第一屏蔽层与所述第N+1屏蔽层连通方式包括以下至少之一：
完全刻蚀掉位于所述空腔单元上表面对应的第N+1介质层，填充金属使得所述第一屏蔽层与所述第N+1屏蔽层通过金属无缝连接；
部分刻蚀掉位于所述空腔单元上表面对应的第N+1介质层形成通孔窗口，填充金属使得所述第一屏蔽层与所述N+1屏蔽层通过通孔连通。
5.一种散热兼电磁屏蔽嵌埋封装结构，其特征在于，由权利要求1至4任意一项所述的散热兼电磁屏蔽嵌埋封装结构的制作方法制备得到，包括：
介质层，包括上表面和下表面，所述介质层内部设置有至少一个空腔单元；
绝缘层，设置于所述空腔单元中，所述空腔单元被所述绝缘层部分填充；
电子元件，一端嵌埋于所述绝缘层中，另一端外露于所述空腔单元中，所述电子元件包括端子；
通孔，贯穿于所述介质层的上表面和下表面，并与所述端子连通；
金属层，覆盖在所述介质层的六个表面和所述通孔内，分别用于形成屏蔽层和线路层，所述屏蔽层覆盖所述电子元件外露一端，所述屏蔽层与所述线路层通过所述介质层阻隔。
6.根据权利要求5所述的散热兼电磁屏蔽嵌埋封装结构，其特征在于，所述介质层至少包括一层，每一层所述介质层表面均设置有线路层。
7.根据权利要求5所述的散热兼电磁屏蔽嵌埋封装结构，其特征在于：覆盖所述电子元件外露一端的屏蔽层与所述介质层表面的屏蔽层直接连通，或者通过被金属层覆盖的通孔连通。
8.根据权利要求5所述的散热兼电磁屏蔽嵌埋封装结构，其特征在于：所述金属层包括种子层和覆盖层，所述种子层设置在所述覆盖层底部。
9.根据权利要求5所述的散热兼电磁屏蔽嵌埋封装结构，其特征在于：所述绝缘层为液态感光型介质材料，通过高温可固化。
10.一种基板，包括如权利要求5至9任一所述的散热兼电磁屏蔽嵌埋封装结构。
CN202010546032.7A 2020-06-16 2020-06-16 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板 Active CN111863775B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010546032.7A CN111863775B (zh) 2020-06-16 2020-06-16 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
PCT/CN2020/104571 WO2021253573A1 (zh) 2020-06-16 2020-07-24 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
JP2021545754A JP7236549B2 (ja) 2020-06-16 2020-07-24 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
KR1020217024192A KR102566363B1 (ko) 2020-06-16 2020-07-24 방열 겸 전자기 차폐 임베디드 패키징 구조의 제조방법
US17/428,822 US20220310529A1 (en) 2020-06-16 2020-07-24 Heat dissipation-electromagnetic shielding embedded packaging structure, manufacturing method thereof, and substrate
TW109128048A TWI723936B (zh) 2020-06-16 2020-08-18 散熱兼電磁屏蔽嵌埋封裝結構、製作方法和基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010546032.7A CN111863775B (zh) 2020-06-16 2020-06-16 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板

Publications (2)

Publication Number Publication Date
CN111863775A CN111863775A (zh) 2020-10-30
CN111863775B true CN111863775B (zh) 2022-07-26

Family

ID=72986739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010546032.7A Active CN111863775B (zh) 2020-06-16 2020-06-16 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板

Country Status (3)

Country Link
CN (1) CN111863775B (zh)
TW (1) TWI723936B (zh)
WO (1) WO2021253573A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4012763A1 (de) * 2020-12-09 2022-06-15 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN113725150A (zh) * 2021-08-30 2021-11-30 中国电子科技集团公司第五十八研究所 一种通孔填充制作方法
CN113490402B (zh) * 2021-09-08 2021-11-02 凯瑞电子(诸城)有限公司 一种电子元件壳体封装结构
CN114496818A (zh) * 2021-12-09 2022-05-13 珠海越亚半导体股份有限公司 多器件分层嵌埋封装结构及其制作方法
CN114666995B (zh) * 2022-02-25 2024-03-26 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN116454059B (zh) * 2023-06-09 2023-09-08 尚睿微电子（上海）有限公司 基板、封装结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
US20190051612A1 (en) * 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US10062663B2 (en) * 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN108305868A (zh) * 2017-01-12 2018-07-20 艾马克科技公司 具有电磁干扰屏蔽的半导体封装及其制造方法
US20190051612A1 (en) * 2017-08-08 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
TW202201706A (zh) 2022-01-01
TWI723936B (zh) 2021-04-01
CN111863775A (zh) 2020-10-30
WO2021253573A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111863775B (zh) 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
EP1356520B1 (en) Microelectronic substrate with integrated devices
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US8004068B2 (en) Shielded multi-layer package structures
US9922902B2 (en) Semiconductor device and semiconductor package
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
CN100452342C (zh) 制造内置器件的基板的方法
US20210273036A1 (en) In-plane inductors in ic packages
CN101742813B (zh) 安装板和半导体模块
CN101192542A (zh) 电路板结构及其制造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
CN112103191B (zh) 芯片封装结构及其制作方法
CN107845610A (zh) 基板结构及其制作方法
US20220310529A1 (en) Heat dissipation-electromagnetic shielding embedded packaging structure, manufacturing method thereof, and substrate
CN113675158B (zh) 循环冷却嵌埋封装基板及其制作方法
JP2023541730A (ja) パッケージング構造及びその製造方法
US20230092873A1 (en) Semiconductor device package
CN114666995B (zh) 封装基板及其制作方法
CN111863626B (zh) 支撑框架结构及其制作方法
CN115621225A (zh) 一种2.5d/3d高散热封装结构
CN116884860A (zh) 芯片嵌埋封装方法和基板
CN115116997A (zh) 一种液体循环冷却封装基板及其制作方法
CN116895618A (zh) 芯片散热结构、芯片叠装结构、封装结构以及制备方法
TW200411874A (en) Method of manufacturing BGA substrate with high performance of heat dissipating structure
CN114743936A (zh) 封装基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant