CN115621225A - 一种2.5d/3d高散热封装结构 - Google Patents
一种2.5d/3d高散热封装结构 Download PDFInfo
- Publication number
- CN115621225A CN115621225A CN202211246397.3A CN202211246397A CN115621225A CN 115621225 A CN115621225 A CN 115621225A CN 202211246397 A CN202211246397 A CN 202211246397A CN 115621225 A CN115621225 A CN 115621225A
- Authority
- CN
- China
- Prior art keywords
- layer
- heat dissipation
- chip
- substrate
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种2.5D/3D高散热封装结构，包括：基板和芯片封装单元；芯片封装单元设置于基板上；芯片封装单元包括至少两层芯片封装结构；每层芯片封装结构处分别设有内散热金属层；最外层的芯片封装结构的表面设有外散热金属层；两层以上的内散热金属层之间延伸焊接，且外散热金属层又与内散热金属层之间延伸焊接；基板的边部上设有边部散热金属层；且内散热金属层和外散热金属层的边缘均与基板上的边部散热金属层焊接。该封装结构无需复杂的贴装工艺，可以使集成芯片由内到外散热，并且散热面积大，散热效率较高。
Description
技术领域
本发明涉及半导体芯片封装技术领域，特别涉及一种2.5D/3D高散热封装结构。
背景技术
随着科技技术的不断发展，人们对消费类电子产品的需求也越来越高，电子产品中的存储芯片是一个关键的核心零部件，因而，对于此芯片的封装要求也越来越高，如体积小、容量大、散热性能好等。在散热性能方面，目前行业内普遍采用在芯片表面贴装散热盖以通过热传递的方式来增加散热面积，但是随着2.5D及3D芯片的封装结构中芯片集成越来越多，采用散热盖的方式难以使集成芯片内部的热能得到直接有效的释放，造成芯片功能开发的障碍。
发明内容
为解决上述技术问题，本发明的目的在于提供一种2.5D/3D高散热封装结构。该封装结构无需复杂的贴装工艺，可以使集成芯片由内到外散热，并且散热面积大，散热效率较高。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种2.5D/3D高散热封装结构，包括：基板和芯片封装单元；芯片封装单元设置于基板上；芯片封装单元包括至少两层芯片封装结构；每层芯片封装结构处分别设有内散热金属层；最外层的芯片封装结构的表面设有外散热金属层；两层以上的内散热金属层之间延伸焊接，且外散热金属层又与内散热金属层之间延伸焊接；基板的边部上设有边部散热金属层；且内散热金属层和外散热金属层的边缘均与基板上的边部散热金属层焊接。
进一步的，所述基板的边缘处还设有与边部散热金属层相接的散热拓展裙边。
进一步的，芯片封装单元包括两层芯片封装结构，且第一层芯片封装结构设置于基础封装结构上；该基础封装结构包括金属重布线层和绝缘介质层；所述第一层芯片封装结构包括与金属重布线层电连接的第一层芯片、对第一层芯片进行包覆的第一塑封层以及设置于第一塑封层上的金属线路结构；该金属线路结构与所述金属重布线层电连接；第二层芯片封装结构包括与所述金属线路结构电连接的第二层芯片以及对第二层芯片进行包覆的第二塑封层。
更进一步的，第一塑封层与绝缘介质层之间以及第一塑封层与第二塑封层之间分别设有所述的内散热金属层。
进一步的，所述基板上设有基础线路层，该基础线路层与芯片封装单元电连接。
更进一步的，所述基板上还设有电性导出结构，该电性导出结构与基础线路层电连接。
更进一步的，所述电性导出结构为焊球。
进一步的，所述散热拓展裙边用于与外部的PCB板焊接。
本发明的有益效果是：
本发明的封装结构中的内散热金属层、外散热金属层以及基板上的边部散热金属层连接为一个整体，并形成一种包裹且穿插于芯片封装单元的散热金属结构，可以实现面积最大化散热，并可实现封装结构从内到外面积最大化的整体散热效果。
而且，本发明的封装结构可以省去芯片表面散热胶和粘性胶水，无需复杂的贴装工艺。
相比于现有技术，该封装结构可以增大散热面积，提高散热效率，有利于芯片功能开发。
附图说明
图1为本发明实施例的一种2.5D/3D高散热封装结构的结构示意图。
图2至图5为本发明实施例的2.5D/3D高散热封装结构的制作过程的示意图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
如图1所示的一种2.5D/3D高散热封装结构的较佳实施例；该实施例的封装结构包括：基板1和芯片封装单元；芯片封装单元设置于基板1上；芯片封装单元包括两层芯片封装结构；每层芯片封装结构处分别设有内散热金属层2；最外层的芯片封装结构的表面设有外散热金属层3；两层芯片封装结构中设置的两层内散热金属层2之间延伸焊接，且外散热金属层3又与内散热金属层2之间延伸焊接；基板1的边部上设有边部散热金属层4；且内散热金属层2和外散热金属层3的边缘均与基板1上的边部散热金属层4焊接。
在本实施例中，所述基板1的边缘处还设有与边部散热金属层4相接的散热拓展裙边5。该散热拓展裙边5用于与外部的PCB板焊接，达到散热面积最大化的效果，实现封装结构从内至外的整体散热。
在本实施例中，芯片封装单元包括两层芯片封装结构，且第一层芯片封装结构设置于基础封装结构上；该基础封装结构包括金属重布线层6和绝缘介质层7；所述第一层芯片封装结构包括与金属重布线层6电连接的第一层芯片8、对第一层芯片8进行包覆的第一塑封层9以及设置于第一塑封层9上的金属线路结构10；该金属线路结构10与所述金属重布线层6电连接；第二层芯片封装结构包括与所述金属线路结构10电连接的第二层芯片11以及对第二层芯片11进行包覆的第二塑封层12。第一层芯片和第二层芯片上均设有用于电连接的导电结构。
第一塑封层9与绝缘介质层7之间以及第一塑封层9与第二塑封层12之间分别设有所述的内散热金属层2。
其中的基板1上设有基础线路层13，该基础线路层13与芯片封装单元电连接；具体的，在本实施例中，基础封装结构上设有与其上的金属重布线层6电连接的电连接结构14；基础线路层13通过该电连接结构14与芯片封装单元电连接。
基板1上还设有电性导出结构15，该电性导出结构15与基础线路层13电连接。
在本实施例中，电性导出结构15以及电连接结构14均为焊球。
该实施例的2.5D/3D高散热封装结构的制作方法，包括如下步骤：
S1，提供一载板，在该载板的一面上通过依次进行的溅射种子层、曝光、显影、电镀、蚀刻等工艺形成一层金属重布线层6，然后在该金属重布线层6上覆盖一层绝缘介质层7；在绝缘介质层7上形成导通孔，在绝缘介质层7上形成另一层填充导通孔的金属重布线层6，两层金属重布线层6通过导通孔内的金属电连接；在绝缘介质层外侧的金属重布线层6上焊接电连接结构14，在本实施例中，该电连接结构14为焊球；然后，去除载板，在绝缘介质层7的背离电连接结构14的另一面上镀一层内散热金属层2，且该内散热金属层2的位置要避开用于与芯片封装结构电连接的区域，得到基础封装结构，如图2所示。
S2，将第一层芯片8连接在基础封装结构的金属重布线层6上，然后，通过塑封工艺形成包覆第一层芯片的第一塑封层9；在该第一塑封层9上形成导通孔，然后在第一塑封层9上形成填充导通孔的金属线路结构10，得到第一层芯片封装结构；在第一塑封层9上镀一层内散热金属层2；该内散热金属层2沿第一塑封层9和绝缘介质层7的侧部延伸，并与绝缘介质层7上的内散热金属层焊接；第一塑封层9上的内散热金属层的位置避开用于与另一层芯片封装结构电连接的区域；该步骤S2得到的结构如图3所示。
S3，将第二层芯片11连接在第一层芯片封装结构的金属线路结构10上；然后，通过塑封工艺形成包覆第二层芯片11的第二塑封层12，得到第二层芯片封装结构；在第二塑封层12的表面上镀一层外散热金属层3；该外散热金属层3沿芯片封装结构的侧部延伸，直至基础封装结构下侧处。外散热金属层3与内散热金属层2焊接。该步骤S3得到的结构如图4所示。
S4，提供一基板1，在该基板1的一面上形成一层基础线路层13，再在该基板1上设置导通孔，在基板1的另一面上形成另一层填充导通孔的基础线路层13；在该基板1的一面上形成与基础线路层13连接的电性导出结构15；在本实施例中，电性导出结构15为焊球；在基板1的背离电性导出结构15的一面的边部镀一层边部散热金属层4；并且，在基板1的边部预留与边部散热金属层4相接的散热拓展裙边5；散热拓展裙边5可以与后续的PCB板连接。该步骤S4得到的基板结构如图5所示。
S5，将步骤S3形成的结构与步骤S4形成的基板1焊接，其中，基础封装结构上的电连接结构14与基板1上的基础线路层13连接；内散热金属层2、外散热金属层3均与基板1的边部散热金属层4焊接，得到如图1所示的封装结构。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种2.5D/3D高散热封装结构，其特征在于，包括：基板和芯片封装单元；芯片封装单元设置于基板上；芯片封装单元包括至少两层芯片封装结构；每层芯片封装结构处分别设有内散热金属层；最外层的芯片封装结构的表面设有外散热金属层；两层以上的内散热金属层之间延伸焊接，且外散热金属层又与内散热金属层之间延伸焊接；基板的边部上设有边部散热金属层；且内散热金属层和外散热金属层的边缘均与基板上的边部散热金属层焊接。
2.根据权利要求1所述的一种2.5D/3D高散热封装结构，其特征在于，所述基板的边缘处还设有与边部散热金属层相接的散热拓展裙边。
3.根据权利要求1所述的一种2.5D/3D高散热封装结构，其特征在于，芯片封装单元包括两层芯片封装结构，且第一层芯片封装结构设置于基础封装结构上；该基础封装结构包括金属重布线层和绝缘介质层；所述第一层芯片封装结构包括与金属重布线层电连接的第一层芯片、对第一层芯片进行包覆的第一塑封层以及设置于第一塑封层上的金属线路结构；该金属线路结构与所述金属重布线层电连接；第二层芯片封装结构包括与所述金属线路结构电连接的第二层芯片以及对第二层芯片进行包覆的第二塑封层。
4.根据权利要求3所述的一种2.5D/3D高散热封装结构，其特征在于，第一塑封层与绝缘介质层之间以及第一塑封层与第二塑封层之间分别设有所述的内散热金属层。
5.根据权利要求1或3所述的一种2.5D/3D高散热封装结构，其特征在于，所述基板上设有基础线路层，该基础线路层与芯片封装单元电连接。
6.根据权利要求5所述的一种2.5D/3D高散热封装结构，其特征在于，所述基板上还设有电性导出结构，该电性导出结构与基础线路层电连接。
7.根据权利要求6所述的一种2.5D/3D高散热封装结构，其特征在于，所述电性导出结构为焊球。
8.根据权利要求2所述的一种2.5D/3D高散热封装结构，其特征在于，所述散热拓展裙边用于与外部的PCB板焊接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211246397.3A CN115621225A (zh) | 2022-10-12 | 2022-10-12 | 一种2.5d/3d高散热封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211246397.3A CN115621225A (zh) | 2022-10-12 | 2022-10-12 | 一种2.5d/3d高散热封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115621225A true CN115621225A (zh) | 2023-01-17 |
Family
ID=84863113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211246397.3A Pending CN115621225A (zh) | 2022-10-12 | 2022-10-12 | 一种2.5d/3d高散热封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115621225A (zh) |
-
2022
- 2022-10-12 CN CN202211246397.3A patent/CN115621225A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222852B2 (en) | Method for fabricating electronic package | |
| US5804872A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
| CN100501987C (zh) | 芯片向下的球栅阵列封装及其制造方法 | |
| CN109087908B (zh) | 封装结构、电子设备及封装方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
| CN102779808B (zh) | 集成电路封装和封装方法 | |
| US20140048313A1 (en) | Thermally enhanced wiring board with thermal pad and electrical post | |
| US7309838B2 (en) | Multi-layered circuit board assembly with improved thermal dissipation | |
| TW201240044A (en) | Packaging substrate with well structure filled with insulator and manufacturing method | |
| CN115621225A (zh) | 一种2.5d/3d高散热封装结构 | |
| CN115513168A (zh) | 封装结构、封装结构的制备方法和电子设备 | |
| CN112490232A (zh) | 智能功率模块和智能功率模块的制造方法 | |
| CN210575932U (zh) | 一种引线框架及封装结构 | |
| CN112490234A (zh) | 智能功率模块和智能功率模块的制造方法 | |
| CN214099627U (zh) | 智能功率模块 | |
| CN217983329U (zh) | 半导体封装结构 | |
| CN104218015A (zh) | 封装结构及其制作方法 | |
| US20230127494A1 (en) | Signal-heat separated tmv packaging structure and manufacturing method thereof | |
| CN214705927U (zh) | 智能功率模块 | |
| CN216084870U (zh) | 一种半导体封装 | |
| US20240055415A1 (en) | Package with mold-embedded inductor and method of fabrication therefor | |
| CN219321342U (zh) | 封装母板及封装体 | |
| TWI819632B (zh) | 電路板及其製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |