CN104218015A - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN104218015A
CN104218015A CN201310208813.5A CN201310208813A CN104218015A CN 104218015 A CN104218015 A CN 104218015A CN 201310208813 A CN201310208813 A CN 201310208813A CN 104218015 A CN104218015 A CN 104218015A
Authority
CN
China
Prior art keywords
rigid
circuit board
flexible circuit
electric contact
contact mat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310208813.5A
Other languages
English (en)
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201310208813.5A priority Critical patent/CN104218015A/zh
Priority to TW102119672A priority patent/TW201446086A/zh
Publication of CN104218015A publication Critical patent/CN104218015A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

一种封装结构，其包括软硬结合电路板及封装于所述软硬结合电路板的第一芯片，所述软硬结合电路板包括软性电路板及形成于软性电路板一侧的第一硬性增层基板，所述软性电路板包括包括相互连接并一体成型的两个弯折区域和一个固定区域，所述固定区域连接于两个所述弯折区域之间，所述第一硬性增层基板形成于所述固定区域，所述第一硬性增层基板内形成有第一收容凹槽，所述第一芯片收容于所述第一收容凹槽内，所述软硬结合电路板具有多个第一电性接触垫，所述第一芯片具有多个与所述第一电性接触垫一一对应的电极垫，每个所述第一电性接触垫与对应的一个电极垫相互导通。

Description

封装结构及其制作方法
技术领域
本发明涉及芯片封装领域，尤其涉及一种封装结构及其制作方法。
背景技术
芯片封装的一种方法是采用打线(wire bonding)封装或覆晶(Flip Chip)封装等接合方式将芯片与硬质的基板(substrate)结合，形成一个组件后，再将整个的组件组装到电路板而应用到各式之电子产品，从芯片到在电路板组装需经过复杂的程序，其间易产生因质量问题和良率损失而造成成本高，质量不易控制。
芯片封装的另一种方法是将芯片封装到软性电路板板上，但因软性电路板之材料特性限制，使得在软性电路板板上封装芯片加工难度高，且在高脚数封装常有可靠度失效问题，一般只能应用于较低脚数之芯片的封装，从而使得多脚数芯片的封装受到限制。
发明内容
因此，有必要提供一种封装结构及其制作方法，以解决现有芯片封装存在的上述问题。
以下将以实施例说明一种封装结构及其制作方法。
一种封装结构，其包括软硬结合电路板及封装于所述软硬结合电路板的第一芯片，所述软硬结合电路板包括软性电路板及形成于软性电路板一侧的第一硬性增层基板，所述软性电路板包括包括相互连接并一体成型的两个弯折区域和一个固定区域，所述固定区域连接于两个所述弯折区域之间，所述第一硬性增层基板形成于所述固定区域，所述第一硬性增层基板内形成有第一收容凹槽，所述第一芯片收容于所述第一收容凹槽内，所述软硬结合电路板具有多个第一电性接触垫，所述第一芯片具有多个与所述第一电性接触垫一一对应的电极垫，每个所述第一电性接触垫与对应的一个电极垫相互导通。
一种封装结构的制作方法，包括步骤：制作一个软硬结合电路板，所述软硬结合电路板包括软性电路板及形成于软性电路板一侧的第一硬性增层基板，所述软性电路板包括包括相互连接并一体成型的两个弯折区域和一个固定区域，所述固定区域连接于两个所述弯折区域之间，所述第一硬性增层基板形成于所述固定区域，所述第一硬性增层基板内形成有第一收容凹槽，所述软硬结合电路板具有多个第一电性接触垫；以及将第一芯片封装于所述软硬结合电路板，所述第一芯片收容于所述第一收容凹槽内，所述第一芯片具有多个与所述第一电性接触垫一一对应的电极垫，每个所述第一电性接触垫与对应的一个电极垫相互导通。
与现有技术相比，本技术方案提供的封装结构及其制作方法，直接将芯片封装于性能良好的软硬结合电路板的硬性部分，从而可以解决现有技术中将芯片封装于封装基板形成组件后在封装于电路板工艺复杂的问题及工艺复杂而产生的产品良率较低的问题，也可以解决由于芯片封装于软性电路板仅能用于较少脚数的芯片的封装的问题。并且，形成的封装结构由于软硬结合电路板具有软性部分，可以轻易的因应不同产品之需要可以很有弹性的做各式的组装，包括挠折、弯曲、绕开避位等，又可以减少尺寸和节省占据空间。进一步地，本技术方案提供的封装结构，由于软硬结合电路板的硬性增层基板内形成有用于收容芯片的收容槽，可以将芯片收容于所述的收容槽内，从而可以节省封装结构占据的空间。
附图说明
图1是本技术方案实施例提供的软性电路板的剖面示意图。
图2是本技术方案实施例提供的第一胶层、第二胶层、第一铜箔和第二铜箔的剖面示意图。
图3是本技术方案实施例提供的依次压合第一铜箔、第一胶层、软性电路板、第二胶层及第二铜箔后，并将第一铜箔和第二铜箔制作形成外层导电线路后的剖面示意图。
图4是本技术方案实施例的封装结构的剖面示意图。
图5是本技术方案提供的另一封装结构的剖面示意图。
图6是本技术方案提供的又一封装结构的剖面示意图。
图7是本技术方案提供的又一封装结构的剖面示意图。
主要元件符号说明
封装结构 10、20、11、21
软性电路板 110
第一绝缘层 111
第一表面 1111
第二表面 1112
第一导电线路 112
第二导电线路 113
弯折区域 114
固定区域 115
封装区域 116
第一电性接触垫 117、1131、1171
第一胶片 120
第一铜箔 130
第二胶片 140
第二铜箔 150
第一外层导电线路 131
第一防焊层 161
第一开口 1611
导电孔 101
第二外层导电线路 151
第二电性接触垫 1511、1172
第二防焊层 162
第二开口 1621
第一收容凹槽 171
第二收容凹槽 172
第一硬性增层基板 118
第二硬性增层基板 119
第一芯片 200
第一芯片本体 210
第一电极垫 220
第二芯片 300
第二芯片本体 310
第二电极垫 320
封装胶体 230
第一键合线 240
焊球 250
第二键合线 340
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及实施例对本技术方案提供的封装结构及其制作方法作进一步说明。
本技术方案提供的封装结构的制作方法包括如下步骤：
第一步，请一并参阅图1至5，制作一个软硬结合电路板100。
所述软硬结合电路板100的制作具体包括如下步骤：
首先，请参阅图1，提供一个软性电路板110。
软性电路板110为制作有导电线路的电路板。软性电路板110可以为单面电路板也可以为双面电路板。本实施例中，以软性电路板110为双面电路板为例进行说明。软性电路板110包括第一绝缘层111、第一导电线路112及第二导电线路113。第一绝缘层111包括相对的第一表面1111和第二表面1112，第一导电线路112形成于第一绝缘层111的第一表面1111，第二导电线路113形成于第一绝缘层111的第二表面1112。软性电路板110包括固定区域115、连接于固定区域115相对两侧的弯折区域114以及位于所述固定区域115内的封装区域116。弯折区域114用于形成软硬结合电路板板的弯折区相对应。固定区域115用于与硬性电路板相互固定连接。所述封装区域116与后续封装的芯片相对应。所述封装区域116内不设置有第一导电线路112和第二导电线路113。
其次，在软性电路板110的固定区域115的两侧分别形成第一硬性增层基板118及第二硬性增层基板119。
本实施例中，以第一硬性增层基板118及第二硬性增层基板119为仅包括一层介电层及一层导电线路的硬性增层基板为例来进行说明。
具体地，请一并参阅图2及图3，先提供第一胶片120、第一铜箔130、第二胶片140及第二铜箔150，第一胶片120和第二胶片140的形状与软性电路板110的固定区域115的形状相对应。
本实施例中，第一胶片120和第二胶片140均为为半固化胶片（prepreg，PP）。所述第一胶片120和第二胶片140内均形成有与封装区域116形状相对应的开口。
再请参阅图3，依次堆叠并压合第一铜箔130、第一胶片120、软性电路板110、第二胶片140及第二铜箔150，第一胶片120和第二胶片140均与软性电路板110的固定区域115相对应。
所述第一胶片120和第二胶片140压合后固化发生硬化，从而使得软性电路板110的固定区域115对应部分成为软硬结合电路板的硬性区域。
再将第一铜箔130制作形成第一外层导电线路131，将第二铜箔150制作形成第二外层导电线路151，将位于封装区域116两侧的第一铜箔130和第二铜箔150同时蚀刻去除。位于软性电路板110封装区域116的一侧的第一胶片120的开口形成第一收容凹槽171，位于软性电路板110的封装区域116的另一侧的第二胶片140的开口形成第二收容凹槽172。
并在第一外层导电线路131一侧形成第一防焊层161，在第二外层导电线路151的一侧形成第二防焊层162。
将第一铜箔130和第二铜箔150制作形成导电线路可以采用影像转移工艺及蚀刻工艺。在形成第一外层导电线路131和第二外层导电线路151之前，还可以包括制作电导通第一外层导电线路131和第一导电线路112的导电孔101，以及制作电导通第二外层导电线路151及第二导电线路113的导电孔101的步骤。
所述第一外层导电线路131包括多个第一电性接触垫1311，所述第一防焊层161具有多个第一开口1611，每个第一电性接触垫1311从对应的第一开口1611露出。所述第二外层导电线路151包括多个第二电性接触垫1511，所述第二防焊层162具有多个第二开口1621，每个第二电性接触垫1511从对应的第二开口1621露出。
可以理解的是，在压合第一铜箔130、第一胶片120、软性电路板110、第二胶片140及第二铜箔150之前，可以软性电路板110的弯折区域114的相对的两侧贴合可剥型胶片。可剥型胶片的形状均与弯折区域的形状相对应，即可剥型胶片刚好能覆盖弯折区域。从而在进行蚀刻过程中，弯折区域114内的导电线路不能与蚀刻药水相接触，从而避免了导电线路被腐蚀。在形成第一外层导电线路131和第二外层导电线路151之后，可以将可剥型胶片从弯折区域114去除。
另外，如果在压合第一铜箔130、第一胶片120、软性电路板110、第二胶片140及第二铜箔150之前，弯折区域114的相对的两侧贴合可剥型胶片，第一胶片120和第二胶片140的形状也可以与软性电路板的形状相同，并在制作完成第一外层导电线路131和第二外层导电线路151之后，通过开盖的方式，将弯折区域114对应的第一胶片120、第二胶片140及可剥型胶片一并去除。
可以理解的是，软硬结合电路板100未形成第一防焊层161和第二防焊层162之前，还可以继续进行增层制作，以得到包括更多介电层及导电线路层的硬性增层基板。并且，也可以仅在软性电路板110的一侧进行增层制作。
另外，所述软硬结合电路板100也可以仅包括第一收容凹槽171，而不包括第二收容凹槽172。即在软硬结合电路板的制作过程中，第二胶片140内并不形成有与封装区域116相对应的开口，而仅在第一胶片120内形成开口，从而经过压合及外层导电线路制作之后，仅在软硬结合电路板100中形成一个收容凹槽。
本实施例中，第一硬性增层基板118包括第一胶片120固化后形成的介电层及第一外层导电线路131，第二硬性增层基板119包括第二胶片140固化后形成的介电层及第二外层导电线路151。
进一步的，当软硬结合电路板100的硬性部分的第一硬性增层基板118和第二硬性增层基板119包括多层导电线路及多层基板层时，形成的收容凹槽也可以不延伸至软性线路板的表面，而仅贯穿部分的第一硬性增层基板118和第二硬性增层基板119。
可以理解的是，所述软硬结合电路板100的制作方法不限于本实施例提供的方式。现有技术中用于制作软硬结合电路板的方式都可以用于软硬结合电路板100的制作。
第二步，请参阅图4，在软硬结合电路板100的第一收容凹槽171内封装第一芯片200，在第二收容凹槽172内封装第二芯片300，从而得到封装结构10。
所述第一芯片200包括第一芯片本体210、形成于第一芯片本体210表面的第一电极垫220。所述第二芯片300包括第二芯片本体310、形成于第二芯片本体310表面的第二电极垫320。所述第一芯片200和第二芯片300可以采用打线的方式封装于软硬结合电路板100。具体地：先采用封装胶体230将第一芯片200固定于软硬结合电路板100的第一收容凹槽171内，将第二芯片300固定于软硬结合电路板100的第二收容凹槽172内。然后，采用打线的方式在每个第一电性接触垫1311和对应的一个第一电极垫220之间形成第一键合线240。在每个第二电性接触垫1511和对应的一个第二电极垫320之间形成第二键合线340。最后，还可以通过封装胶体将第一芯片200及第一键合线240包覆起来，以对第一芯片200及第一键合线240进行保护。还可以通过封装胶体将第二芯片300及第二键合线340包覆起来，以对第二芯片300及第二键合线340进行保护。
请参阅图5，本技术方案第二实施例也提供一种封装结构20的制作方法，所述封装结构的制作方法与第一实施例提供的封装结构的制作方法相近，不同之处在于，所述软性电路板110的封装区域116设置有第一电性接触垫117，所述第一电性接触垫117可以设置于软性电路板110的导电线路层内。在形成第一收容凹槽171时，所述第一电性接触垫117从第一收容凹槽171露出。在进行芯片封装时，所述第一芯片200也可以采用覆晶封装的方式封装于软硬结合电路板100，从而得到封装结构20。多个第一电性接触垫117的分布较为密集，并且每个电极垫与一个第一电性接触垫117相对应。从而每个第一电性接触垫117与对应的电极垫之间可以采用焊球250进行电导通。并且，可以在第一芯片200与软硬结合电路板100之间填充封装胶体，以使得第一芯片200与软硬结合电路板100紧密结合。
本实施例中，所述收容凹槽也可以形成于软性电路板110的相对两侧，从而可以在软性电路板110的相对两侧均封装芯片。进一步地，当软硬结合电路板100的硬性部分具有多层导电线路及多层介电层时，形成的收容凹槽也可以不延伸至软性线路板的表面，而仅贯穿部分的硬性增层基板，所述第一电性接触垫117形成于硬性增层基板的导线线路内，并从收容凹槽的底部露出。
可以理解的是，本技术方案提供的封装结构，还可以在芯片表面形成散热片等结构，以对芯片进行散热。
请参阅图4，本技术方案第三实施例提供一种封装结构10，所述封装结构10包括软硬结合电路板100、封装于软硬结合电路板100的第一芯片200和第二芯片300。
所述软硬结合电路板100包括软性电路板110及层压于软性电路板110的固定区域相对两侧的第一硬性增层基板118和第二硬性增层基板119。所述第一硬性增层基板118内第一收容凹槽171，所述第二硬性增层基板119内具有第二收容凹槽172，所述第一芯片200收容于所述第一收容凹槽171内，所述第二芯片300收容于所述第二收容凹槽172内。所述第一硬性增层基板118具有第一外层导电线路131，所述第一外层导电线路131包括多个第一电性接触垫1311。所述第一芯片200具有多个第一电极垫220，每个第一电极垫220与对应的第一电性接触垫1311通过第一键合线240相互导通。所述第二硬性增层基板119具有第二外层导电线路151，所述第二外层导电线路151包括多个第二电性接触垫1511。所述第二芯片300具有多个第二电极垫320，每个第二电极垫320与对应的第二电性接触垫1511通过第二键合线340相互导通。本实施例中，所述第一收容凹槽171贯穿第一硬性增层基板118，第二收容凹槽172贯穿第二硬性增层基板119，即第一收容凹槽171和第二收容凹槽172均延伸至软硬结合电路板100的软性电路板110的表面。
可以理解的是，所述封装结构10也可以仅封装有一个芯片，而仅在第一硬性增层基板118或第二硬性增层基板119内形成一个收容凹槽。
本实施例提供的封装结构也可以为图6所示的封装结构11。所述封装结构11包括软硬结合电路板100、封装于软硬结合电路板100的第一芯片200和第二芯片300。
所述软硬结合电路板100包括软性电路板110及层压于软性电路板110的固定区域相对两侧的第一硬性增层基板118和第二硬性增层基板119。所述第一硬性增层基板118内第一收容凹槽171，所述第二硬性增层基板119内具有第二收容凹槽172，所述第一芯片200收容于所述第一收容凹槽171内，所述第二芯片300收容于所述第二收容凹槽172内。所述第一硬性增层基板118和第二硬性增层基板119均为包括多层导电线路层和多层介电层的多层基板。所述第一收容凹槽171仅延伸至部分第一硬性增层基板118，所述第二收容凹槽172仅延伸至部分第二硬性增层基板119。
可以理解的是，所述封装结构11也可以仅封装有一个芯片，而仅在第一硬性增层基板118或第二硬性增层基板119内形成一个收容凹槽。所述收容凹槽仅延伸至部分的第一硬性增层基板118或第二硬性增层基板119内。请参阅图5，本技术方案第四实施例提供一种封装结构20，所述封装结构10包括软硬结合电路板100、封装于软硬结合电路板100的第一芯片200和第二芯片300。
所述软硬结合电路板100包括软性电路板110及层压于软性电路板110的固定区域相对两侧的第一硬性增层基板118和第二硬性增层基板119。所述第一硬性增层基板118内第一收容凹槽171，所述第一芯片200收容于所述第一收容凹槽171内。本实施例中，所述第一收容凹槽171贯穿第一硬性增层基板118，即第一收容凹槽171延伸至软硬结合电路板100的软性电路板110的表面。
所述软性电路板110具有第一导电线路112和第二导电线路113。所述第一导电线路112包括多个第一电性接触垫117。所述第一电性接触垫117从所述第一收容凹槽171底部露出。第一芯片200具有多个电极垫，多个第一电性接触垫117的分布较为密集，并且每个电极垫与一个第一电性接触垫117相对应。从而每个第一电性接触垫117与对应的电极垫之间可以采用焊球250进行电导通。并且，可以在第一芯片200与软硬结合电路板100之间填充封装胶体，以使得第一芯片200与软硬结合电路板100紧密结合。
可以理解的是，所述封装结构10也可以封装有两个芯片，即在第一硬性增层基板118和第二硬性增层基板119内均形成收容凹槽，从而封装两个芯片。
本实施例提供的封装结构也可以为图7所示的封装结构21。所述封装结构21包括软硬结合电路板100、封装于软硬结合电路板100的第一芯片200和第二芯片300。
所述软硬结合电路板100包括软性电路板110及层压于软性电路板110的固定区域相对两侧的第一硬性增层基板118和第二硬性增层基板119。所述第一硬性增层基板118内第一收容凹槽171，所述第二硬性增层基板119内具有第二收容凹槽172，所述第一芯片200收容于所述第一收容凹槽171内，所述第二芯片300收容于所述第二收容凹槽172内。所述第一硬性增层基板118和第二硬性增层基板119均为包括多层导电线路层和多层介电层的多层基板。所述第一收容凹槽171仅延伸至部分第一硬性增层基板118，所述第二收容凹槽172仅延伸至部分第二硬性增层基板119。所述第一硬性增层基板118的部分导电线路从第一收容凹槽171底部露出，形成第一电性接触垫1171。所述第二硬性增层基板119的部分导电线路从第二收容凹槽172底部露出，形成第二电性接触垫1172。所述第一芯片200具有多个电极垫，并且每个电极垫与一个第一电性接触垫1171相对应。从而每个第一电性接触垫1171与对应的电极垫之间可以采用焊球250进行电导通。所述第二芯片300具有多个电极垫，并且每个电极垫与一个第二电性接触垫1172相对应。从而每个第二电性接触垫1172与对应的电极垫之间可以采用焊球250进行电导通。
可以理解的是，所述封装结构21也可以仅封装有一个芯片，而仅在第一硬性增层基板118或第二硬性增层基板119内形成一个收容凹槽。所述收容凹槽仅延伸至部分的第一硬性增层基板118或第二硬性增层基板119内。
本技术方案提供的封装结构及其制作方法，直接将芯片封装于性能良好的软硬结合电路板的硬性部分，从而可以解决现有技术中将芯片封装于封装基板形成组件后在封装于电路板工艺复杂的问题及工艺复杂而产生的产品良率较低的问题，也可以解决由于芯片封装于软性电路板仅能用于较少脚数的芯片的封装的问题。并且，形成的封装结构由于软硬结合电路板具有软性部分，可以轻易的因应不同产品之需要可以很有弹性的做各式的组装，包括挠折、弯曲、绕开避位等，又可以减少尺寸和节省占据空间。
进一步地，本技术方案提供的封装结构，由于软硬结合电路板的硬性增层基板内形成有用于收容芯片的收容槽，可以将芯片收容于所述的收容槽内，从而可以节省封装结构占据的空间。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (13)

1.一种封装结构，其包括软硬结合电路板及封装于所述软硬结合电路板的第一芯片，所述软硬结合电路板包括软性电路板及形成于软性电路板一侧的第一硬性增层基板，所述软性电路板包括包括相互连接并一体成型的两个弯折区域和一个固定区域，所述固定区域连接于两个所述弯折区域之间，所述第一硬性增层基板形成于所述固定区域，所述第一硬性增层基板内形成有第一收容凹槽，所述第一芯片收容于所述第一收容凹槽内，所述软硬结合电路板具有多个第一电性接触垫，所述第一芯片具有多个与所述第一电性接触垫一一对应的电极垫，每个所述第一电性接触垫与对应的一个电极垫相互导通。
2.如权利要求1所述的封装结构，其特征在于，所述第一收容凹槽贯穿所述第一硬性增层基板，所述第一电性接触垫形成于所述第一硬性增层基板，每个所述电极垫与对应的一个第一电性接触垫通过键合线相互导通。
3.如权利要求1所述的封装结构，其特征在于，所述第一收容凹槽贯穿所述第一硬性增层基板，所述第一电性接触垫形成于所述软性电路板并从所述第一收容凹槽底部露出，每个所述第一电性接触垫与对应的一个电极垫之间通过焊球相互导通。
4.如权利要求1所述的封装结构，其特征在于，所述第一收容凹槽仅延伸至部分所述第一硬性增层基板内，所述第一电性接触垫形成于所述第一硬性增层基板，每个所述电极垫与对应的一个第一电性接触垫通过键合线相互导通。
5.如权利要求1所述的封装结构，其特征在于，所述第一收容凹槽仅延伸至部分所述第一硬性增层基板内，所述第一电性接触垫形成于所述第一硬性增层基板并从所述第一收容凹槽底部露出，每个所述第一电性接触垫与对应的一个电极垫之间通过焊球相互导通。
6.如权利要求1所述的封装结构，其特征在于，所述软硬结合电路板还包括形成于软性电路板的固定区域的另一侧的第二硬性增层基板，所述第二硬性增层基板内形成有第二收容凹槽，所述封装结构还包括第二芯片，所述第二芯片收容于所述第二收容凹槽内，所述软硬结合电路板具有多个第二电性接触垫，所述第二芯片具有多个与所述第二电性接触垫一一对应的电极垫，每个所述第二电性接触垫与对应的一个电极垫相互导通。
7.如权利要求6所述的封装结构，其特征在于，所述第二收容凹槽贯穿所述第二硬性增层基板，所述第二电性接触垫形成于所述第二硬性增层基板，每个所述电极垫与对应的一个第二电性接触垫通过键合线相互导通。
8.如权利要求6所述的封装结构，其特征在于，所述第二收容凹槽贯穿所述第二硬性增层基板，所述第二电性接触垫形成于所述软性电路板并从所述第二收容凹槽底部露出，每个所述第二电性接触垫与对应的一个电极垫之间通过焊球相互导通。
9.如权利要求6所述的封装结构，其特征在于，所述第二收容凹槽仅延伸至部分所述第二硬性增层基板内，所述第二电性接触垫形成于所述第二硬性增层基板，每个所述电极垫与对应的一个第二电性接触垫通过键合线相互导通。
10.如权利要求6所述的封装结构，其特征在于，所述第二收容凹槽仅延伸至部分所述第俄硬性增层基板内，所述第二电性接触垫形成于所述第二硬性增层基板并从所述第二收容凹槽底部露出，每个所述第二电性接触垫与对应的一个电极垫之间通过焊球相互导通。
11.一种封装结构的制作方法，包括步骤：
制作一个软硬结合电路板，所述软硬结合电路板包括软性电路板及形成于软性电路板一侧的第一硬性增层基板，所述软性电路板包括包括相互连接并一体成型的两个弯折区域和一个固定区域，所述固定区域连接于两个所述弯折区域之间，所述第一硬性增层基板形成于所述固定区域，所述第一硬性增层基板内形成有第一收容凹槽，所述软硬结合电路板具有多个第一电性接触垫；以及
将第一芯片封装于所述软硬结合电路板，所述第一芯片收容于所述第一收容凹槽内，所述第一芯片具有多个与所述第一电性接触垫一一对应的电极垫，每个所述第一电性接触垫与对应的一个电极垫相互导通。
12.如权利要求11所述的封装结构的制作方法，其特征在于，所述软硬结合电路板还包括形成于软性电路板的另一侧的第二硬性增层基板，所述第二硬性增层基板内形成有第二收容凹槽，所述软硬结合电路板还具有多个第二电性接触垫，所述封装结构的制作方法还包括将第二芯片封装于所述软硬结合电路板，所述第二芯片收容于所述第二收容凹槽内，所述第二芯片具有多个与所述第二电性接触垫一一对应的电极垫，每个所述第二电性接触垫与对应的一个电极垫相互导通。
13.如权利要求11所述的封装结构的制作方法，其特征在于，每个所述第一电性接触垫与对应的一个电极垫通过键合线或者焊球相互导通。
CN201310208813.5A 2013-05-30 2013-05-30 封装结构及其制作方法 Pending CN104218015A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310208813.5A CN104218015A (zh) 2013-05-30 2013-05-30 封装结构及其制作方法
TW102119672A TW201446086A (zh) 2013-05-30 2013-06-03 封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310208813.5A CN104218015A (zh) 2013-05-30 2013-05-30 封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN104218015A true CN104218015A (zh) 2014-12-17

Family

ID=52099370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310208813.5A Pending CN104218015A (zh) 2013-05-30 2013-05-30 封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN104218015A (zh)
TW (1) TW201446086A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033753A (zh) * 2015-03-12 2016-10-19 恒劲科技股份有限公司 封装模块及其基板结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761060B (zh) * 2021-02-03 2022-04-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461182A (zh) * 2002-05-14 2003-12-10 奥林巴斯光学工业株式会社 刚性挠性基板及使用该基板的照相机
CN102036466A (zh) * 2009-09-25 2011-04-27 三星电机株式会社 刚性-柔性电路板以及制造该电路板的方法
CN102487577A (zh) * 2010-12-01 2012-06-06 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN102548235A (zh) * 2010-12-20 2012-07-04 三星电机株式会社 一种制造电子元件嵌入式刚-柔性印刷电路板的方法
CN102740612A (zh) * 2011-04-13 2012-10-17 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461182A (zh) * 2002-05-14 2003-12-10 奥林巴斯光学工业株式会社 刚性挠性基板及使用该基板的照相机
CN102036466A (zh) * 2009-09-25 2011-04-27 三星电机株式会社 刚性-柔性电路板以及制造该电路板的方法
CN102487577A (zh) * 2010-12-01 2012-06-06 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN102548235A (zh) * 2010-12-20 2012-07-04 三星电机株式会社 一种制造电子元件嵌入式刚-柔性印刷电路板的方法
CN102740612A (zh) * 2011-04-13 2012-10-17 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033753A (zh) * 2015-03-12 2016-10-19 恒劲科技股份有限公司 封装模块及其基板结构
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构

Also Published As

Publication number Publication date
TW201446086A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US7939920B2 (en) Multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
CN102598258B (zh) 用于微电子封装衬底的多个表面处理
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
CN104103531A (zh) 封装结构及其制作方法
WO2017079516A1 (en) Semiconductor systems having premolded dual leadframes
CN111627871A (zh) 半导体封装件
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
EP2733727B1 (en) Packaging method of quad flat non-leaded package
US9508677B2 (en) Chip package assembly and manufacturing method thereof
CN103426869B (zh) 层叠封装件及其制造方法
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN104218015A (zh) 封装结构及其制作方法
US20180138149A1 (en) Package-on-package structure and manufacturing method thereof
JP6210533B2 (ja) プリント基板およびその製造方法
TWI423405B (zh) 具載板之封裝結構
JP4364181B2 (ja) 半導体装置の製造方法
CN201541392U (zh) 电路板
JP4263211B2 (ja) 半導体装置
JP3910937B2 (ja) 半導体装置
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100604327B1 (ko) 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141217