CN106033753A - 封装模块及其基板结构 - Google Patents

封装模块及其基板结构 Download PDF

Info

Publication number
CN106033753A
CN106033753A CN201510109130.3A CN201510109130A CN106033753A CN 106033753 A CN106033753 A CN 106033753A CN 201510109130 A CN201510109130 A CN 201510109130A CN 106033753 A CN106033753 A CN 106033753A
Authority
CN
China
Prior art keywords
insulating barrier
board structure
layer
line layer
tertiary circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510109130.3A
Other languages
English (en)
Other versions
CN106033753B (zh
Inventor
余俊贤
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510109130.3A priority Critical patent/CN106033753B/zh
Priority to US15/062,336 priority patent/US9754982B2/en
Publication of CN106033753A publication Critical patent/CN106033753A/zh
Application granted granted Critical
Publication of CN106033753B publication Critical patent/CN106033753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Studio Devices (AREA)

Abstract

一种封装模块及其基板结构，该基板结构包括：一第一绝缘层；一第一线路层，其结合于该第一绝缘层；多个第一导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；一第二线路层，其设于该第一绝缘层上并电性连接该些第一导电柱体；多个第二导电柱体与多个导电凸块，其设于该第二线路层上；以及一第二绝缘层，其设于该第一绝缘层、第二线路层、第二导电柱体与导电凸块上，且该第二绝缘层上具有外露该些导电凸块的一开口，故若应用于相机镜头，可将感测器元件设于该开口中，以降低整体封装模块的厚度。

Description

封装模块及其基板结构
技术领域
本发明涉及一种基板结构，尤指一种用于埋设电子元件的基板结构。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术亦随之开发出不同的封装型态。目前应用于感测器元件或相机镜头的电子元件大都仍采用打线(Wire bonding)封装型式、或晶片直接板上封装(Chip On Board，简称COB)型式。
如图1所示的相机模块(Camera module)，其为现有打线型封装模块1，其包括：一电路件10、一镜片11、一封装体12、一传动件13、一支撑件(holder)14以及一相机镜头的IC电子元件18。所述的电路件10为软硬还合(Rigid-Flex)电路板，其具有多个电性接点100及外接排线102。所述的支撑件14设于该电路件10上并承载该封装体12。所述的封装体12用于封装该电子元件18，且该封装体12具有多个电性连接该电子元件18的线路层(图略)，该线路层的外接垫16藉由多个如金线的焊线19电性连接该电路件10的电性接点100。所述的电子元件18的上表面具有一外露于该封装体12的感应区18a，以作为光感应之用。所述的传动件13为音圈马达(Voice CoilMotor，简称VCM)，其设于该支撑件14上。所述的镜片11设于该传动件13上并遮盖该感应区18a。
如图1’所示的另一相机模块，其为现有打线型封装模块1’，其包括：一封装基板10’、一镜片11、一透光件12’、一传动件13、一支撑件14以及一相机镜头的IC电子元件18。所述的封装基板10’用于承载该电子元件18并藉由多个如金线的焊线19电性连接该电子元件18。所述的支撑件14藉由粘胶140设于该封装基板10’上并遮盖该电子元件18，且该支撑件14具有一开口141。所述的电子元件18的上表面具有一感应区18a，以作为光感应之用，且该感应区18a外露于该开口141。所述的透光件12’为例如玻璃，其设于该支撑件14的开口141的底端上并遮盖该感应区18a。所述的传动件13为音圈马达(VCM)，其设于该支撑件14的开口141的壁面上。所述的镜片11设于该传动件13上并遮盖该透光件12’。
然而，现有打线型封装模块1,1’的组成零部件繁多，导致成本较高，且组装还杂度高。
此外，该封装模块1,1’的部件层数极多，导致整体模块的厚度难以减低及尺寸难以缩小。例如，该封装模块1的传动件13的厚度极厚，且该封装体12与该传动件13之间需以该支撑件14作结合，导致该封装模块1的厚度难以降低，而该封装体12与该传动件13需于四边布设连接点(如该外接垫16)，导致模块尺寸难以缩小；或者，该封装模块1’的支撑件14需覆盖该电子元件18，导致其体积庞大，因而难以缩小该封装模块1’的尺寸。
又，现有封装模块1,1’中，该些焊线19具有一定的拉高线弧，使该支撑件14需具有一定的高度以使该传动件13(或该透光件12’)不会碰触该些焊线19，导致难以进一步薄化该打线型封装模块1,1’。
另外，现有封装模块1’中，该支撑件14与该封装基板10’之间需用粘胶140连接，因而衍生对位问题与厚度增加的问题。
因此，如何避免现有技术中的种种缺失，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装模块及其基板结构，以降低整体封装模块的厚度。
本发明的基板结构，其包括：一第一绝缘层，其具有相对的第一表面及第二表面；一第一线路层，其嵌埋并结合于该第一绝缘层的第一表面；多个第一导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；一第二线路层，其设于该第一绝缘层的第二表面上并藉由该些第一导电柱体电性连接该第一线路层；多个第二导电柱体与多个导电凸块，其设于该第二线路层上；以及一第二绝缘层，其设于该第一绝缘层的第二表面上并包覆该第二线路层、该些第二导电柱体与该些导电凸块，且该第二绝缘层上形成有至少一开口，以令该些导电凸块外露于该开口。
前述的基板结构中，该导电凸块的表面低于、高于或齐平该开口的底面。
前述的基板结构中，还包括形成于该第二绝缘层上的一第三线路层，其藉由该些第二导电柱体电性连接该第二线路层。又包括形成于该第三线路层上的多个外接垫。亦包括形成于该第二绝缘层与该第三线路层上的一绝缘保护层。或包括形成于该第三线路层上的多个第三导电柱体、及形成于该第二绝缘层上的一第三绝缘层，以令该第三绝缘层包覆该第三线路层与该些第三导电柱体，并包括形成于该第三绝缘层上的一第四线路层，以令该第四线路层藉由该些第三导电柱体电性连接该第三线路层。
前述的基板结构中，还包括一电路件，其设于该第一绝缘层的第一表面或第二表面上。
前述的基板结构中，还包括多个导电元件，其设于该第一绝缘层的第一表面上或该第二绝缘层上。
前述的基板结构中，若应用于相机镜头，本发明亦提供一种封装模块，其包括：一前述的基板结构；以及至少一具有感应区的电子元件，其设于该开口中并电性连接至该些导电凸块，且令该感应区外露于该开口，以降低整体模块的厚度。
此外，该基板结构若应用于相机镜头中，因封装体(或封装基板)与支撑件(甚至电路件与传动件)一并制作成该基板结构，故能有效降低该相机镜头的整体结构的厚度，且能大幅简化零组件，因而能大幅降低制作成本及便于组装。
又，前述的封装模块中，还包括一遮盖该感应区的透光件或镜片。
另外，前述的封装模块中，还包括一设于该第二绝缘层上的传动件。
附图说明
图1为现有封装模块的立体局部切面示意图；
图1’为现有另一封装模块的剖面示意图；
图2A至图2G为本发明的基板结构的第一实施例的制法的剖视示意图；其中，图2G’为电路件的上视图；
图3A至图3C为本发明的基板结构的第二实施例的制法的剖视示意图；
图4为本发明的基板结构的第三实施例的剖视示意图；
图4’为本发明的基板结构的第四实施例的剖视示意图；
图5A及图5A’为应用本发明的基板结构的封装模块的剖视示意图；
图5B及图5B’为应用本发明的基板结构的封装模块的剖视示意图；
图5C及图5C’为应用本发明的基板结构的封装模块的剖视示意图；以及
图5D及图5D’为应用本发明的基板结构的封装模块的剖视示意图。
其中，附图标记说明如下：
1,1’,5a-5d 封装模块
10,28,38 电路件
10’ 封装基板
100,280 电性接点
102,282 外接排线
11,52 镜片
12 封装体
12’,51 透光件
13,53 传动件
14 支撑件
140 粘胶
141,250 开口
16,260,460 外接垫
18,50,50’ 电子元件
18a,50a 感应区
19,500’ 焊线
2,3,4,4’ 基板结构
20 承载板
21 第一线路层
21’ 第一导电柱体
21a 表面
21b 端面
210 电性连接垫
211 导电迹线
22 第二线路层
22’ 第二导电柱体
23 第一绝缘层
23a 第一表面
23b 第二表面
24 导电凸块
25 第二绝缘层
250a 底面
26 第三线路层
26’ 第三导电柱体
27 绝缘保护层
281 功能接点
29a,29b 导电元件
380 开孔
45 第三绝缘层
46 第四线路层
500 导电材料。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”、“第三”、“第四”及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2G为本发明的基板结构2的第一实施例的制法的剖视示意图。
如图2A所示，藉由图案化制程于一承载板20上形成一第一线路层21，再于该第一线路层21上形成多个第一导电柱体21’。
于本实施例中，该承载板20为基材，例如铜箔基板或其它板体，并无特别限制。
此外，该第一线路层21包含多个电性连接垫210与多个导电迹线211，且该第一导电柱体21’为铜柱。
如图2B所示，于该承载板20上形成一具有相对的第一表面23a及第二表面23b的第一绝缘层23，以令该第一绝缘层23包覆该第一线路层21与该些第一导电柱体21’，且该第一绝缘层23藉其第一表面23a结合至该承载板20上。
于本实施例中，该些第一导电柱体21’的一端面21b外露于该第一绝缘层23的第二表面23b。
此外，该第一线路层21的表面21a齐平该第一绝缘层23的第一表面23a。
又，该第一绝缘层23以压合或铸模(molding)方式制作，且该第一绝缘层23为铸模化合物(molding compound)、介电材、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂。
如图2C所示，于该第一绝缘层23的第二表面23b上形成一第二线路层22，以令该第二线路层22藉由该些第一导电柱体21’电性连接该第一线路层21。接着，于该第二线路层22上形成多个第二导电柱体22’与导电凸块24，再于该第一绝缘层23的第二表面23b上形成一第二绝缘层25，以令该第二绝缘层25包覆该第二线路层22、该些第二导电柱体22’与导电凸块24。
于本实施例中，该第二线路层22直接连接该些第一导电柱体21’与导电凸块24。
此外，该第二导电柱体22’为铜柱，且该第二导电柱体22’的一端面外露于该第二绝缘层25。
又，该些导电凸块24并未外露于该第二绝缘层25。
另外，该第二绝缘层25以压合或铸模(molding)方式制作，且该第一绝缘层23为铸模化合物(molding compound)、介电材、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂。
如图2D所示，于该第二绝缘层25上形成一第三线路层26，以令该第三线路层26藉由该些第二导电柱体22’电性连接该第二线路层22。接着，于该第三线路层26上形成多个外接垫260。
如图2E所示，于该第二绝缘层25与该第三线路层26上形成一绝缘保护层27，且令该些外接垫260外露于该绝缘保护层27。
于本实施例中，形成该绝缘保护层27的材质为如防焊层(solder mask)、介电材或铸模化合物(Molding Compound)。
此外，该绝缘保护层27的表面可齐平或不齐平该些外接垫260的顶面，使该绝缘保护层27外露该些外接垫260的顶面。或者，该绝缘保护层27具有多个开孔，使该些外接垫260外露于各该开孔。
如图2F所示，自该绝缘保护层27向内延伸至该第二绝缘层25中以形成至少一开口250，令该些导电凸块24外露于该开口250。
于本实施例中，该开口250是以物理或化学方法制作，包括但并不限于物理研磨、激光烧灼、或化学蚀刻等，并非采用传统铣刀成型方式制作，故可缩小该开口250于转弯处的导角(如底面处、开口处)。
此外，该些导电凸块24的表面齐平、略高或略低于该开口250的底面250a。
如图2G所示，移除该承载板20，使该第一线路层21仍嵌埋于该第一绝缘层23的第一表面23a，再设置一电路件28于该第一绝缘层23的第一表面23a上。
于本实施例中，该电路件28为软硬还合(Rigid-Flex)电路板，其具有多个电性接点280、功能接点281(例如供电、散热或接地等功能)及外接排线282，如图2G’所示，且该些电性接点280与功能接点281电性连接该第一线路层21。
此外，可形成多个导电元件29b于该第二绝缘层25上，且该些导电元件29b电性连接该些外接垫260，以藉由该些导电元件29b堆迭结合其它电子装置(图略)。具体地，该些导电元件29b为如焊球、焊锡凸块、铜凸块等。
图3A至图3C为本发明的基板结构3的第二实施例的制法的剖视示意图。本实施例与第一实施例的差异仅在于该电路件的制程顺序，其它制程大致相同，故以下仅详述相异处。
如图3A所示，接续图2B制程，设置一电路件38于该第一绝缘层23的第二表面23b上，且该电路件38形成有多个开孔380，以令该些第一导电柱体21’的端面21b外露于该些开孔380。
如图3B所示，进行如图2C至图2E所示的制程，其中，该第二线路层22沿伸至该开孔380中以电性连接该些第一导电柱体21’。
如图3C所示，进行如图2F所示的制程，自该绝缘保护层27向内延伸至该第二绝缘层25中以形成至少一开口250，令该些导电凸块24外露于该开口250。之后，移除该承载板20，使该第一线路层21外露于该第一绝缘层23的第一表面23a。
图4为本发明的基板结构4的第三实施例的剖视示意图。本实施例与第一实施例的差异仅在于增层设计，其它制程大致相同，故以下仅详述相异处。
如图4所示，接续图2D的制程，于该第三线路层26上形成多个第三导电柱体26’，且于该第二绝缘层25上形成一第三绝缘层45，以令该第三绝缘层45包覆该第三线路层26与该些第三导电柱体26’。
接着，于该第三绝缘层45上形成一第四线路层46，以令该第四线路层46藉由该些第三导电柱体26’电性连接该第三线路层26，再于该第四线路层46上形成多个外接垫460。
之后，于该第三绝缘层45与该第四线路层46上形成一绝缘保护层27，且令该些外接垫460外露于该绝缘保护层27。
后续制程，为自该绝缘保护层27向内延伸至该第二绝缘层25中以形成至少一开口250，令该些导电凸块24外露于该开口250。最后，移除该承载板20，并设置该电路件28。
因此，本发明可依需求增加线路层的层数及该开口250的深度，以提升产品的应用性。
另外，第一与第三实施例中，该电路件28的下侧可植设焊球或不植设焊球。
图4’为本发明的基板结构4’的第四实施例的剖视示意图。本实施例与上述各实施例的差异仅在于未设置该电路件，其它制程大致相同，故以下仅详述相异处。
如图4’所示，该第一绝缘层23未结合该电路件，且该第一线路层21外露于该第一绝缘层23的第一表面23a，故可形成多个导电元件29a于该第一绝缘层23的第一表面23a上，且该些导电元件29a电性连接该第一线路层21，以藉由该些导电元件29a堆迭结合其它电子装置(图略)。
于本实施例中，该些导电元件29a如焊球、焊锡凸块、铜凸块等。
因此，本发明的基板结构2,3,4,4’以封装成型铜连接(Copper Connectionin Molding，简称C2iM)技术制作，若将其应用于指纹辨识或影像感测器(Image Sensor)等产品，可一并制作电路件、封装体(或封装基板)与支撑件(holder)成为该基板结构2,3,4,4’，甚至可依需求一并制作音圈马达(如图4所示的基板结构4)，因而能获取较薄的结构，且能大幅简化零组件，也就是仅需该基板结构2,3,4,4’与感测器元件进行组装，故能大幅降低制作成本，且能轻易组装。
此外，藉由该开口250的设计，使该感测器元件能埋设于该绝缘层中，故能降低整体封装模块的厚度。
又，由于电路件、封装体(或封装基板)与支撑件为一体制作，故无需用粘胶连接前述各部件，因而不会产生现有对位问题与厚度增加的问题。
另外，以下详述各基板结构2,3,4,4’的应用，如图5A至图5D’所示。
图5A及图5A’为本发明的基板结构2应用于相机镜头的封装模块5a的其中一方式。
如图5A所示，于该开口250中设置至少一电子元件50，且该电子元件50电性连接该些导电凸块24。接着，设置一透光件51于该开口250上，使该透光件51遮盖该电子元件50的感应区50a，但该透光件51未接触该电子元件50。
于本实施例中，该电子元件50为感测器元件，例如半导体晶片结构，其上侧具有一如光感区或指纹辨识的感应区50a，以令该感应区50a外露于该开口250。
此外，该电子元件50为覆晶封装，其下侧具有多个电极垫(图略)，其藉由印刷或点胶等的导电材料500(如焊料、凸块或导电胶)固接并电性连接于该些导电凸块24上。
又，该透光件51为滤光片或玻璃，如红外线玻璃(infrared glass)，其遮盖该感应区50a。
另外，于其它实施例中，如图5A’所示，该电子元件50’也可为打线封装，其上侧具有多个电极垫(图略)，其藉由多个焊线500’电性连接该些导电凸块24，且该电子元件50’的下侧藉由粘胶501设于该开口250的底面上，而该电子元件50下方的该第二线路层22上可不需形成该导电凸块24。
图5B及图5B’为本发明的基板结构3应用于相机镜头的封装模块5b的其中一方式，其中，该透光件51可接触该电子元件50，如图5B所示。
图5C及图5C’为本发明的基板结构2,4应用于相机镜头的封装模块5c的其中一方式，其中，可增设镜片(lens)52。
如图5C所示，为于图4所示的基板结构4的开口250端处架设一镜片52，即该镜片52设于该绝缘保护层27上，以令该镜片52遮盖该感应区50a。
如图5C’所示，为于图2G所示的基板结构2的导电元件29b上设置一传动件53，再将该镜片52架设于该传动件53上，以令该镜片52遮盖该感应区50a。
图5D及图5D’为本发明的基板结构4’应用于相机镜头的封装模块5d的其中一方式，其中，可将设于第一线路层21上的该些导电元件29a结合至一电路板(图略)上。
于上述各封装模块5a-5d中，可依需求形成绝缘填充材(图略)于该开口250中，以令该绝缘填充材包覆该电子元件50。
因此，上述各相机镜头是藉由将其所需的封装体与支撑件(甚至传动件)一并制作成该基板结构2,3,4,4’，故能减少组成零部件，因而能降低成本，且简化组装步骤。
此外，因相机镜头所需的封装体与支撑件(甚至传动件)为一并制作，故能控制各层的厚度，以缩小整体模块的厚度及尺寸。例如，该基板结构4的传动件的厚度极厚，且该基板结构2,3,4,4’设依需求布设连接点(如该电性连接垫210)，以缩小该相机镜头的模块尺寸；或者，该基板结构2,3,4,4’的支撑件无需覆盖该电子元件50，因而能缩小该封装模块5a-5d的尺寸。
又，该电路件28直接贴合该第一绝缘层23，且该电子元件50设于该基板结构2,3,4,4’的开口250中，故能克服焊线的拉高线弧的问题，且若以如焊球的导电材料500结合该电子元件50，更不会产生弧度，而有利于降低整体结构的厚度，进而有效薄化该相机镜头。
此外，该相机镜头可应用球栅阵列封装(Ball Grid Array，简称BGA)或平面网格阵列封装(Land Grid Array，简称LGA)。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种基板结构，其特征在于，该基板结构包括：
一第一绝缘层，其具有相对的第一表面及第二表面；
一第一线路层，其嵌埋并结合于该第一绝缘层的第一表面；
多个第一导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；
一第二线路层，其设于该第一绝缘层的第二表面上并通过所述多个第一导电柱体电性连接该第一线路层；
多个第二导电柱体与多个导电凸块，其设于该第二线路层上；以及
一第二绝缘层，其设于该第一绝缘层的第二表面上并包覆该第二线路层、所述多个第二导电柱体与所述多个导电凸块，且该第二绝缘层形成有至少一开口，以令所述多个导电凸块外露于该开口。
2.根据权利要求1所述的基板结构，其特征在于，该导电凸块的表面低于、高于或齐平该开口的底面。
3.根据权利要求1所述的基板结构，其特征在于，该基板结构还包括形成于该第二绝缘层上的一第三线路层，该第三线路层并通过所述多个第二导电柱体电性连接该第二线路层。
4.根据权利要求3所述的基板结构，其特征在于，该基板结构还包括形成于该第三线路层上的多个外接垫。
5.根据权利要求3所述的基板结构，其特征在于，该基板结构还包括形成于该第二绝缘层与该第三线路层上的一绝缘保护层。
6.根据权利要求3所述的基板结构，其特征在于，该基板结构还包括形成于该第三线路层上的多个第三导电柱体、及形成于该第二绝缘层上的一第三绝缘层，以令该第三绝缘层包覆该第三线路层与所述多个第三导电柱体。
7.根据权利要求6所述的基板结构，其特征在于，该基板结构还包括形成于该第三绝缘层上的一第四线路层，以令该第四线路层通过所述多个第三导电柱体电性连接该第三线路层。
8.根据权利要求1所述的基板结构，其特征在于，该基板结构还包括一电路件，其设于该第一绝缘层的第一表面或第二表面上。
9.根据权利要求1所述的基板结构，其特征在于，该基板结构还包括多个导电元件，其设于该第一绝缘层的第一表面上或该第二绝缘层上。
10.一种封装模块，其特征在于，该封装模块包括：
一根据权利要求1所述的基板结构；以及
至少一具有感应区的电子元件，其设于该开口中并电性连接至所述多个导电凸块，且令该感应区外露于该开口。
11.根据权利要求10所述的封装模块，其特征在于，该导电凸块的表面低于、高于或齐平该开口的底面。
12.根据权利要求10所述的封装模块，其特征在于，该封装模块还包括形成于该第二绝缘层上的一第三线路层，该第三线路层并通过所述多个第二导电柱体电性连接该第二线路层。
13.根据权利要求12所述的封装模块，其特征在于，该封装模块还包括形成于该第三线路层上的多个外接垫。
14.根据权利要求12所述的封装模块，其特征在于，该封装模块还包括形成于该第二绝缘层与该第三线路层上的一绝缘保护层。
15.根据权利要求12所述的封装模块，其特征在于，该封装模块还包括形成于该第三线路层上形成多个第三导电柱体、及形成于该第二绝缘层上的一第三绝缘层，以令该第三绝缘层包覆该第三线路层与所述多个第三导电柱体。
16.根据权利要求15所述的封装模块，其特征在于，该封装模块还包括形成于该第三绝缘层上的一第四线路层，以令该第四线路层通过所述多个第三导电柱体电性连接该第三线路层。
17.根据权利要求10所述的封装模块，其特征在于，该封装模块还包括一电路件，其设于该第一绝缘层的第一表面或第二表面上。
18.根据权利要求10所述的封装模块，其特征在于，该封装模块还包括多个导电元件，其设于该第一绝缘层的第一表面上或该第二绝缘层上。
19.根据权利要求10所述的封装模块，其特征在于，该封装模块还包括一遮盖该感应区的透光件或镜片。
20.根据权利要求10所述的封装模块，其特征在于，该封装模块还包括一设于该第二绝缘层上的传动件。
CN201510109130.3A 2015-03-12 2015-03-12 封装模块及其基板结构 Active CN106033753B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510109130.3A CN106033753B (zh) 2015-03-12 2015-03-12 封装模块及其基板结构
US15/062,336 US9754982B2 (en) 2015-03-12 2016-03-07 Packaging module and substrate structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510109130.3A CN106033753B (zh) 2015-03-12 2015-03-12 封装模块及其基板结构

Publications (2)

Publication Number Publication Date
CN106033753A true CN106033753A (zh) 2016-10-19
CN106033753B CN106033753B (zh) 2019-07-12

Family

ID=56888299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510109130.3A Active CN106033753B (zh) 2015-03-12 2015-03-12 封装模块及其基板结构

Country Status (2)

Country Link
US (1) US9754982B2 (zh)
CN (1) CN106033753B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684067A (zh) * 2017-03-09 2017-05-17 广东欧珀移动通信有限公司 指纹识别芯片的封装结构及电子装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
CN107534024B (zh) * 2016-01-22 2018-10-26 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
CN107437045A (zh) * 2016-05-25 2017-12-05 晨星半导体股份有限公司 指纹辨识装置与具有指纹辨识功能的触控装置
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
TWI704658B (zh) * 2019-06-04 2020-09-11 恆勁科技股份有限公司 封裝基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418150A (en) * 2003-03-11 2004-09-16 Phoenix Prec Technology Corp Multilayer laminating structure of IC packing substrate and method for fabricating the same
CN102640283A (zh) * 2009-12-29 2012-08-15 英特尔公司 具有嵌入式管芯的半导体封装及其制造方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
CN103094291A (zh) * 2011-11-04 2013-05-08 金龙国际公司 一种具有双层基板的影像感测器封装结构
CN104218015A (zh) * 2013-05-30 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
CN104218016A (zh) * 2013-06-04 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 Ic载板及具有该ic载板的半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845635B (zh) * 2015-01-16 2018-12-07 恒劲科技股份有限公司 电子封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418150A (en) * 2003-03-11 2004-09-16 Phoenix Prec Technology Corp Multilayer laminating structure of IC packing substrate and method for fabricating the same
CN102640283A (zh) * 2009-12-29 2012-08-15 英特尔公司 具有嵌入式管芯的半导体封装及其制造方法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
CN103094291A (zh) * 2011-11-04 2013-05-08 金龙国际公司 一种具有双层基板的影像感测器封装结构
CN104218015A (zh) * 2013-05-30 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
CN104218016A (zh) * 2013-06-04 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 Ic载板及具有该ic载板的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684067A (zh) * 2017-03-09 2017-05-17 广东欧珀移动通信有限公司 指纹识别芯片的封装结构及电子装置
CN106684067B (zh) * 2017-03-09 2023-09-29 Oppo广东移动通信有限公司 指纹识别芯片的封装结构及电子装置

Also Published As

Publication number Publication date
CN106033753B (zh) 2019-07-12
US9754982B2 (en) 2017-09-05
US20160268326A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
CN106033753A (zh) 封装模块及其基板结构
US9892302B2 (en) Fingerprint sensing device and method for producing the same
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN204424252U (zh) 半导体芯片的包埋式板级封装结构
CN101477955B (zh) 小片重新配置的封装结构及封装方法
US10096567B2 (en) Package substrate and package
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
TW200805590A (en) Semiconductor package and fabrication method thereof
CN107785330A (zh) 封装结构及其制法
CN111384053B (zh) 微控制器及其制作方法
CN100416811C (zh) 光电芯片封装构造、制造方法及其芯片承载件
TWI559464B (zh) 封裝模組及其基板結構
US9991232B2 (en) Package and packaging process of a semiconductor device
CN105845639A (zh) 电子封装结构及导电结构
CN105845638A (zh) 电子封装结构
CN101162698A (zh) 感测式封装件及其制法
CN109729242B (zh) 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
TWI692287B (zh) 感測器封裝結構
US7700956B2 (en) Sensor component and panel used for the production thereof
CN108336038B (zh) 封装结构、封装方法和摄像头模组
TWI651845B (zh) 影像感測模組系統級封裝體及其製造方法
CN206163474U (zh) 图像传感器模组
CN206558504U (zh) 图像传感器模组
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant