CN101162698A - 感测式封装件及其制法 - Google Patents

感测式封装件及其制法 Download PDF

Info

Publication number
CN101162698A
CN101162698A CNA2006101322402A CN200610132240A CN101162698A CN 101162698 A CN101162698 A CN 101162698A CN A2006101322402 A CNA2006101322402 A CN A2006101322402A CN 200610132240 A CN200610132240 A CN 200610132240A CN 101162698 A CN101162698 A CN 101162698A
Authority
CN
China
Prior art keywords
sensing
light penetrating
inductance measuring
detecting type
penetrating object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101322402A
Other languages
English (en)
Inventor
张泽文
詹长岳
黄建屏
黄致明
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101322402A priority Critical patent/CN101162698A/zh
Publication of CN101162698A publication Critical patent/CN101162698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

一种感测式封装件及其制法，主要是在基板上接置感测式晶片，并使该感测式晶片通过焊线电性连接至该基板，接着于该感测式晶片上接着一表面设有覆盖层另一表面设有粘着层的透光体，接着再进行封装模压制造方法，以直接形成一包覆该透光体的封装胶体，之后通过该覆盖层与封装胶体的接合性大于该覆盖层与透光体的接合性，从而可同时移除该覆盖层及遮覆其上的封装胶体，进而外露出该透光体，以供光线能通过该透光体而为该感测式晶片所撷取，从而省去使用现有的阻拦结构，以提供具轻薄短小特性的感测式封装件，同时增加制造方法可靠性及降低成本。

Description

感测式封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤指一种感测式封装件及其制法。
背景技术
传统影像感测式封装件(Image sensor package)主要是将感测式晶片(Sensor chip)接置于一晶片承载件上，并通过焊线加以电性连接该感测式晶片及晶片承载件后，于该感测式晶片上方封盖住一玻璃，以供影像光线能为该感测式晶片所撷取。如此，该完成构装的影像感测式封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装置上，以供如数位相机(DSC)、数位摄影机(DV)、光学滑鼠、行动电话、指纹辨识器等各式电子产品的应用。
请参阅图1，美国专利第6,060,340号案即公开一种感测式封装件，其是将一预先制备的阻拦结构13通过胶粘剂16(adhesive)接置于一基板11上，该阻拦结构13呈一墙状结构围绕一空间14以收纳感测式晶片10及焊线12于其中，该焊线12用以电性连接感测式晶片10至基板11。一玻璃15是粘置于阻拦结构13上以封盖住该空间14，从而使感测式晶片10及焊线12得与外界大气气密隔离，且可使光线穿透其中而到达感测式晶片10以供感测式晶片10进行运作。然而，由于上述胶粘剂16具有较高的吸湿性，当吸收有水气的胶粘剂历经后续制造方法中的高温环境时，其会导致气爆(popcorn)现象以及基板与阻拦结构间的脱层(delamination)，因而损及封装件的可靠性。
还请参阅图2A及2B，美国专利第6,262,479及6,590,269号案公开另一种用以封装感测式晶片但无需使用上述胶粘剂固定阻拦结构的感测式封装件。首先，如图2A所示，进行一模压(molding)制造方法以于基板21上形成阻拦结构23，于模压中，是使用一具有上模27及下模28的封装模具，该上模27开设有一上凹模穴270，且有一凸出部271形成于该上凹模穴270中；以将基板21夹置于上模27与下模28之间，使该凸出部271与基板21触接而覆盖住基板21上预定用以置晶及焊线的区域。接着，将一树脂化合物(如环氧树脂等)注入上凹模穴270中，以于基板21上形成阻拦结构23。由于该凸出部271的设置，该基板21上用以置晶及焊线的区域不会为阻拦结构23包覆而能于自基板21上移除上下模27、28后露出。如图2B所示，将感测式晶片20及焊线22接置于基板21上露出的区域；最后，将玻璃25粘置于阻拦结构23上即完成该封装件。
然而，上述封装件仍会造成诸多缺点。例如该上模的凸出部是用以覆盖基板上预定区域以使该区域不为模压制造方法中的树脂化合物所包覆；然而该凸出部与基板间的夹持力(clamping force)实不易控制，若凸出部无法稳固地夹置于基板上，树脂化合物则极易于凸出部与基板间产生溢胶，而污染基板上预定用以置晶及焊线的区域；若凸出部过度地压置于基板上，则会造成基板结构受损。再者，上述凸出式模具的制造成本颇高，且需形成对应基板或其上预定区域尺寸的凸出部，换言之，若基板或其上预定区域的尺寸改变，则需制备新的模具，使其具有对应尺寸的凸出部，故会大幅增加生产成本且使封装件制造方法更为复杂。
请参阅图3，为此，美国专利第5,950,074号案公开一种感测式封装件，其是于基板31上涂布一具流动性的胶体以形成阻拦结构33，以透玻璃35接置于该阻拦结构33上，进而覆盖住设于该阻拦结构33内的感测式晶片30及焊线32。
但是前述各现有技术中皆存在一共同问题，即该封装件的整体平面尺寸包含有晶片尺寸、打线空间以及阻拦结构宽度，尤为该阻拦结构的设置所占用的面积，造成整体封装件尺寸需预留空间以供设置该阻拦结构，是以无法满足封装件轻薄短小的需求。
鉴此，还请参阅图4A，台湾专利公告第521440公开一种感测式封装件，是于基板41上接置一主动面形成有感测区的感测式晶片40，并利用焊线42电性连接该感测式晶片40与基板41，接着于该感测式晶片40周围的焊线42上敷设胶体43而作为阻拦结构，该胶体43高度是大于感测式晶片40厚度，之后通过该胶体43本身的粘性以直接于该胶体43上固着一透光层45。
但是前述现有技术中，该敷设于焊线的胶体所构成的阻拦结构需同时担负挡墙及粘胶作用，以供后续于其上直接固着透光层，是以该胶体一方面须具备一定的刚性以形成所需的阻拦结构，也即通常需在该胶体中加入填充料，从而强化结构强度，但是如此将降低该胶体与透光层的粘着性，另一方面，如要增加该胶体与透光层的粘着性，即需减少胶体中填充料的数量，但如此即有可能无法形成具一定刚性的阻拦结构，而造成透光层渗漏问题，不仅提高制造方法复杂度且影响产品可靠性。
再者，于该包覆焊线的胶体上固着透光层时，需在该胶体尚未完全固化前将该透光层压着于该胶体上，如此，在进行压着时，因该胶体尚未完全固化即有可能造成焊线的压损甚或断裂。
另请参阅图4B，美国专利第6,995,463也公开类似的技术，其不同处主要在于其透光层450是于设置焊线前，预先粘置在感测式晶片400上，以避免外在环境的污染粒子(particle)污染该感测式晶片400，之后再设置焊线420，接着以如高分子的液态胶430将焊线420包覆；如此虽可解决前述透光层渗漏或焊线为透光层压损的问题，但是仍存在一最大缺点，即为该些液态胶成本极高，且该液态胶主要是利用点胶(dispense)方式设置，不仅速度慢且成本高。
因此，如何提供一种感测式封装件及其制法，可避免现有阻拦结构与透光层间发生渗漏及可靠性不佳乃至于焊线压损问题，同时也可避免因利用点胶方式形成液态胶时所导致制造方法复杂性及制造方法成本上升等问题，确已成为相关领域上所需迫切面对的问题。
发明内容
鉴于前述现有技术的缺点，本发明的主要目的是提供一种具轻薄短小特性的感测式封装件及其制法。
本发明的又一目的是提供一种感测式封装件及其制法，可提升制造方法可靠性，避免现有于流动性胶体所形成的阻拦结构与透光层产生渗漏、脱层问题。
本发明的再一目的是提供一种感测式封装件及其制法，避免现有于流动性胶体所形成的阻拦结构上接着透光层时，发生焊线损伤及断裂等问题。
本发明的另一目的是提供一种感测式封装件及其制法，可节省阻拦结构的设置，以增加制造方法可靠性及降低成本。
本发明的又一目的是提供一种感测式封装件及其制法，避免现有使用液态胶所导致的制造方法成本极高，以及点胶(dispense)方式制造方法所造成速度慢且成本高等问题。
本发明的又一目的是提供一种感测式封装件及其制法，是可利用传统的封装模压制造方法进行制作，从而节省制造方法成本。
本发明的又一目的是提供一种感测式封装件及其制法，是可利用封装模压制造方法而大量以批次方式(batch-type)生产，从而降低制造方法成本。
为达前述及其他目的，本发明的感测式封装件制法主要包括：将具有相对的主动面及非主动面的感测式晶片接置于基板上，其中该感测式晶片是以其非主动面接置于该基板上，并通过焊线电性连接该感测式晶片的主动面与该基板；将具相对的第一表面及第二表面的透光体接着于该感测式晶片上，其中该第一表面设有一覆盖层，以及该第二表面设有一环状粘着层，以将该透光体通过该环状粘着层接置于该感测式晶片上；进行封装模压制造方法，以于该基板上形成包覆该感测式晶片、焊线及透光体的封装胶体；依预定形成的封装件外围尺寸进行切割；以及移除形成于该覆盖层上的该封装胶体及该覆盖层，以外露出该透光体。该覆盖层与封装胶体的接合性是大于该覆盖层与透光体的接合性，从而可同时移除该覆盖层及遮覆其上的封装胶体。
本发明也公开一种感测式封装件，包括：基板；接置于该基板上的感测式晶片，其中该感测式晶片具有主动面及相对的非主动面，且该感测式晶片以其非主动面对应接置于该基板上；焊线，用以将该感测式晶片主动面电性连接至该基板；具相对的第一表面及第二表面的透光体，接着于该感测式晶片上，其中该第二表面设有一环状粘着层，以将该透光体通过该环状粘着层接置于该感测式晶片上；以及封装模压形成的封装胶体，夹置于该基板及透光体间，以包覆该焊线及感测式晶片周围。
该感测式晶片的主动面上设有感测区，以供光线能通过该透光体而为该感测式晶片的感测区所撷取；该透光体第二表面所设的粘着层厚度是大于该焊线的线弧高度以避免该透光体压触至该焊线，且该粘着层是呈环状以环设于该感测区周围，另该粘着层接着至该感测式晶片时可位于该感测区及该焊线连接至该感测式晶片的端部之间，也或直接包覆至该焊线端部；该透光体的平面尺寸大于该封装件预定完成尺寸，以于切割时切割至该透光体而外露出该透光体侧表面，从而便于移除设于该透光体第一表面的覆盖层及该覆盖层上的封装胶体部分，以外露出该透光体，从而供光线能通过该透光体而为该感测式晶片所撷取；于进行切割时，由于切割路径会通过该透光体，为避免如玻璃的透光体于切割过程中发生裂损，也可先于对应该透光体的切割路径上先利用倒角切法(bevel cut)以形成倒角斜边，复再按封装件预定平面尺寸完成切割。
另该透光体的平面尺寸也可略小于该封装件预定完成尺寸，但是仍大于该感测式晶片的尺寸(chip size)，以提供该感测式晶片的保护，于制造方法中也可利用倒角切法(bevel cut)以于封装胶体顶缘形成倒角，再沿该倒角依封装件外观尺寸进行切割，之后再移除该透光体第一表面上的覆盖层及位于该覆盖层上的封装胶体部分；同时为便于自该透光体第一表面上移除该覆盖层及位于该覆盖层上的封装胶体部分，也可于形成该封装胶体时，对应该封装胶体的顶面形成凸部，以便利用夹具夹持该凸部而移除该覆盖层及位于该覆盖层上的封装胶体部分；再者为增加透光体与封装胶体以及透光体与粘着层的接合性，也可在该透光体第二表面形成粗糙面；此外本发明的感测式封装件制法是采用批次方式于一具多基板的基板模块片上大量制造生产，从而降低制造方法复杂性，同时也可大量降低制造方法成本。
因此，本发明的感测式封装件及其制法主要是在基板上接置感测式晶片，并使该感测式晶片通过焊线而电性连接至基板，然后于该感测式晶片上接着一表面设有覆盖层另一表面设有粘着层的透光体，接着再进行封装模压制造方法，以直接形成一包覆该透光体的封装胶体，之后通过该覆盖层与封装胶体的接合性是大于该覆盖层与透光体的接合性，从而可同时移除该覆盖层及遮覆其上的封装胶体，进而外露出该透光体，以供光线能通过该透光体而为该感测式晶片所撷取。是以，本发明中省去使用现有的阻拦结构，故可提供具轻薄短小特性的感测式封装件，且可增加制造方法可靠性及降低成本，也避免现有使用流动性胶体所形成的阻拦结构与透光层产生渗漏、脱层问题，以提升制造方法可靠性，同时避免于流动性胶体所形成的阻拦结构上接着透光层时，发生焊线损伤及断裂等问题，此外，由于本发明中是利用传统的封装模压制造方法以直接形成封装感测式晶片及支撑透光体的封装胶体，从而节省制造方法成本，同时通过封装模压制造方法的使用将可配合批次方式(batch-type)而于一具多基板的基板模块片上大量制造生产，从而降低制造方法成本及复杂性。
附图说明
图1是美国专利第6,060,340号案所公开的感测式封装件剖面示意图；
图2A及2B是美国专利第6,262,479及6,590,269号案所公开的感测式封装件剖面示意图；
图3是美国专利第5,950,074号案所公开的感测式封装件剖面示意图；
图4A是台湾专利公告第521440号案所公开的感测式封装件剖面示意图；
图4B是美国专利第6,995,462号案所公开的感测式封装件剖面示意图；
图5A至5F是本发明的感测式封装件及其制法第一实施例的示意图；
图6A至6C是本发明的感测式封装件及其制法第二实施例的示意图；
图7A至7D是本发明的感测式封装件及其制法第三实施例的示意图；
图8A至8D是本发明的感测式封装件及其制法第四实施例的示意图；
图9是本发明的感测式封装件第五实施例的示意图；
图10A及10B是本发明的感测式封装件制法第六实施例的示意图；以及
图11是本发明的感测式封装件第七实施例的示意图。
主要元件符号说明
10  感测式晶片
11  基板
12  焊线
13  阻拦结构
14  空间
15  玻璃
20  感测式晶片
21  基板
22  焊线
23  阻拦结构
25  玻璃
27  上模
270 上凹模穴
271 凸出部
28  下模
30  感测式晶片
31  基板
32  焊线
33  阻拦结构
35  玻璃
40  感测式晶片
41  基板
42  焊线
43  胶体
45  透光层
400 感测式晶片
420 焊线
430 液态胶
450 透光层
50  感测式晶片
501 主动面
502 非主动面
503 感测区
504 焊垫
51  基板
51A 基板模块片
52  焊线
53  覆盖层
54  粘着层
55  透光体
550 粗糙结构
551 第一表面
552 第二表面
56  封装胶体
560 凸部
57  焊球
58  夹具
L1  透光体平面尺寸
L2  封装件平面尺寸
具体实施方式
以下是通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图5A至5F，为本发明的感测式封装件及其制法示意图。且以下将以采用批次方式大量制造方法本发明的感测式封装件作为说明。
如图5A所示，提供一具多基板51的基板模块片51A，以将感测式晶片50接置于该基板51上，该感测式晶片50的平面尺寸是小于基板51平面尺寸(封装件预定尺寸)。该基板模块片51A的型态是可采用矩阵式排列及条状排列的其中一者；该感测式晶片50具有一主动面501及一相对的非主动面502，且该感测式晶片50的主动面501上设有感测区503及焊垫504，该感测式晶片50是以其非主动面502对应接置于该基板51上，并通过焊线52连结该感测式晶片50的焊垫504及基板51，以供该感测式晶片50与基板51相互电性耦合。另该感测式晶片50是可先对其非主动面502进行薄化，并选择出良品晶片(gooddie)，以供接置于基板51上。
如图5B所示，提供具有相对的第一表面551及第二表面552的透光体55，且该透光体第一表面551设有一覆盖层53，以及该第二表面设有一环状粘着层54，其中该透光体55是例如玻璃，该覆盖层53是例如为贴片(tape)、环氧树脂、或蜡(wax)等，以使该覆盖层53与透光体55的接合性小于后续覆盖其上的封装胶体。
如图5C所示，将该透光体55通过该粘着层54接置于该感测式晶片50上，其中该粘着层54的厚度是大于该焊线52的线弧高，以避免透光体55压迫该焊线52，同时该粘着层54是呈环状且接着于该感测区503及该焊线52连接至该感测式晶片50的端部之间，也即该粘着层54粘着于该感测式晶片50上的感测区503与焊垫504间，从而围束该感测区503周围。
如图5D所示，进行封装模压制造方法，以于该基板51上形成包覆该感测式晶片50、焊线52、透光体55及设于该透光体55上的覆盖层53的封装胶体56。
如图5E所示，依预定形成的封装件外围尺寸(即该基板51尺寸)进行切割，其中由于该透光体55的平面尺寸是大于该封装件预定完成尺寸，因此于切割时将切割至该透光体55而外露出该透光体55及覆盖层53侧表面，以便于后续同时移除覆盖于该透光体55上的覆盖层53及该覆盖层53上的封装胶体56部分。另于切割后，该透光体55的平面尺寸即与该基板51平面尺寸相同。
如图5F所示，利用该覆盖层53与封装胶体56的接合性是大于该覆盖层53与透光体55的接合性，从而可同时移除该覆盖层53及遮覆其上的封装胶体56，进而外露出该透光体55，以供外在光线得以穿过该透光盖体55到达该感测式晶片50的感测区503而使晶片作动。
通过前述制造方法，本发明也公开一种感测式封装件，包括：基板51；接置于该基板51上的感测式晶片50，其中该感测式晶片50具有主动面501及相对的非主动面502，且该感测式晶片50是以其非主动面502对应接置于该基板51上；焊线52，是用以将该感测式晶片主动面501电性连接至该基板51；具相对的第一表面551及第二表面552的透光体55，是接着于该感测式晶片50上，其中该第二表面552设有一环状粘着层54，以将该透光体55通过该环状粘着层54接置于该感测式晶片50上；以及封装模压制造方法所形成的封装胶体56，是夹置于该基板51及透光体55间，以包覆该焊线52及感测式晶片50周围。
因此，本发明的感测式封装件及其制法主要是在基板上接置感测式晶片，并使该感测式晶片通过焊线而电性连接至基板，然后于该感测式晶片上接着一表面设有覆盖层另一表面设有粘着层的透光体，接着再进行封装模压制造方法，以直接形成一包覆该透光体的封装胶体，之后通过该覆盖层与封装胶体的接合性是大于该覆盖层与透光体的接合性，从而可同时移除该覆盖层及遮覆其上的封装胶体，进而外露出该透光体，以供光线能通过该透光体而为该感测式晶片所撷取。是以，本发明中省去使用现有的阻拦结构，故可提供具轻薄短小特性的感测式封装件，且可增加制造方法可靠性及降低成本，也避免现有使用流动性胶体所形成的阻拦结构与透光层产生渗漏、脱层问题，以提升制造方法可靠性，同时避免于流动性胶体所形成的阻拦结构上接着透光层时，发生焊线损伤及断裂等问题，此外，由于本发明中是利用传统的封装模压制造方法以直接形成封装感测式晶片及支撑透光体的封装胶体，从而节省制造方法成本，同时通过封装模压制造方法的使用将可配合批次方式(batch-type)而于一具多基板的基板模块片上大量制造生产，从而降低制造方法成本及复杂性。
第二实施例
另请参阅第图6A至6C，为本发明的感测式封装件及其制法第二实施例的剖面示意图。本实施例与前述实施例大致相同，对应于相似的元件是采用相同的符号作为说明，于本实施中主要差异在于当感测式晶片的感测区与焊垫过于接近时(通常是小于300μm)，设于透光体第二表面的粘着层将无法粘着于该感测区与焊垫间，此时可将该粘着层接着于感测式晶片的焊垫上并包覆至该焊线连接至感测式晶片的端部。
如图6A所示，将感测式晶片50接置于该基板51上，该感测式晶片50主动面上设有感测区503及焊垫504，该感测式晶片50是以其非主动面对应接置于该基板51上，并通过焊线52而使该感测式晶片50的焊垫504电性连接至该基板51。接着将一表面设有覆盖层53及另一表面设有粘着层54的透光体55接着于该感测式晶片50上。
在将该透光体55接着于该感测式晶片50时，是利用加热该透光体55及于该完成置晶及打线的基板51下方提供热源加热，以于该透光体55进行接着时，该粘着层54开始熔融，待粘着层54与焊线52接触并使该粘着层54包覆该焊线52的端部后，即移开该热源，使该粘着层54凝固，进而支撑该透光体55。
该粘着层54是可为如B-stage的环氧树脂(Epoxy)的胶粘层，使其于该透光体55被加热时，具半熔融状且具粘性，以将该透光体55间隔该粘着层54置于感测式晶片50对应焊垫504位置，同时包覆至接着于该焊垫504上的焊线52端部。
如图6B所示，接着即可进行封装模压制造方法，以于该基板51上形成包覆该感测式晶片50、焊线52、透光体55及设于该透光体55上的覆盖层53的封装胶体56。
如图6C所示，依预定形成的封装件外围尺寸(即该基板51尺寸)进行切割，并移除覆盖于该透光体55上的覆盖层53及该覆盖层53上的封装胶体56部分，以外露出该透光体55。
第三实施例
另请参阅第7A至7D图，为本发明的感测式封装件及其制法第三实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于因透光体的尺寸是大于预定形成的封装件尺寸时，是以切割路径将会通过该透光体，其中为避免如玻璃的透光体于切割过程中发生裂损，也可对应该透光体的切割路径上先利用倒角切法(bevel cut)以形成倒角斜边，复再按封装件预定平面尺寸完成切割。
如图7A及7B所示，于完成置晶、打线及接着透光体55的基板51进行封装模压后，先利用倒角切法(bevel cut)以于形成封装件外观尺寸的切割路径上切割封装胶体56、透光体55及覆盖层54，进而于该透光体55侧表面形成倒角斜边。
如图7C及7D所示，接着沿透光体55所形成的倒角斜边处进行第二次切割作业，也即于预定完成的封装件外观尺寸(即该基板51尺寸)的切割路径上切割分离各该基板51，避免如玻璃的透光体于切割过程中发生裂损；其后即可移除该覆盖于该透光体55上的覆盖层53及该覆盖层53上的封装胶体56。
第四实施例
另请参阅图8A至8D，为本发明的感测式封装件及其制法第四实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于本实施例的透光体尺寸是略小于预定形成的封装件尺寸，但是为提供该感测式晶片的保护，该透光体尺寸是仍大于该感测式晶片尺寸。
如图8A及8B所示，于完成置晶、打线及接着透光体的基板51进行封装模压后，先利用倒角切法(bevel cut)以于形成封装件外观尺寸的切割路径上切割封装胶体56，进而于该封装胶体56顶面形成倒角斜边；其中该接置于感测式晶片50上的透光体55平面尺寸L1是略小于预定形成的封装件平面尺寸(即该基板51尺寸)L2约0.1至2.0mm，又以1mm(也即透光体平面各边尺寸小于封装件0.5mm)为佳，以于切割后外露出覆盖层54侧表面。另该透光体55尺寸是大于该感测式晶片50尺寸，并使其超过焊线打设区，从而保护感测式晶片及焊线。
如图8C及8D所示，接着再进行第二次切割作业，以沿封装胶体56顶面形成倒角斜边处切割分离各该基板51，并移除该透光体55上的覆盖层54及该覆盖层54上的封装胶体56。
第五实施例
另请参阅图9，为本发明的感测式封装件第五实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于本实施例的基板51供接置感测式晶片50的另一表面是植设有多焊球57，从而可供感测式封装件与外界作电性连接。
第六实施例
另请参阅图10A及10B，为本发明的感测式封装件的制法第六实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于本实施例中为便于自透光体55上移除覆盖层54及位于该覆盖层54上的封装胶体56部分，是可于形成该封装胶体56时，对应该封装胶体56的顶面形成凸部560，以便利用夹具58夹持该凸部560而移除该覆盖层54及位于该覆盖层54上的封装胶体56部分。
第七实施例
另请参阅图11，为本发明的感测式封装件的制法第七实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于本实施例中为增加透光体55与封装胶体56以及透光体55与粘着层54的接合性，是可在该透光体55表面上对应设有粘着层54及供接触封装胶体56部分形成粗糙结构550，同时应注意该透光体上对应于感测式晶片用以攫取光线的感测区位置是未设有粗糙结构550。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如后述的权利要求所列。

Claims (24)

1.一种感测式封装件的制法，包括：
将具有相对的主动面及非主动面的感测式晶片接置于基板上，其中该感测式晶片是以其非主动面接置于该基板上，并通过焊线电性连接该感测式晶片的主动面与该基板；
将具相对的第一表面及第二表面的透光体接着于该感测式晶片上，其中该第一表面设有一覆盖层，该第二表面设有一环状粘着层，以将该透光体通过该环状粘着层接置于该感测式晶片主动面上；
进行封装模压制造方法，以于该基板上形成包覆该感测式晶片、焊线及透光体的封装胶体；
依预定形成的封装件外围尺寸进行切割；以及
移除位于该覆盖层上的封装胶体部分及该覆盖层，以外露出该透光体，进而制得感测式封装件。
2.根据权利要求1所述的感测式封装件的制法，其中，该覆盖层与封装胶体的接合性大于该覆盖层与透光体的接合性，从而可同时移除该覆盖层及遮覆其上的封装胶体。
3.根据权利要求1所述的感测式封装件的制法，其中，该感测式晶片的主动面上设有感测区及焊垫，以供焊线连接该感测式晶片焊垫与该基板。
4.根据权利要求3所述的感测式封装件的制法，其中，该粘着层接着于该感测式晶片主动面上的感测区与焊垫间，从而围束该感测区周围。
5.根据权利要求3所述的感测式封装件的制法，其中，该粘着层接着于该感测式晶片的焊垫上并包覆至该焊线连接至感测式晶片的端部。
6.根据权利要求1所述的感测式封装件的制法，其中，该透光体为玻璃，该覆盖层为贴片、环氧树脂、及蜡的其中之一，以使该覆盖层与透光体的接合性小于该覆盖层与封装胶体的接合性。
7.根据权利要求1所述的感测式封装件的制法，其中，该粘着层的厚度大于该焊线的线弧高。
8.根据权利要求1所述的感测式封装件的制法，其中，该透光体的平面尺寸大于该感测式封装件预定平面尺寸。
9.根据权利要求8所述的感测式封装件的制法，其中，于进行切割时，先利用倒角切法于封装件预定平面尺寸的切割路径上切割封装胶体、透光体及覆盖层，进而于该透光体侧表面形成倒角斜边，复再按封装件预定平面尺寸完成切割。
10.根据权利要求1所述的感测式封装件的制法，其中，该透光体的平面尺寸小于该感测式封装件预定平面尺寸，且大于该感测式晶片平面尺寸。
11.根据权利要求10所述的感测式封装件的制法，其中，于进行切割时，先利用倒角切法以于封装件预定平面尺寸的切割路径上切割封装胶体，进而于该封装胶体顶面形成倒角斜边，复再按封装件预定平面尺寸完成切割。
12.根据权利要求10所述的感测式封装件的制法，其中，该透光体平面尺寸是小于预定形成的封装件平面尺寸0.1至2.0mm，又以1mm为佳。
13.根据权利要求1所述的感测式封装件的制法，其中，该封装胶体的顶面形成有凸部。
14.根据权利要求1所述的感测式封装件的制法，其中，该透光体第二表面上对应设有粘着层及供接触封装胶体部分形成有粗糙结构。
15.一种感测式封装件，包括：
基板；
接置于该基板上的感测式晶片，其中该感测式晶片具有主动面及相对的非主动面，且该感测式晶片是以其非主动面对应接置于该基板上；
焊线，是用以将该感测式晶片主动面电性连接至该基板；
具相对的第一表面及第二表面的透光体，是接着于该感测式晶片上，其中该第二表面设有一环状粘着层，以将该透光体通过该环状粘着层接置于该感测式晶片上；以及
封装模压制所形成的封装胶体，是夹置于该基板及透光体间，以包覆该焊线及感测式晶片周围。
16.根据权利要求15所述的感测式封装件，其中，该感测式晶片的主动面上设有感测区及焊垫，以供焊线连接该感测式晶片焊垫与该基板。
17.根据权利要求16所述的感测式封装件，其中，该粘着层接着于该感测式晶片主动面上的感测区与焊垫间，从而围束该感测区周围。
18.根据权利要求16所述的感测式封装件，其中，该粘着层接着于该感测式晶片的焊垫上并包覆至该焊线连接至感测式晶片的端部。
19.根据权利要求15所述的感测式封装件，其中，该粘着层的厚度大于该焊线的线弧高。
20.根据权利要求15所述的感测式封装件，其中，该透光体的平面尺寸等于该感测式封装件预定平面尺寸。
21.根据权利要求15所述的感测式封装件，其中，该透光体的平面尺寸小于该感测式封装件预定平面尺寸，且大于感测式晶片平面尺寸。
22.根据权利要求21所述的感测式封装件，其中，该透光体的平面尺寸小于该感测式封装件预定平面尺寸0.1至2.0mm，又以1mm为佳。
23.根据权利要求15所述的感测式封装件，其中，该透光体侧表面形成有倒角斜边。
24.根据权利要求15所述的感测式封装件，其中，该透光体第二表面上对应设有粘着层及供接触封装胶体部分形成有粗糙结构。
CNA2006101322402A 2006-10-12 2006-10-12 感测式封装件及其制法 Pending CN101162698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101322402A CN101162698A (zh) 2006-10-12 2006-10-12 感测式封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101322402A CN101162698A (zh) 2006-10-12 2006-10-12 感测式封装件及其制法

Publications (1)

Publication Number Publication Date
CN101162698A true CN101162698A (zh) 2008-04-16

Family

ID=39297584

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101322402A Pending CN101162698A (zh) 2006-10-12 2006-10-12 感测式封装件及其制法

Country Status (1)

Country Link
CN (1) CN101162698A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950751A (zh) * 2009-07-10 2011-01-19 菱光科技股份有限公司 图像传感器及其封装方法
US7948072B2 (en) 2008-07-25 2011-05-24 Industrial Technology Research Institute Wafer-to-wafer stacking
CN105489588A (zh) * 2015-12-04 2016-04-13 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
CN106946215A (zh) * 2017-04-13 2017-07-14 华天科技（昆山）电子有限公司 带盖板的引线键合型芯片封装结构及其制作方法
CN107958915A (zh) * 2017-12-22 2018-04-24 成都先锋材料有限公司 一种cmos传感器封装结构及其封装方法
CN110581111A (zh) * 2018-06-11 2019-12-17 海华科技股份有限公司 支架、光学组件及光学模块

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948072B2 (en) 2008-07-25 2011-05-24 Industrial Technology Research Institute Wafer-to-wafer stacking
CN101635293B (zh) * 2008-07-25 2012-08-29 财团法人工业技术研究院 晶片堆叠结构
CN101950751A (zh) * 2009-07-10 2011-01-19 菱光科技股份有限公司 图像传感器及其封装方法
CN101950751B (zh) * 2009-07-10 2012-10-03 菱光科技股份有限公司 图像传感器及其封装方法
CN105489588A (zh) * 2015-12-04 2016-04-13 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
CN105489588B (zh) * 2015-12-04 2019-05-31 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
CN106946215A (zh) * 2017-04-13 2017-07-14 华天科技（昆山）电子有限公司 带盖板的引线键合型芯片封装结构及其制作方法
CN107958915A (zh) * 2017-12-22 2018-04-24 成都先锋材料有限公司 一种cmos传感器封装结构及其封装方法
CN107958915B (zh) * 2017-12-22 2024-01-19 南京先锋材料科技有限公司 一种cmos传感器封装结构及其封装方法
CN110581111A (zh) * 2018-06-11 2019-12-17 海华科技股份有限公司 支架、光学组件及光学模块

Similar Documents

Publication Publication Date Title
TWI305036B (en) Sensor-type package structure and fabrication method thereof
CN107742630B (zh) 影像感测器封装结构
CN101162698A (zh) 感测式封装件及其制法
CN108231700B (zh) 芯片封装结构和方法
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
US20090256222A1 (en) Packaging method of image sensing device
CN209401614U (zh) 环境光传感器封装体
TW200822313A (en) Sensor type semiconductor package and fabrication method thereof
CN106601629A (zh) 保护片服贴于芯片感应面的芯片封装构造
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
CN102117817A (zh) 影像感测芯片的超薄式封装结构及其封装方法
CN106033753A (zh) 封装模块及其基板结构
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
TW201101438A (en) Semiconductor package structure and enveloping method thereof
CN100454505C (zh) 半导体装置及其制法
CN101494230A (zh) 感测式半导体封装件及其制法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
CN101192545A (zh) 感测式封装件及其制法
CN105405777B (zh) 一种大面积平行堆栈式封装结构和封装方法
CN101188202A (zh) 感测式封装件及其制造方法
TWI359481B (en) Sensor semiconductor package and method thereof
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
TW201142996A (en) Packaging device of image sensor
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication