CN100454505C - 半导体装置及其制法 - Google Patents

半导体装置及其制法 Download PDF

Info

Publication number
CN100454505C
CN100454505C CNB200610002725XA CN200610002725A CN100454505C CN 100454505 C CN100454505 C CN 100454505C CN B200610002725X A CNB200610002725X A CN B200610002725XA CN 200610002725 A CN200610002725 A CN 200610002725A CN 100454505 C CN100454505 C CN 100454505C
Authority
CN
China
Prior art keywords
sensing chip
insulating barrier
substrate
semiconductor device
adhesion coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610002725XA
Other languages
English (en)
Other versions
CN101009229A (zh
Inventor
张正易
黄建屏
王愉博
黄致明
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB200610002725XA priority Critical patent/CN100454505C/zh
Publication of CN101009229A publication Critical patent/CN101009229A/zh
Application granted granted Critical
Publication of CN100454505C publication Critical patent/CN100454505C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种半导体装置及其制法，该半导体装置包括：基板、接置于该基板上的传感芯片、用于电性连接该传感芯片及该基板的焊线、覆盖在该基板上未供接置该传感芯片的区域的绝缘层、设在该绝缘层上的粘着层以及接着在该粘着层上且覆盖住该传感芯片的透光盖体。本发明的半导体装置及其制法可提供一种具有轻薄短小特性的图像传感器封装件，在增加拦坝结构强度的同时，不减少后续与透光层的附着性，在拦坝结构与透光层间形成良好的粘着，不产生渗漏问题，在拦坝结构上接着透光层时，避免发生焊线损伤及断裂等问题，同时还避免形成拦坝结构时污染传感芯片的传感区。

Description

半导体装置及其制法
技术领域
本发明是关于一种半导体装置及其制法，特别是关于一种传感器半导体装置及其制造方法。
背景技术
传统图像传感器封装件(Image sensor package)主要是将传感芯片(Sensor chip)接置于一芯片承载件上，并通过焊线加以电性连接该传感芯片及芯片承载件后，在该传感芯片上方封盖住一玻璃，影像光线可被该传感芯片接收。如此，该完成构装的图像传感器封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装置上，用于如数字照相机(DSC)、数字摄影机(DV)、光学鼠标、移动电话、指纹识别器等各式电子产品的应用。
请参阅图1，美国专利第6,060,340号即提出一种传感式封装件，它是将一预先制备的拦坝结构13借胶粘剂16(adhesive)接置在一基板11上，该拦坝结构13呈一墙状结构围绕一空间14用于收纳传感芯片10及焊线12于其中，该焊线12将传感芯片10电性连接至基板11。一玻璃盖件15粘置在拦坝结构13上，封盖住该空间14，使传感芯片10及焊线12与外界隔离，且可使光线穿过其中被传感芯片10接收，供传感芯片10进行运作。然而，由于上述胶粘剂16具有较高的吸湿性，当吸收有水气的胶粘剂历经后续制程中的高温环境时，会导致气爆(popcorn)现象以及基板与拦坝结构间的脱层(delamination)，因而伤及封装件的可靠性。
还请参阅图2A及图2B，美国专利第6,262,479及6,590,269号案采用另一种用于封装传感芯片但不使用上述胶粘剂固定拦坝结构的传感式封装件。首先，如图2A所示，进行一模压(molding)制程，在基板21上形成拦坝结构23，在模压中使用一具有上模27及下模28的封装模具，该上模27开设有一上凹模穴270，且有一凸出部271形成于该上凹模穴270中；将基板21夹置在上模27与下模28之间，使该凸出部271与基板21触接，覆盖住基板21上预定用以置晶及焊线的区域。接着，将一树脂化合物(如环氧树脂等)注入上凹模穴270中，在基板21上形成拦坝结构23。由于该凸出部271的设置，该基板21上用于置晶及焊线的区域不会被拦坝结构23包覆，在基板21上移除上下模27、28后露出。如图2B所示，将传感芯片20及焊线22接置于基板21上露出的区域；最后，将玻璃盖件25粘置在拦坝结构23上即完成该封装件。
然而，上述封装件仍会造成诸多缺点。例如该上模的凸出部是用于覆盖基板上预定区域，使该区域不被模压制程中的树脂化合物包覆；然而该凸出部与基板间的夹持力(clamping force)不易控制，若凸出部无法稳固地夹置在基板上，树脂化合物则极易在凸出部与基板间产生溢胶，污染板上预定用于置晶及焊线的区域；若凸出部过度地压置在基板上，则会造成基板结构受损。再者，上述凸出式模具的制造成本颇高，且需要形成对应基板或其上预定区域尺寸的凸出部，也就是若基板或其上预定区域的尺寸改变，则需要制备新的模具，使其具有对应尺寸的凸出部，故会大幅增加生产成本且使封装件制程更为复杂。
有鉴于此，美国专利第5,950,074则提出另一种传感式封装件，它是将一种具有流动性的胶体涂布在基板上形成拦坝结构，使玻璃盖件接置其上，进而覆盖住设在该拦坝结构内的传感芯片及焊线。
上述现有技术中都存在一共同的问题，即该封装件的整体平面尺寸包括芯片尺寸、打线空间以及拦坝结构宽度，尤其是该拦坝结构的设置所占用的面积，造成整体封装件尺寸需要预留空间用于设置该拦坝结构，无法满足封装件轻薄短小的需求。
请参阅图3，为此，美国专利第5,962,810号揭示一种可缩小整体尺寸的传感式封装件，它是在基板31上接置一主动面形成有传感区的传感芯片30，并利用焊线32电性连接该传感芯片30与基板31，接着在该焊线32上敷设流动性胶体33作为拦坝结构，并使延伸至该传感芯片30周围表面，完整包覆住该焊线32，之后在该传感芯片30上涂布透明胶35，形成一可缩小整体尺寸的传感式封装件。
还请参阅图4，中国台湾专利公告第521440也出类似的结构，是在基板41上接置一主动面形成有传感区的传感芯片40，并利用焊线42电性连接该传感芯片40与基板41，接着在该传感芯片40周围的焊线42上敷设胶体43作为拦坝结构，该胶体43高度大于传感芯片40厚度，之后借由该胶体43本身的粘性直接在该胶体43上固着一透光层45。
上述现有技术中，该敷设于焊线的胶体构成的拦坝结构需要同时担负挡墙及粘胶作用，供后续在其上直接固着透光层，因此该胶体一方面须具备一定的刚性以形成所需的拦坝结构，也就是通常需要在该胶体中加入填充料，强化结构强度，如此会降低该胶体与透光层的粘着性，另一方面，如要增加该胶体与透光层的粘着性，即需要减少胶体中填充料的数量，但如此即有可能无法形成具有一定刚性的拦坝结构，造成透光层渗漏问题，影响产品可靠性。
再者，在该包覆焊线的胶体上固着透光层时，需要在该胶体尚未完全固化前将该透光层压着在该胶体上，如此，在进行压着时，因该胶体尚未完全固化即有可能造成焊线的压损甚或断裂。
此外，上述现有技术中，在敷设该胶体时，因该胶体是包覆焊线且其高度大于传感芯片厚度，因此也常发生胶体溢胶至传感芯片主动面上的问题，造成传感芯片主动面的传感区污染等问题，形成废品。
因此，如何提供一种传感半导体装置及其制法，具有强固的拦坝结构且不减少与透光层的粘着性，可避免渗漏及可靠性不佳等问题，同时不会造成焊线压损及传感芯片的传感区受到污染等状况，确为相关领域上需迫切面对的课题。
发明内容
为克服上述现有技术的缺失，本发明的主要目的在于提供一种具有轻薄短小特性的传感半导体装置及其制法。
本发明的另一目的在于提供一种半导体装置及其制法，强化拦坝结构的强度，且不减少后续与透光层的附着性。
本发明的又一目的在于提供一种半导体装置及其制法，拦坝结构与透光层间形成良好粘着，不产生渗漏问题。
本发明的再一目的在于提供一种半导体装置及其制法，在拦坝结构上接着透光层时，避免发生焊线损伤及断裂等问题。
本发明的还一目的在于提供一种半导体装置及其制法，避免形成拦坝结构时污染传感芯片的传感区。
为达上述及其它目的，本发明提供一种半导体装置制法，该半导体装置的制法包括：提供一具有多条基板的基板模块片，对应各该基板上接置并电性连接至少一传感芯片，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面对应接置在该基板上；通过焊线电性连接该传感芯片的主动面与该基板；在该基板模块片上对应各传感芯片间的间隙形成绝缘层，该绝缘层的高度不大于传感芯片的厚度；在该绝缘层上形成粘着层，该粘着层的高度大于焊线的线弧高；在该粘着层上接着透光盖体；以及沿各该基板间进行切割，形成多个具有透光盖体及传感芯片的半导体装置。
本发明也一种半导体装置，该半导体装置包括：基板；接置于该基板上的传感芯片，该传感芯片的平面尺寸小于该基板的平面尺寸，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面对应接置在该基板上；焊线，用于电性连接该传感芯片及该基板；绝缘层，覆盖在该基板上未供接置该传感芯片的区域，且该绝缘层高度不大于该传感芯片厚度；设在该绝缘层上的粘着层，且该粘着层高度大于该焊线的线弧高；以及透光盖体，接着在该粘着层上且覆盖住该传感芯片。其中该粘着层未触及焊线，在其上接置透光盖体时，避免造成焊线压损或断裂问题。
本发明还涉及一种半导体装置，该半导体装置包括：基板；接置在该基板上的传感芯片，该传感芯片的平面尺寸小于该基板的平面尺寸，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面对应接置在该基板上；焊线，用于电性连接该传感芯片及该基板；第一绝缘层，覆盖在该基板上未接置该传感芯片的区域，且该第一绝缘层高度不大于该传感芯片厚度；第二绝缘层，设在该第一绝缘层上，且该第二绝缘层高度大于该焊线的线弧高；粘着层，设在该第二绝缘层上；以及透光盖体，接着在该粘着层上且覆盖住该传感芯片。
在本发明中还可在围束住传感芯片的绝缘层上再形成第二绝缘层，且该第二绝缘层的高度大于焊线的线弧高，接着再在该第二绝缘层上涂布粘着层，透光盖体接着于该粘着层上，并覆盖住该传感芯片。
本发明的半导体装置及其制法是在具有多条基板的基板模块片上对应各该基板处接置传感芯片，并使该传感芯片通过焊线电性连接至基板，然后估该基板模块片上对应各该传感芯片间涂覆绝缘层，且该绝缘层的高度不大于传感芯片的厚度，使该绝缘层围束住该传感芯片而形成拦坝结构时，可避免该绝缘层溢胶污染到该传感芯片的传感区；接着在该绝缘层上形成粘着层或先涂布第二绝缘层再形成粘着层，并使该粘着层或第二绝缘层的高度大于焊线的线弧高，之后即可将透光盖体接着在该粘着层上，覆盖住该传感芯片，其中该粘着层未触及焊线，在其上接置透光盖体时，避免造成焊线压损或断裂问题，再者由于作为拦坝结构的绝缘层与固着透光盖体的粘着层是采用不同的材质，可避免现有技术中采用单一胶体造成拦坝结构不结实及透光盖体渗漏问题，同时也可使透光盖体经由该粘着层有效地固着在作为拦坝结构的绝缘层上，提升制程的可靠性；其后，再沿各该基板间进行切割，形成多个整合传感芯片的半导体装置，由于本发明中作为拦坝结构的绝缘层是直接紧贴于该传感芯片周围，可明显缩小整体半导体装置的尺寸，实现薄短小的目的。
综上所述，本发明的半导体装置及其制法可提供一种具有轻薄短小特性的图像传感器封装件，在增加拦坝结构强度的同时，不减少后续与透光层的附着性，在拦坝结构与透光层间形成良好的粘着，不产生渗漏问题，在拦坝结构上接着透光层时，避免发生焊线损伤及断裂等问题，同时还避免形成拦坝结构时污染传感芯片的传感区。
附图说明
图1是美国专利第6,060,340号传感封装件剖面示意图；
图2A及图2B是美国专利第6,262,479及6,590,269号的传感封装件剖面示意图；
图3是美国专利第5,962,810号的传感封装件剖面示意图；
图4是中国台湾专利公告第521440号的传感封装件剖面示意图；
图5A至图5D是本发明的半导体装置的制法实施例1的剖面示意图；
图6A至图6D是本发明的半导体装置的制法实施例2的剖面示意图；以及
图7是本发明的半导体装置实施例3的剖面示意图。
具体实施方式
实施例1
请参阅图5A至图5D，它是本发明的半导体装置的制法剖面示意图。且以采用批次方式大量制造生产本发明的传感半导体装置为例进行说明，当然，若实际制程许可，本发明的传感半导体装置也可以单颗方式进行。
如图5A所示，提供一具有多条基板51的基板模块片51A，将至少一传感芯片50接置在该基板51上，该传感芯片20的平面尺寸小于基板51平面尺寸。该基板模块片51A的型态可采用矩阵排列或条状排列；该传感芯片50具有一主动面501及一相对的非主动面502，且该传感芯片50的主动面501上设有传感区503，该传感芯片50是以其非主动面502对应接置在该基板51上，并通过焊线52使该传感芯片50电性连接至该基板51。另该传感芯片50可先对其非主动面502进行薄化，并选择出良品芯片(good die)，供接置在基板51上。
如图5B所示，在该基板模块片51A上对应各传感芯片50间的间隙形成绝缘层53，该绝缘层53的高度不大于传感芯片50的厚度。其中该绝缘层53是如环氧树脂的化合物，涂布在该基板模块片51A上对应各传感芯片50间的间隙中，同时固化该绝缘层53，使该绝缘层53有效围束住各该传感芯片50形成拦坝结构。
如图5C所示，在该绝缘层53上形成粘着层54，该粘着层54的高度大于焊线52的线弧高，且在该粘着层54上接着透光盖体55，借以覆盖住该传感芯片50，同时可供外在光线穿过该透光盖体55到达该传感芯片50的传感区503使芯片作动。该粘着层54未触及焊线52，在其上接置透光盖体55时，避免造成焊线52压损或断裂问题。该粘着层54可例如是紫外线光固化胶(UV胶)，该透光盖体55可例如是玻璃，当该透光盖体55接着在如UV胶的粘着层54上时，同时照射紫外光(UV光)，使该透光盖体55有效地固着在该粘着层54上。
如图5D所示，之后即可沿各该基板51间进行切割，该切割路径上也同时切割至该绝缘层53及粘着层54，形成多个具有透光盖体及传感芯片的半导体装置。由于作为拦坝结构的绝缘层是直接紧贴在该传感芯片周围，可明显缩小整体半导体装置的尺寸，达到轻薄短小目的。
通过上述制程，本发明也一种半导体装置，该半导体装置包括：基板51；接置于该基板51上的传感芯片50，该传感芯片50的平面尺寸小于该基板51的平面尺寸，其中该传感芯片50具有主动面501及相对的非主动面502，该主动面501上设有传感区503，且该传感芯片50是以其非主动面502对应接置在该基板51上；焊线52，供该传感芯片50电性连接至该基板51；绝缘层53，覆盖在该基板51上未接着传感芯片50的区域，且该绝缘层53高度不大于该传感芯片50厚度；设在该绝缘层53上的粘着层54，且该粘着层54高度大于焊线52的线弧高；以及接着在该粘着层54上且覆盖住该传感芯片50的透光盖体55。
因此，本发明的半导体装置及其制法中，该绝缘层的高度不大于传感芯片的厚度，在该绝缘层围束住该传感芯片而形成拦坝结构时，可避免该绝缘层溢胶污染到该传感芯片的传感区；再有，该粘着层未触及焊线，在其上接置透光盖体时，避免造成焊线压损或断裂问题；此外，作为拦坝结构的绝缘层与固着透光盖体的粘着层采不同的材质，可避免现有技术中采用单一胶体造成拦坝结构不结实及透光盖体渗漏问题，同时也可使透光盖体经由该粘着层有效地固着在该作为拦坝结构的绝缘层上，提升制程可靠性。
实施例2
另请参阅图6A至图6D所示，它是本发明的半导体装置的制法实施例2的剖面示意图。本实施例2中该半导体装置是由相似于上述方法制成的，其主要差异在于绝缘层上先敷设第二绝缘层后，再在该第二绝缘层上形成粘着层用于接置透光盖体。
如图6A所示，提供一具有多条基板61的基板模块片61，将至少一传感芯片60接置在该基板61上，该传感芯片60的平面尺寸小于基板61平面尺寸。该基板模块片61A的型态可采用矩阵排列或条状排列；该传感芯片60具有一主动面601及一相对的非主动面602，且该传感芯片60的主动面601上设有传感区603，该传感芯片60是以其非主动面602对应接置在该基板61上，并通过焊线62使该传感芯片60电性连接到该基板61。另该传感芯片60可先对其非主动面602进行薄化，并选择出良品芯片(good die)，供接置在基板61上。
如图6B所示，在该基板模块片61A上对应各传感芯片60间的间隙中形成第一绝缘层631，该第一绝缘层631的高度不大于传感芯片60的厚度。其中该第一绝缘层631可以是如环氧树脂的化合物，将其涂布在该基板模块片61A上对应各传感芯片60间的间隙中，并在该第一绝缘层631上另形成第二绝缘层632，该第二绝缘层632的高度大于焊线62的线弧高，该第二绝缘层632的材质可选择与第一绝缘层631的材质相同或不同。该第一绝缘层631及第二绝缘层632是经过固化，可以有效地围束住该传感芯片60形成拦坝结构。
如图6C所示，再在该第二绝缘层632上涂布粘着层64，在该粘着层64上接着透光盖体65，覆盖住该传感芯片60，同时可使外在光线穿过该透光盖体65到达该传感芯片60的传感区603而使芯片作动。该第二绝缘层632可选择未覆盖住该焊线62，且该粘着层64也未触及焊线62，在该粘着层64上接置透光盖体65时，避免造成焊线62压损或断裂问题。该粘着层64可例如是UV胶，该透光盖体65可例如是玻璃，使该透光盖体65接着在如UV胶的粘着层64上时，同时照射UV光，将该透光盖体65有效地固着在该粘着层64上。
如图6D所示，沿各该基板61间进行切割，该切割路径上也将同时切割至该第一绝缘层631、第二绝缘层632及粘着层64，形成多个具有透光盖体及传感芯片的半导体装置。
实施例3
另请参阅图7，它是本发明的半导体装置实施例3的剖面示意图。
本实施例3的半导体装置与实施例2大致相同，主要仍是利用上述制法形成，主要差异在于对应围束传感芯片70的第一绝缘层731上所设置的第二绝缘层732是可选择覆盖住焊线72，应注意的是，该第二绝缘层是未延伸遮覆该传感芯片70，避免溢胶至该传感芯片70的传感区703。
因此，本发明的半导体装置及其制法是在具有多条基板的基板模块片上对应各该基板处接置传感芯片，使该传感芯片通过焊线电性连接至基板，然后在该基板模块片上对应各该传感芯片间涂覆绝缘层，且该绝缘层的高度不大于传感芯片的厚度，使该绝缘层围束住该传感芯片形成拦坝结构时，可避免该绝缘层溢胶污染到该传感芯片的传感区；接着在该绝缘层上形成粘着层或先涂布第二绝缘层再形成粘着层，并使该粘着层或第二绝缘层的高度大于焊线的线弧高，之后即可将透光盖体接着在该粘着层上，覆盖住该传感芯片，其中该粘着层未触及焊线，在其上接置透光盖体时，避免造成焊线压损或断裂问题，再有由该作为拦坝结构的绝缘层与固着透光盖体的粘着层是采不同的材质，可避免现有技术中采用单一胶体造成拦坝结构不结实及透光盖体渗漏问题，同时也可使透光盖体经由该粘着层有效地固着在该作为拦坝结构的绝缘层上，提升制程的可靠性；其后，再沿各该基板间进行切割，形成多个整合传感芯片的半导体装置，由于本发明中作为拦坝结构的绝缘层是直接紧贴在该传感芯片周围，可明显缩小整体半导体装置的尺寸，实现薄短小的目的。

Claims (21)

1.一种半导体装置的制法，其特征在于，该半导体装置的制法包括：
提供一具有多条基板的基板模块片，对应各该基板上接置并电性连接至少一传感芯片，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面接置在该基板上；
通过焊线电性连接该传感芯片的主动面与该基板；
在该基板模块片上对应各传感芯片间的间隙形成绝缘层，该绝缘层的高度不大于传感芯片的厚度；
在该绝缘层上形成粘着层，该粘着层的高度大于焊线的线弧高；
在该粘着层上接着透光盖体；以及
沿各该基板间进行切割，形成多个具有透光盖体及传感芯片的半导体装置。
2.如权利要求1所述的半导体装置的制法，其特征在于，该传感芯片可先对其非主动面进行薄化，再接置在该基板上。
3.如权利要求1所述的半导体装置的制法，其特征在于，该绝缘层是树脂化合物，涂布在该基板模块片上对应各传感芯片间的间隙中，同时固化该绝缘层，使该绝缘层围束住各该传感芯片形成拦坝结构。
4.如权利要求1所述的半导体装置的制法，其特征在于，该粘着层未触及该焊线。
5.如权利要求1所述的半导体装置的制法，其特征在于，该粘着层是紫外线光固化胶，在该透光盖体接着其上时，同时照射紫外光，使该透光盖体固着在该UV胶上。
6.如权利要求1所述的半导体装置的制法，其特征在于，沿各该基板间进行切割时，该切割路径上也将同时切割至该第一绝缘层及粘着层。
7.如权利要求1所述的半导体装置的制法，其特征在于，该绝缘层上可先敷设第二绝缘层，再在该第二绝缘层上形成粘着层，供接置该透光盖体。
8.如权利要求7所述的半导体装置的制法，其特征在于，该第二绝缘层的高度大于该焊线的线弧高。
9.如权利要求8所述的半导体装置的制法，其特征在于，沿各该基板间进行切割时，该切割路径上也将同时切割至该第一绝缘层、第二绝缘层及粘着层。
10.如权利要求8所述的半导体装置的制法，其特征在于，该第二绝缘层可选择覆盖住该焊线或未触及该焊线。
11.一种半导体装置，其特征在于，该半导体装置包括：
基板；
接置于该基板上的传感芯片，该传感芯片的平面尺寸小于该基板的平面尺寸，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面接置在该基板上；
焊线，用于电性连接该传感芯片及该基板；
绝缘层，覆盖在该基板上未供接置该传感芯片的区域，且该绝缘层高度不大于该传感芯片厚度；
设在该绝缘层上的粘着层，且该粘着层高度大于该焊线的线弧高；以及
透光盖体，接着在该粘着层上且覆盖住该传感芯片。
12.如权利要求11所述的半导体装置，其特征在于，该传感芯片的非主动面是经薄化。
13.如权利要求11所述的半导体装置，其特征在于，该绝缘层是树脂化合物，涂布在该基板模块片上对应各传感芯片间的间隙中，同时固化该绝缘层，使该绝缘层围束住各该传感芯片形成拦坝结构。
14.如权利要求11所述的半导体装置，其特征在于，该粘着层未触及该焊线。
15.如权利要求11所述的半导体装置，其特征在于，该粘着层是紫外线光固化胶。
16.一种半导体装置，其特征在于，该半导体装置包括：
基板；
接置在该基板上的传感芯片，该传感芯片的平面尺寸小于该基板的平面尺寸，其中该传感芯片具有主动面及相对的非主动面，该主动面上设有传感区，且该传感芯片是以其非主动面接置在该基板上；
焊线，用于电性连接该传感芯片及该基板；
第一绝缘层，覆盖在该基板上未接置该传感芯片的区域，且该第一绝缘层高度不大于该传感芯片厚度；
第二绝缘层，设在该第一绝缘层上，且该第二绝缘层高度大于该焊线的线弧高；
粘着层，设在该第二绝缘层上；以及
透光盖体，接着在该粘着层上且覆盖住该传感芯片。
17.如权利要求16所述的半导体装置，其特征在于，该传感芯片的非主动面是经薄化。
18.如权利要求16所述的半导体装置，其特征在于，该第一绝缘层是树脂化合物，涂布在该基板模块片上对应各传感芯片间的间隙中，同时固化该绝缘层，使该绝缘层围束住各该传感芯片形成拦坝结构。
19.如权利要求16所述的半导体装置，其特征在于，该粘着层未触及该焊线。
20.如权利要求16所述的半导体装置，其特征在于，该粘着层是紫外线光固化胶。
21.如权利要求16所述的半导体装置，其特征在于，该第二绝缘层选择覆盖住该焊线或未触及该焊线。
CNB200610002725XA 2006-01-25 2006-01-25 半导体装置及其制法 Expired - Fee Related CN100454505C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610002725XA CN100454505C (zh) 2006-01-25 2006-01-25 半导体装置及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610002725XA CN100454505C (zh) 2006-01-25 2006-01-25 半导体装置及其制法

Publications (2)

Publication Number Publication Date
CN101009229A CN101009229A (zh) 2007-08-01
CN100454505C true CN100454505C (zh) 2009-01-21

Family

ID=38697558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610002725XA Expired - Fee Related CN100454505C (zh) 2006-01-25 2006-01-25 半导体装置及其制法

Country Status (1)

Country Link
CN (1) CN100454505C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171815B (zh) * 2008-11-21 2014-11-05 先进封装技术私人有限公司 半导体封装件及其制造方法
CN105718847A (zh) * 2014-12-05 2016-06-29 上海箩箕技术有限公司 光学成像装置及身份识别设备
EP3780092B1 (en) * 2019-06-14 2023-03-01 Shenzhen Goodix Technology Co., Ltd. Chip packaging structure and electronic device
CN111261647B (zh) * 2020-01-20 2021-06-08 甬矽电子(宁波)股份有限公司 一种透光盖板、光学传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US20050037538A1 (en) * 2003-08-14 2005-02-17 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging devices
US20060001114A1 (en) * 2004-06-30 2006-01-05 Jen-Yi Chen Apparatus and method of wafer level package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6268654B1 (en) * 1997-04-18 2001-07-31 Ankor Technology, Inc. Integrated circuit package having adhesive bead supporting planar lid above planar substrate
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US20050037538A1 (en) * 2003-08-14 2005-02-17 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging devices
US20060001114A1 (en) * 2004-06-30 2006-01-05 Jen-Yi Chen Apparatus and method of wafer level package

Also Published As

Publication number Publication date
CN101009229A (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
TWI394238B (zh) 小型模塑記憶卡及其製造方法
CN103700634B (zh) 相机模组及其封装结构和封装方法
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
US20080079105A1 (en) Sensor-type package and fabrication method thereof
CN111415913B (zh) 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
CN209401614U (zh) 环境光传感器封装体
US10096567B2 (en) Package substrate and package
CN100454505C (zh) 半导体装置及其制法
CN205177811U (zh) 半导体器件封装
CN101162698A (zh) 感测式封装件及其制法
CN106033753A (zh) 封装模块及其基板结构
CN101017785A (zh) 半导体堆栈结构及其制法
CN101494230A (zh) 感测式半导体封装件及其制法
EP3714402A1 (en) Fingerprint sensor package with desired component outline and method for manufacturing thereof
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
JP2000148949A (ja) 非接触ｉｃカードおよびその製造方法
CN101192545A (zh) 感测式封装件及其制法
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
CN101188202A (zh) 感测式封装件及其制造方法
CN101383297A (zh) 感测式半导体装置及其制法
TW201142996A (en) Packaging device of image sensor
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
CN211507610U (zh) 芯片模组
TWI359481B (en) Sensor semiconductor package and method thereof
CN214378396U (zh) 传感器封装结构及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20100225