CN108231700B - 芯片封装结构和方法 - Google Patents

芯片封装结构和方法 Download PDF

Info

Publication number
CN108231700B
CN108231700B CN201611192303.3A CN201611192303A CN108231700B CN 108231700 B CN108231700 B CN 108231700B CN 201611192303 A CN201611192303 A CN 201611192303A CN 108231700 B CN108231700 B CN 108231700B
Authority
CN
China
Prior art keywords
chip
substrate
cover plate
packaging
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611192303.3A
Other languages
English (en)
Other versions
CN108231700A (zh
Inventor
李扬渊
皮孟月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microarray Microelectronics Corp Ltd
Original Assignee
Microarray Microelectronics Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microarray Microelectronics Corp Ltd filed Critical Microarray Microelectronics Corp Ltd
Priority to CN201611192303.3A priority Critical patent/CN108231700B/zh
Priority to TW106132101A priority patent/TWI676243B/zh
Priority to PCT/CN2017/102434 priority patent/WO2018113356A1/zh
Publication of CN108231700A publication Critical patent/CN108231700A/zh
Application granted granted Critical
Publication of CN108231700B publication Critical patent/CN108231700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片封装结构和相应以及封装方法，封装结构主要包括基板具有相对设置的第一表面和第二表面；芯片，包括功能面和与功能面相对设置的非功能面，芯片非功能面安装在基板的第一表面上；填充材料，设置在基板的第一表面上并围绕芯片；硬质盖板，覆盖在芯片的功能面上；芯片、基板、填充材料和硬质盖板具有互相匹配的热膨胀系数；相对于现有技术获得的进步是能够减少芯片的翘曲。

Description

芯片封装结构和方法
技术领域
本发明涉及一种芯片封装结构和构建此种封装结构的方法，特别是热封装装芯片领域。
背景技术
芯片在封装过程中将固定有芯片的基板放入压膜设备中在压膜设备中注入或封装料流体或熔融封装料形成流体封装芯片和基板经冷却形成封装模组，在某些应用需求中需要在封装模组的表面覆盖硬质盖板。在现有的封装方法中，芯片表面的硬质盖板会使用粘接剂将硬质盖板与芯片表面结合在一起，然后再采用高温烘烤将粘接剂固化。
当前的封装方法的缺点有：
1.工艺速度慢，效率低，步骤多包括表面清洗、上胶、贴盖板、烘烤等步骤；
2.工艺不稳定，良率低；如粘接剂的厚度不稳定，导致最终产品表面不平整；如封装材料的热膨胀系数大于基板的热膨胀系数大于芯片的热膨胀系数导致芯片高度不稳定，封装表面产生内凹翘曲，在贴合硬质盖板前需要先进磨平。
针对上述现有技术存在的缺点，申请号为：20510336488.X，名称为：一种IC封装方法及其封装结构的中国专利提出了新的封装方法：
芯片以阵列的方式排布在基板上，并通过焊线或硅通孔工艺使得芯片电性连接固定于基板上；将硬质盖板预先放入压膜设备中，随后撒入封装料随后固定有芯片基板被放入压膜设备，压膜设备中熔融封装流体材料进入基板上芯片外围空间，封装材料还覆盖芯片的表面此部分封装材料体积较少；由于材料本身的特性，封装材料、基板、芯片和硬质盖板的热膨胀系数分别具有大(20ppm/℃)、中(10～15ppm/℃)、小(4ppm/℃)、小(小于10ppm/℃)的取值。热膨胀系数较大的封装材料与热膨胀系数小的芯片收缩速度不同而产生″W″型翘曲即芯片的中心部分向外凸出芯片与芯片之间的部分向内凹陷。在指纹芯片模组等应用中，翘曲的封装材料能够透过硬质盖板的油墨层显像出不均匀的色差，影响电子产品的美观度和可靠性。
因此本申请旨在改进芯片封装过程中的翘曲问题同时提高工艺速度改良工艺稳定性。
发明内容
为解决上述技术问题本发明提供一种芯片封装结构以改善半导体封装过程中的翘曲问题，并同时提供一种整板封装结构，并且本发明还提供一种构造封装结构的方法。
为达到上述目的本发明提供一种芯片封装结构，包括：
基板，具有相对设置的第一表面和第二表面；
芯片，包括功能面和与功能面相对设置的非功能面，且芯片的非功能面安装在基板的第一表面上；
填充材料，设置在基板的第一表面上并围绕芯片；
硬质盖板，具有相对设置的第一表面和第二表面，硬质盖板覆盖在芯片的功能面上；
封装料，用于连接芯片、填充材料及硬质盖板；
芯片、基板、填充材料和硬质盖板具有互相匹配的热膨胀系数，其中，芯片与填充材料的热膨胀系数及厚度均相等。
优选地，芯片、基板、填充材料和硬质盖板的热膨胀系数小于15ppm/℃。
优选地，填充材料是芯片在封装时由熔融的流体固化形成的，芯片、基板、硬质盖板和填充材料的热膨胀系数小于15ppm/℃。
优选地，填充材料是预制的硬质结构。
优选地，预制的硬质结构上开设有收容芯片的孔。
优选地，芯片、基板、和硬质盖板的热膨胀系数小于10ppm/℃，封装料热膨胀系数大于10ppm/℃小于15ppm/℃。
优选地，芯片的功能面包括用于检测指纹的电容传感阵列，芯片与基板电性连接且基板的第二表面设置焊盘。
为解决上述技术问题本发明还提供一种芯片封装方法，包括以下步骤：
S1：对晶圆进行预处理，并将晶圆切割成若干单颗的芯片；
S2：提供基板，基板具有相对设置的第一表面和第二表面，将一个或多个芯片电性连接固定于基板的第一表面上；
S3：提供硬质盖板和填充材料，硬质盖板包括朝向芯片的第一表面及与第一表面相对应的第二表面；
S4：将硬质盖板、填充材料和固定有芯片的基板放入压模设备中，使用封装料将硬质盖板、填充材料和固定有芯片的基板在压模设备中一步成型完成封装，得到芯片封装结构，其中，芯片、基板、填充材料和硬质盖板具有互相匹配的热膨胀系数，芯片与填充材料的热膨胀系数及厚度均相等。
优选地，填充材料是预制的硬质结构，其上开设有收容芯片的孔。
优选地，步骤S4进一步包括：
在硬质盖板、填充材料和固定有芯片的基板放入压模设备前，预先将填充材料与基板的第一表面相贴合，并使一个或多个芯片收容于填充材料的孔。
优选地，步骤S4进一步包括：
在硬质盖板、填充材料和固定有芯片的基板放入压膜设备前，预先将填充材料与硬质盖板的第一表面进行贴合。
优选地，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板的第一表面放置封装料；
S44：将固定有芯片的基板固定在第二模具上；
S45：将第二模具和第一模具进行合模，抽真空并加温，使封装料固化形成封装层；
S46：脱模得到芯片封装结构。
优选地，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：将固定有芯片的基板固定在第二模具上；
S44：将第二模具和第一模具进行合模，抽真空并加温，注入流体封装料，使封装料固化形成封装层；
S45：脱模得到芯片封装结构。
优选地，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板第一表面上放置填充材料；
S44：将固定有芯片的基板固定在第二模具上；
S45：将第二模具和第一模具进行合模，抽真空并加温，注入流体封装料，使封装料固化形成封装层；
S46：脱模得到芯片封装结构。
优选地，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板第一表面上放置填充材料；
S44：在硬质盖板的第一表面和填充材料表面放置封装料；
S45：将固定有芯片的基板固定在第二模具上；
S46：将第二模具和第一模具进行合模，抽真空并加温，使封装料固化形成封装层；
S47：脱模得到芯片封装结构。
优选地，步骤S2还包括将一个或多个芯片通过打线工艺与基板电性连接。
优选地，还包括步骤S5：将完成封装的结构进行切割，得到若干封装的芯片封装结构。
本发明的有益效果是：
填充材料围绕芯片设置，同时填充材料具有较低的热膨胀系数，其会对热膨胀系数较高的封装材料产生中和作用，使得除芯片、硬质盖板和基板以外的填充材料也具有较低的热膨胀系数，众所周知芯片的热膨胀系数为4ppm/℃左右填充材料和封装材料形成的填充整体的均热膨胀系数小于10ppm/℃其能够与热膨胀系数较小的芯片、硬质盖板和基板填充材料的热膨胀系数与芯片和基板的热膨胀系数相匹配，在固化过程中，上述的芯片、硬质盖板、基板和填充体具有相似的收缩速度不会产生工业上不可接受的翘曲或影响芯片模组成品的美观度。
使用特殊的压模设备和工艺将芯片和硬质盖板用封装的方式一步成型，免去了在传统方式中封装之后繁琐的表面清洗、上胶、贴盖板、烘烤等工艺，大大减少了工艺步骤降低了工艺成本、并缩短了工艺流程时间；本发明中封装料和硬质盖板接触无需脱模，封装料可以完全不用脱模剂而大大提高粘接力，从而大大提高整个芯片封装结构的机械强度和可靠性。
附图说明
图1是封装完成后单一芯片和填充材料剖面示意图。
图2是封装完成后整块基板和多个芯片封装剖面结构示意图。
图3是预制的硬质结构填充材料与固定有芯片的基板分解示意图。
图4a-4h是本发明实施例一中芯片封装结构的封装方法流程图。
图5a-5b是实施例二中芯片封装部分流程示意图，为了简洁表示图5a和5b同时作为实施例五的示意图。
图6a-6b是实施例三中芯片封装部分流程示意图，为了简洁表示6b同时作为实施例四的示意图。
图7a-7c是实施例六芯片封装部分流程示意图其展示压膜设备合模后加温抽真空后填充材料和封装料的流体状态，为了简洁表示图7c同时作为实施例七的示意图。
图8a-8b是实施例八中芯片封装完成后芯片封装结构剖面示意图。
图9a-9b是实施例九中芯片封装完成后封装结构剖面示意图。
图10a-10b是实施例十中芯片封装完成后封装结构剖面示意图，为了简洁表示同时作为实施例五的示意图。
具体实施方式
以下结合指纹传感器芯片封装过程为例对本发明技术方案进行进一步的详细的说明，需要说明的是附图仅是为了简洁明了的展示本发明的技术思路；附图中展示的结构是作为本发明的一种优选的实施方案不能理解为限制对本发明的保护范围的一种限制，除指纹传感芯片还可以用于其他半导体封装工艺中，本发明的保护范围以权利要求的内容为准，同时任何根据本发明精神旨意所做的更改或与本发明技术方案构成实质相同或者等同的技术方案均在本发明的保护范围内。
实施例一
请参照图1展示的是芯片封装结构封装完成后的状态剖面示意图，其中位于芯片的底部是用于安装芯片的基板2芯片与基板2电性连接固定，基板2包括最上层的soldermask(阻焊层)，位于soldermask(阻焊层)下层的corelayer(金属层)，和位于金属层下层的soldermask(阻焊层)，soldermask(阻焊层)用于保护位于中间的corelayer(金属层)，防止corelayer(金属层)电路在焊接过程中发生短路等问题，所述多层组成的基板的厚度在100微米至300微米之间。芯片，包括功能面31和与功能面相对设置的非功能面32，功能面31包含执行目标功能的电路包括用于感测指纹特性的传感元器件和驱动电路。功能面31设置在芯片3的上层以在用户使用过程中尽可能的接近待检测目标手指，功能面31包括用于检测的电容传感阵列和用于驱动电容传感阵列的驱动电路，在一些实施方式中还可能包括用于读取和处理指纹图像的功能电路或用于执行图像处理逻辑电路。基板的第二表面设置用于电联接的焊盘23，所述芯片功能面的电路的输出接口与所述焊盘23电性连接，最终焊盘23与处理器或处理单元电性连接处理器负责处理功能面检测到的指纹图像。
芯片的非功能面32电性固定连接在基板2的第一表面21上，芯片3通过打线工艺与基板2电性连接，当然本领域技术人员公知的芯片3还可以通过TSV(硅通孔)工艺与基板电性连接。
在基板的第一表面21上设置有填充材料4，填充材料围绕在芯片周围，其厚度与芯片3的厚度大致相同使得填充材料4的上表面41和芯片的上表面31大致齐平；填充材料的厚度与芯片的厚度大致齐平只是本实施例中一种优选的实施方案，不是终局方案在本发明的另一些实施例中还可以采用填充材料高于芯片的方式(参照图9a至图10a)。填充材料4在填充时尽量与所述芯片3无缝连接使得在模具中封装时减少封装料流入填充材料和芯片3之间的缝隙34。尽量减少所述缝隙34作为本实施例一种优选的实施方式，不是终局方案，在另本发明一些实施方式中还可以预留一定的缝隙供填充材料或封装材料填充(参照图9a至图9b)。在芯片3和填充材料4的上表面41包括经过封装工艺形成的封装层5，封装层5的厚度保持在在50微米至80微米之间，设置此厚度能够防止封装层5过厚造成指纹传感阵列信号无法穿透。紧邻封装层5的上方设置硬质盖板6，封装层连接固定硬质盖板6和芯片3以及填充材料4，硬质盖板6包括常规的材料例如本领域技术人员熟知的材料包括蓝宝石、玻璃、陶瓷等具有高介电常数的材料，具有相对设置的第一表面51和第二表面52，所述第一表面覆盖在所述芯片的功能面31上，所述第二表面52用于承载用户操作时手指的直接接触，在硬质盖板的介隔下用户手指与芯片3的功能面31之间形成测量电容；
为了减少在芯片封装结构在压膜后固化过程中发生翘曲，所述的芯片3、基板2、填充材料4和硬质盖板6具有互相匹配的热膨胀系数。热膨胀系数的相互匹配是指在各种用于封装芯片的材料的热膨胀系数之间的差异不是特别大；例如芯片是硅晶圆制作而成其热膨胀系数固定的为4ppm/℃左右，相应的为了匹配芯片的热膨胀系数选用热膨胀系数小于15ppm/℃的硬质盖板6、填充材料4、基板2和用于形成封装层5封装材料。还可以进一步优化上述选择方案将硬质盖板6、填充材料4和基板2的选择范围控制在热膨胀系数小于10ppm/℃的材料，将用于形成封装层5的封装材料的选择范围控制在大于10ppm/℃小于15ppm/℃的材料，这样在某些技术方案中混合了颗粒状的填充材料4(参照图10a)，填充材料4和封装层5形成的填充体中和了填充材料和封装层的热膨胀系数整体表现出较低的热膨胀系数，还可以通过控制填充材料4所占的比例来控制热填充体的膨胀系数。
上述的指纹传感芯片封装结构按照如下的步骤进行封装：
请参见图11
S1：对晶圆进行预处理，并将晶圆切割成若干单颗的芯片；
S2：提供基板，所述基板具有相对设置的第一表面和第二表面，将一个或多个芯片电性连接固定于基板的第一表面上；
S3：提供硬质盖板和填充材料，所述硬质盖板包括朝向芯片的第一表面及与第一表面相对应的第二表面；
S4：将硬质盖板、填充材料和固定有芯片的基板放入压模设备中，使用封装料将硬质盖板、填充材料和固定有芯片的基板在压模设备中一步成型完成封装，得到芯片封装结构。
步骤S1中进一步包括，
S11在晶圆表面贴减薄膜；
S12：对晶圆进行减薄；
S13：去除晶圆表面的减薄膜；
S14：在晶圆背面贴切割膜；
S15：将晶圆切割成若干单颗的芯片。
S11-S15为本领域常规的额技术方案，显然本领域技术人员可以对其中的处理步骤进行调整，只要能够达到减薄芯片的技术方案都可作为本发明的实施方式。
在步骤S2中具体的包括首先准备基板，优选热膨胀系数小于15ppm/℃的基板，并将基板进行烘烤；然后用固晶材料(贴片胶)将芯片3贴上基板2，多个芯片3以行列对齐的方式排列程矩阵，芯片之间保持均匀的间距，然后烘烤贴片胶，芯片即可固定于基板上；然后在基板2和芯片3之间进行打线(Wire Bonding)的步骤其目的是在芯片2和基板21之间建立电性连接以传递指纹传感信号。打线前可以对芯片和基板表面进行等离子清洗；等离子清洗完成后进行打线，本实施例中金线优选地为合金线或铜线；打线完成后可再次对芯片和基板表面进行等离子清洗。
除了打线工艺还可以采用tsv(硅通孔)工艺电性连接芯片3和基板2，基板2通过设置在第二表面的焊盘23输出信号。
在步骤S3中进一步包括：
准备高介电常数的硬质盖板(参照图1或图2)硬质盖板5可以为高介电常数玻璃，也可以为蓝宝石玻璃或陶瓷等本领域技术人员公知的材料，通常在所述硬质盖板的第二表面覆盖有油墨层以阻隔芯片3模组内部的元件被用户直视，在本实施中所述蓝宝石或玻璃或陶瓷优选热膨胀系数小于15ppm/℃，本领域技术人员选用的其他的可替代材料热膨胀系数也应当小于15ppm/℃。本实施例中硬质盖板6为平面结构，放入封装模具之前还需对硬质盖板6的反面进行等离子清洗，以保证封装料对硬质盖板的粘接力，清洗完成的标准为硬质盖板反面的水滴接触角应小于或等于30度。
准备填充材料4，填充材料4包括预制的硬质结构，填充材料4呈平面结构，填充材料4是热膨胀系数小于15ppm/℃的材料，例如可以是玻璃纤维；也可以是热膨胀系数小于15ppm/℃的复合材料，例如可以是热膨胀系数高的材料与热膨胀系数低的材料复合形成的。请参照图3填充材料的厚度与芯片3的厚度大致相同，其上设置有收容芯片3的孔43，孔的大小和形状以及位置与芯片3相同。在步骤S4中将硬质盖板6、填充材料4和固定有芯片3的基板2放入压模设备中，使用封装料将硬质盖板、填充材料和固定有芯片的基板在压模设备中一步成型完成封装，得到芯片封装结构。
在硬质盖板6、填充材料4和固定有芯片3的基板放入压膜设备前，预先将预制的硬质结构6填充材料4与基板2的第一表面21相贴合，并使所述一个或多个芯片收容在填充材料的孔43内，填充材料与基板的第一表面贴合，可使用本领域技术人员公知的技术进行贴合例如使用晶固胶贴合。
参照图4a-4h所示，在上述填充材料4和基板贴2合后进一步进行步骤
S41：在压模设备的第一模具中贴入离型膜；
参照图4a-4b压膜设备1包括第一模具11和第二模具12，第一模具包括支撑模111和压合模112，第一模具和第二模具形成封装腔123，在第一模具11贴入离型膜15。离型膜15被固定在支撑模111和压合模112上，离型膜15用于承托封装料颗粒51和硬质盖板6。离型膜15的作用是在完成压膜固化后形成的芯片封装结构易于从模具中脱出。
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
参图4c所示，在第一模具11中离型膜15的上方放入硬质盖板6，第一表面61朝上，硬质盖板6的尺寸应刚好符合封装腔123的尺寸，硬质盖板6的第二表面62与离型膜上表面接触。
S43：在硬质盖板第一表面61上放置所述封装料51；
参图4d所示，在硬质盖板6的第一表面放置颗粒状的封装料51，该封装料为高介电常数封装料可以包括本领域常用的塑封料或本领域技术人员公知的其他替代原料，优选的封装料的热膨胀系数与芯片的热膨胀系数近似但小于15ppm/℃，例如可选大于10ppm/℃小于15ppm/℃的封装料。
S44：将固定有芯片的基板固定在第二模具上；
参图4e所示，将电性连接固定有芯片3的基板2固定在第二模具12的第二模腔121内(参照图4a)，基板2与第二模具固定安装，芯片的功能面31朝向硬质盖板6。基板上贴合的填充材料随着基板2被固定在第二模具12的第二模腔内121内，所述的基板与第二模腔121的固定为非永久性固定，其在芯片封装模组脱模时可以与第二模腔121脱离。
S45：将第二模具和第一模具进行合模，抽真空并加温，使封装料固化形成封装层；
参照图4f和图4g将第一模具和第二模具进行沿着图中箭头指示的方向进行合模，抽真空并加温至170℃～180℃，使封装料颗粒51熔融，并对第一模具和第二模具进行压膜，使封装料压缩后固化成型。
S46：脱模得到芯片封装结构；
通常在传统封装工艺中，封装料需要加入少量的脱模剂(蜡，硅油等)以便脱模，但是这些少量的脱模剂会同时影响对芯片表面和内部的粘接力。在本实施例中，使用离型膜代替传统的脱模剂，封装料和硬质盖板接触无需脱模，所以封装料可以完全不用脱模剂而大大提高粘接力，从而大大提高整个封装结构的机械强度和可靠性。
S46：脱模得到芯片封装结构。
参照图4h封装完成后的整版芯片结构在脱模膜的作用下从模具中脱出，
冷却后将封装后的基板2从封装模具1中取出并经过切割工艺将基板、芯片和填充材料切割形成独立的芯片封装模块。
进一步对上述压膜设备和压膜过程中设备的部件配合关系和工作状态描述：
继续参照图4f和图4g第一模具11包括用于承托第二模具12的支撑模111和用于推动施压成型的压合模112，压合模112呈柱体状，设置在支撑模111的内部。所述支撑模111内部形成与压合模112轮廓相同的腔体14以容纳压合模112，压合模112可在支撑模111内腔体内14往复运动，腔体14与抽真空设备连通(图中未示出)。典型地，所述支撑模111为环形柱体，所述压合模为112圆柱体，所述支撑模111或压合模112与动力装置连接(图中未示出)动力装置可推动支撑模111和压合模112相对运动。
继续参照图4f和图4g，进行芯片封装时，抽真空设备将封装腔123内部抽真空，封装料颗粒51通过下模11的加热装置(图中未示出)加热熔融，支撑模111和上模12固定基板的边缘，压合模112沿着支撑模111内部向上移动，基板2的主体部分被浸没在熔融状态下的封装料51中，最终在芯片3的功能面31的外侧形成封装层5。
压合模112还包括缓冲机构16，两个缓冲机构16设置在压合模112径向最外侧的收容空间内113，所述缓冲机构的呈″L″型，其中主体部分与收容空间113的顶部大小匹配，收容空间113的形状与缓冲机构16的外形相匹配以使得缓冲机构16能够在收容空间113内往复运动，其中包括用于收容设置在所述缓冲机构16的底部支撑所述缓冲机构往复运动的弹簧163的第一收容空间115，还包括设置在第一收容空间115上方并连通封装腔123和第一收容空间115的第二收容空间114，所述缓冲机构16的延伸部设置在第二收容空间114内部，第一收容空间115的第二收容空间114形成的L形空间防止缓冲机构16意外脱出。
当封装腔123中的封装料51过多时，由于封装料51处于熔融的液态其在压合模112的挤压作用下流转到第二收容空间114内，并挤压缓冲结构16向下移动填充在缓冲结构空出的部分第二收容空间114处，封装料51固化成型后在封装后整板两侧形成高出封装表面的余料块，可在脱模后通过切割步骤去除。
进一步对填充材料减小翘曲的原理进行阐述：
在上述封装过程中：在步骤S41至S46中为了减少封装料51冷却固化的过程因不同材料热膨胀系数(CTE)不同导致不同材料的收缩量不同造成固化后模组表面翘曲的现象，在选择填充材料4时应当选择与基板2和芯片3热膨胀系数(CTE)相近的材料，其中芯片3的热膨胀系数为4ppm/℃其是由于芯片由硅晶体制作而成的特性决定，为了与芯片3的热膨胀系数匹配，优选的填充材料4的热膨胀系数小于15ppm/℃以4ppm/℃-6ppm/℃为最佳选择。同样的，硬质盖板6也应当选择热膨胀系数与芯片接近的材料，优选的硬质盖板的热膨胀系数小于15ppm/℃以4ppm/℃-6ppm/℃为最佳。
参照图4h典型的封装料51的热膨胀系数为15-20ppm/℃，因此封装过程中封装材料51的收缩量大于芯片3和填充材料4的收缩量T。收缩量T的计算公式是h1＊(c1-c2)a/p其中h1代表材料层的厚度c1、c2分别代表封装时的温度和冷却后的温度，a代表热膨胀系数p是单位换算常量。填充材料4、芯片3和封装材料51的注封装装时和冷却后的温差相同都是c1-c2，单位换算常量p不变，因此基板2、填充材料4、芯片3和封装材料51的收缩量依赖材料的原始高度h1和热膨胀系数a；在封装压膜后封装料51冷却的过程中封装料逐渐固化在填充层和芯片3的上层(参照图1)，填充材料4的厚度和芯片3的厚度相等，填充材料4优选玻璃纤维因为玻璃纤维的热膨胀系数可选的范围大，因此可选择与芯片3热膨胀系数相等或近似例如4ppm/℃-6ppm/℃。在封装冷却的过程中芯片3高度方向上收缩量和填充材料的收缩量相等或几乎相等，两者收缩的速度也几近相同；进一步地解释，在高度方向上芯片3和封装料颗粒51的收缩总量T1＝h1＊(c1-c2)a/p+h2＊(c1-c2)b/p，相似的在剖面方向上的封装层5和填充材料4产生的收缩总量是T2＝h3＊(c1-c2)e/p+h2＊(c1-c2)b/p。两等式共有部分h2＊(c1-c2)b/p表示封装层5收缩的高度，两等式区别部分中除热膨胀系数部分h1＊(c1-c2)/p＝h3＊(c1-c2)/p，芯片3热膨胀系数a≈e(填充材料热膨胀系数)致使h1＊(c1-c2)a/p≈h3＊(c1-c2)e/p，因此封装层位于芯片3上方部分因收缩下降的高度T1与位于填充材料上部分因收缩下降的高度近似相等T2即T1≈T2，致使封装材料在冷却后也表面能够保持平整不翘曲。
本发明设置芯片的厚度h1与填充材料的厚度h3相等两者的厚度在20um至400um的范围内，选择热膨胀系数与芯片3相同或近似的材料作为填充材料，例如选用热膨胀系数为4左右的玻璃纤维层作为填充材料。在厚度相同热膨胀系数相同或相近的情况下芯片3和填充材料4从模具封装温度下降到室温时收缩量相同，封装层在芯片3和填充材料4形成的平面上因此封装层在冷却收缩的过程中仍然能过够保持其上表面水平不出现翘曲的情况，能够保持指纹芯片的美观度同时提高工艺水平。
另外，现有普通的芯片封装工艺中，硬质盖板6需要在封装之后用各种粘接剂粘接在封装层上或是封装层周围，以起到保护封装层、隔绝电讯号、或者其他的特殊作用。而本发明用特殊的压模设备和工艺将芯片和硬质盖板6用封装的方式一步成型，免去了在传统方式中封装之后繁琐的表面清洗、上胶、贴盖板、烘烤等工艺，大大减少了工艺步骤。较少的工艺步骤意味着更低的成本，更少的过程工艺损失，更短的工艺流程时间。通常在传统封装工艺中，封装料需要加入少量的脱模剂(蜡，硅油等)以便脱模，但是这些少量的脱模剂会同时影响对芯片芯片表面和内部的粘接力。但是在发明，封装料和硬质盖板接触无需脱模，所以封装料可以完全不用脱模剂而大大提高粘接力，从而大大提高整个芯片封装结构的机械强度和可靠性。
实施例二
参照图5a和图5b与实施例一相比区别技术方案在于在步骤S4
在硬质盖板、填充材料和固定有芯片的基板放入压膜设备前，预先将填充材料和硬质盖板6进行贴合。随后进行步骤：
S41：在压模设备的第一模具11中贴入离型膜15
S42：在第一模具中的离型膜15上放入硬质盖板6，第一表面61朝上；
S43：在硬质盖板6的第一表面61放置封装料51；
S44：将固定有芯片3的基板2固定在第二模具12上；
S45：将第二模具12和第一模具11进行合模，抽真空并加温，使封装料51固化形成封装层5；
S46：脱模得到芯片3封装结构。
其余结构及封装方法均与实施例一相同，不再进行赘述。
实施例三
参照图6a和图6b与实施例一或实施例二的区别在于步骤S4，封装料51不是预先放置在压模设备1中而是抽真空加温后注入的流体封装料，具体的包括步骤：
S41：在压模设备的第一模具中贴入离型膜15；
S42：在第一模具11中的离型膜上放入硬质盖板6，第一表面61朝上；
S43：将固定有芯片4的基板2固定在第二模具12上；
S44：将第二模具12和第一模具11进行合模，抽真空并加温，注入流体封装料51，使封装料固化形成封装层5；
S45：脱模得到芯片封装结构。
其余结构及封装方法均与实施例一相同，不再进行赘述。
实施例四
参照图6b(与填充材料和硬质盖板贴合的情形共用)与实施例一或实施例二不同在在于，在进行步骤S4前填充材料51不预先与基板2或硬质盖板6贴合，同时封装料51不是预先放置在压模设备1中而是抽真空加温后注入的流体封装料，具体地包括步骤：
S41：在压模设备1的第一模具11中贴入离型膜15；
S42：在第一模具11中的离型膜15上放入硬质盖板6，第一表面朝61上；
S43：在硬质盖板第一表面62上放置所述填充材料4；
S44：将固定有芯片3的基板2固定在第二模具12上；
S45：将第二模具12和第一模具11进行合模，抽真空并加温，注入流体封装料51，使封装料固化形成封装层5；
S46：脱模得到芯片封装结构。
其余结构及封装方法均与实施例一相同，不再进行赘述。
实施例五
参照图5a和图5b(与填充材料和硬质盖板贴合的情形共用)与实施例一或实施例二相比区别技术方案在于在步骤S4
填充材料4不与基板2或者硬质盖板6进行任何预先贴合，直接进行步骤：
S41：在压模设备1的第一模具11中贴入离型膜15；
S42：在第一模具中的离型膜上放入硬质盖板6，第一表面61朝上；
S43：在硬质盖板第一表面61上放置所述填充材料4；
S44：在硬质盖板的第一表面61和所述填充材料表面放置封装料51；
S45：将固定有芯片3的基板2固定在第二模具上12；
S46：将第二模具12和第一模具11进行合模，抽真空并加温，使封装料51固化形成封装层5；
S47：脱模得到芯片封装结构。其余结构及封装方法均与实施例一相同，在此不再进行赘述。
需要注意的是填充材料4，在此实施例中有两种选择：其一是填充材料4是一种预制的硬质结构(参照图3)此种情况封装后芯片结构与实施例一结构类似；其二填充材料4是颗粒料或粉末微粒(例如金属氧化物等)但填充材料是不可熔融的固态颗粒，其形成的微粒嵌在封装层5中(参照图10a和图10b)。
实施例六
参照图7a-7c与实施例一或实施例二相比区别技术方案在于在步骤S4所述填充材料4用于形成熔融的流体而不是预制的硬质结构、填充材料同时起到封装料封装的作用。
具体的包括步骤：
S41：在压模设备的第一模具11中贴入离型膜15；
S42：在第一模具中的离型膜上放入硬质盖板6，第一表面61朝上；
S43：在硬质盖板6的第一表面61放置填充材料；
S44：将固定有芯片3的基板2固定在第二模具12上；
S45：将第二模具12和第一模具11进行合模，抽真空并加温，使填充材料4熔融料固化；
S46：脱模得到芯片封装结构。
参照图9a和9b脱模后得到的芯片封装结构，填充材料4和封装层合为同一层填充料为单一的粉末料或颗粒，另外在步骤S43中本领域技术人员易于想到可以在填充材料中混合封装料51形成一种混合的粉末或颗粒料作为替代方案。填充材料形态可以为可熔融的颗粒或粉末状，还可以是一种预制的硬质结构但与实施例一不同之处在于硬质结构可在步骤S45熔融成为流体后再重新固化。
其余结构及封装方法均与实施例一相同，在此不再进行赘述。
实施例7
参照图7c(与填充材料用于形成熔融的流体的情形共用)与实施例六相比区别在于，填充材料不是预先放置在硬质盖板6上，而是在合模抽真空并加温后注入的流体填充材料具体的包括步骤：
S41：在压模设备的第一模具11中贴入离型膜15；
S42：在第一模具中11的离型膜15上放入硬质盖板6，第一表面61朝上；
S43：将固定有芯片3的基板2固定在第二模具12上；
S44：将第二模具12和第一模具11进行合模，抽真空并加温，注入填充材料熔融形成的流体，使流体固化；
S45：脱模得到芯片封装结构。
参照图9a和9b脱模后得到的芯片封装结构，填充材料4和封装层5合为同一层，另外在步骤S45本领域技术人员易于想到注入混合有填充材料4和封装料51的混合流体作为替代方案。
其余结构及封装方法均与实施例六相同，在此不再进行赘述。
实施例八
参照图8a-8b中展示的单颗芯片模组和整板结构剖面图，其中包括硬质盖板6、填充材料4、封装层5和基板2。与实施例1的区别在于在填充材料4收容芯片孔43(参照图1)的侧面壁和芯片3的侧壁之间预留一缝隙51可根据实际需求适当扩大所述缝隙51，例如可扩大所述缝隙用于收容芯片3和基板2之间的打线。其可通过实施例一中描述的封装方法获得。
实施例九
参照图9a-9b中展示的单颗芯片模组和整板结构剖面图，与实施例一的区别在于，填充材料4是通过熔融的填充材料形成的，同时填充材料作为封装料使用固定覆盖芯片3的硬质盖板6，本实施例芯片模组和整版结构可通过实施例六和实施例七中披露的方法获得。
实施例十
与实施例五相比区别是填充材料4是颗粒料但填充材料是不可熔融的固态颗粒，其形成的微粒嵌在封装层5中
参照图10a和10b固化后的填充材料4嵌在封装层5中，其形成形成微粒均匀的分布在封装层5内，填充材料4具有较低的热膨胀系数(4ppm/℃-6ppm/℃)封装料具有较高的热膨胀系数(20ppm/℃)两者形成填充体对外表现出的热膨胀系数较小(小于15ppm/℃)，为了更好的适应具体应用，可以通过控制填充材料4的参杂比例控制填充体的热膨胀系数，相应的参杂越多的填充材料4填充体的热膨胀系数月低相反则越高。

Claims (17)

1.芯片封装结构，其特征在于，包括：
基板，具有相对设置的第一表面和第二表面；
芯片，包括功能面和与功能面相对设置的非功能面，且所述芯片的非功能面安装在所述基板的第一表面上；
填充材料，设置在所述基板的第一表面上并围绕所述芯片；
硬质盖板，具有相对设置的第一表面和第二表面，硬质盖板覆盖在所述芯片的功能面上；
封装料，用于连接所述芯片、所述填充材料及所述硬质盖板；
所述的芯片、基板、填充材料和硬质盖板具有互相匹配的热膨胀系数，其中，所述芯片与所述填充材料的热膨胀系数及厚度均相等。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片、基板、填充材料和硬质盖板的热膨胀系数小于15ppm/℃。
3.根据权利要求2所述的芯片封装结构，其特征在于，填充材料是芯片在封装时由熔融的流体固化形成的，所述芯片、基板、硬质盖板和填充材料的热膨胀系数小于15ppm/℃。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述填充材料是预制的硬质结构。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述预制的硬质结构上开设有收容所述芯片的孔。
6.根据权利要求4-5任一项所述的芯片封装结构，其特征在于，所述芯片、基板、和硬质盖板的热膨胀系数小于10ppm/℃，所述封装料热膨胀系数大于10ppm/℃小于15ppm/℃。
7.根据权利要求1-5任一项所述的芯片封装结构，其特征在于，所述芯片的功能面包括用于检测指纹的电容传感阵列，所述芯片与基板电性连接且所述基板的第二表面设置焊盘。
8.芯片封装结构的制造方法，其特征在于包括以下步骤：
S1：对晶圆进行预处理，并将晶圆切割成若干单颗的芯片；
S2：提供基板，所述基板具有相对设置的第一表面和第二表面，将一个或多个芯片电性连接固定于基板的第一表面上；
S3：提供硬质盖板和填充材料，所述硬质盖板包括朝向芯片的第一表面及与第一表面相对应的第二表面；
S4：将硬质盖板、填充材料和固定有芯片的基板放入压模设备中，使用封装料将硬质盖板、填充材料和固定有芯片的基板在压模设备中一步成型完成封装，得到芯片封装结构，其中，芯片、基板、填充材料和硬质盖板具有互相匹配的热膨胀系数，所述芯片与所述填充材料的热膨胀系数及厚度均相等。
9.根据权利要求8所述的芯片封装结构的制造方法，其特征在于，所述填充材料是预制的硬质结构，其上开设有收容所述芯片的孔。
10.根据权利要求9所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
在硬质盖板、填充材料和固定有芯片的基板放入压模设备前，预先将填充材料与基板的第一表面相贴合，并使所述一个或多个芯片收容于所述填充材料的孔内。
11.根据权利要求9所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
在硬质盖板、填充材料和固定有芯片的基板放入压膜设备前，预先将填充材料与硬质盖板的第一表面进行贴合。
12.根据权利要求10或11所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板的第一表面放置封装料；
S44：将固定有芯片的基板固定在第二模具上；
S45：将第二模具和第一模具进行合模，抽真空并加温，使封装料固化形成封装层；
S46：脱模得到芯片封装结构。
13.根据权利要求10或11所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：将固定有芯片的基板固定在第二模具上；
S44：将第二模具和第一模具进行合模，抽真空并加温，注入流体封装料，使封装料固化形成封装层；
S45：脱模得到芯片封装结构。
14.根据权利要求9所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板第一表面上放置所述填充材料；
S44：将固定有芯片的基板固定在第二模具上；
S45：将第二模具和第一模具进行合模，抽真空并加温，注入流体封装料，使封装料固化形成封装层；
S46：脱模得到芯片封装结构。
15.根据权利要求8或9所述的芯片封装结构的制造方法，其特征在于，步骤S4进一步包括：
S41：在压模设备的第一模具中贴入离型膜；
S42：在第一模具中的离型膜上放入硬质盖板，第一表面朝上；
S43：在硬质盖板第一表面上放置填充材料；
S44：在硬质盖板的第一表面和所述填充材料表面放置封装料；
S45：将固定有芯片的基板固定在第二模具上；
S46：将第二模具和第一模具进行合模，抽真空并加温，使封装料固化形成封装层；
S47：脱模得到芯片封装结构。
16.根据权利要求8所述的芯片封装结构的制造方法，其特征在于，步骤S2还包括将一个或多个芯片通过打线工艺与基板电性连接。
17.根据权利要求8所述的芯片封装结构的制造方法，其特征在于，还包括步骤S5：将完成封装的结构进行切割，得到若干封装的芯片封装结构。
CN201611192303.3A 2016-12-21 2016-12-21 芯片封装结构和方法 Active CN108231700B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611192303.3A CN108231700B (zh) 2016-12-21 2016-12-21 芯片封装结构和方法
TW106132101A TWI676243B (zh) 2016-12-21 2017-09-19 晶片封裝結構及其製造方法
PCT/CN2017/102434 WO2018113356A1 (zh) 2016-12-21 2017-09-20 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611192303.3A CN108231700B (zh) 2016-12-21 2016-12-21 芯片封装结构和方法

Publications (2)

Publication Number Publication Date
CN108231700A CN108231700A (zh) 2018-06-29
CN108231700B true CN108231700B (zh) 2020-03-03

Family

ID=62624379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611192303.3A Active CN108231700B (zh) 2016-12-21 2016-12-21 芯片封装结构和方法

Country Status (3)

Country Link
CN (1) CN108231700B (zh)
TW (1) TWI676243B (zh)
WO (1) WO2018113356A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346416A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种芯片封装方法
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110466106A (zh) * 2019-08-08 2019-11-19 中国商用飞机有限责任公司北京民用飞机技术研究中心 一种传感器安装结构及传感器安装方法
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法
CN114823550B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的芯片封装结构及封装方法
CN114823552B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种适于批量生产的高可靠芯片封装结构及封装方法
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967853A (zh) * 2005-11-15 2007-05-23 富士通株式会社 半导体器件及其制造方法
CN101609817A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356218A (ja) * 2003-05-27 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
TWI340446B (en) * 2005-12-30 2011-04-11 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
TWI540709B (zh) * 2012-12-28 2016-07-01 群豐科技股份有限公司 光電封裝體及其製造方法
US20150171029A1 (en) * 2013-12-16 2015-06-18 David J. Michalak Inverse nanostructure dielectric layers
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
WO2016064686A1 (en) * 2014-10-19 2016-04-28 Invensas Corporation Composite interfacing material with tunable cte
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967853A (zh) * 2005-11-15 2007-05-23 富士通株式会社 半导体器件及其制造方法
CN101609817A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构

Also Published As

Publication number Publication date
TWI676243B (zh) 2019-11-01
WO2018113356A1 (zh) 2018-06-28
TW201838112A (zh) 2018-10-16
CN108231700A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN108231700B (zh) 芯片封装结构和方法
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
CN107026107B (zh) 电子部件的制造装置及制造方法以及电子部件
US20170334710A1 (en) Wafer-level package with enhanced performance
CN107742630B (zh) 影像感测器封装结构
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
US8378435B2 (en) Pressure sensor and method of assembling same
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
KR100742177B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
US7791181B2 (en) Device structure with preformed ring and method therefor
US20090256222A1 (en) Packaging method of image sensing device
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
CN105470212B (zh) 用于半导体器件的封装及其组装方法
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
CN110610953B (zh) 一种相机感测组件及其制造方法
CN102009946A (zh) 制造包含微结构化或纳米结构化的元器件的构件的方法
CN114050113A (zh) 封装方法
JP2007189032A (ja) 中空封止型半導体装置の製造方法
CN110610952B (zh) 一种图像传感器装置及其制造方法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
CN206558504U (zh) 图像传感器模组
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant