CN114050113A - 封装方法 - Google Patents
封装方法 Download PDFInfo
- Publication number
- CN114050113A CN114050113A CN202111338313.4A CN202111338313A CN114050113A CN 114050113 A CN114050113 A CN 114050113A CN 202111338313 A CN202111338313 A CN 202111338313A CN 114050113 A CN114050113 A CN 114050113A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- chips
- packaging
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
Abstract
本发明公开了一种封装方法,包括:提供基板;在所述基板上形成胶粘层;提供若干个芯片,所述芯片上形成有键合层;将所述芯片置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合;与粘结层相比,所述键合层具有更高粘结强度,具有良好的耐化学性、耐酸碱性和耐高温性等特性,而且采用所述键合层后,键合工艺对剪切力的要求降低,在较短的工艺时间内,即可实现所述基板和所述芯片的完全键合,所述芯片在所述基板上发生漂移的概率也较低。
Description
本申请为申请号201810883152.9、申请日2018.08.06、发明名称“封装方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及半导体制造领域,尤其涉及一种封装方法。
背景技术
随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,人们对集成电路的封装技术的要求相应也不断提高。其中,系统级封装(System in Package,SIP)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件,组合到一个单元中,形成一个可提供多种功能的系统或子系统,允许异质IC集成。相比于系统级芯片(System on Chip,SoC),系统级封装的集成相对简单,设计周期和面市周期更短,成本较低,可以实现更复杂的系统,是一种较为普遍的封装技术。
目前,为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标,先进的封装方法主要采用晶圆级系统封装(Wafer Level System in Package,WLPSiP)和面板级系统封装(Panel Level System in Package,PLSIP),与传统的系统级封装相比,晶圆级系统封装和面板级系统封装是在晶圆(Wafer)或面板上完成封装制程,具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势,可明显的降低工作量与设备的需求。
但是,目前封装方法所形成封装结构的良率和可靠性仍有待提高。
发明内容
本发明解决的问题是提供一种封装方法,提高封装结构的良率和可靠性。
为解决上述问题,本发明提供一种封装方法,包括:提供基板;在所述基板上形成胶粘层;提供若干个芯片,所述芯片上形成有键合层;将所述芯片置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。
与现有技术相比,本发明的技术方案具有以下优点:
本发明中,在所述基板上形成胶粘层,在所述芯片上形成键合层,将芯片(Chip)置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。与粘结层相比,所述键合层具有更高粘结强度,具有良好的耐化学性、耐酸碱性和耐高温性等特性,而且采用所述键合层后,键合工艺对剪切力的要求降低,在较短的工艺时间内,即可实现所述基板和所述芯片的完全键合,所述芯片在所述基板上发生漂移的概率也较低。
可选方案中,将薄膜型封装材料置于所述若干个芯片上,使所述基板和所述若干个芯片通过键合层和胶粘层实现键合,并使所述封装材料填充于所述若干个芯片和基板之间且覆盖所述若干个芯片,所述封装材料用于作为封装层;与先实现芯片和基板的键合、再采用模塑(Molding)工艺形成封装层的方案相比,通过使薄膜型封装材料填充于所述若干个芯片之间且覆盖所述芯片侧壁,以及所述若干个芯片和基板之间且覆盖所述若干个芯片,能够减小所述芯片受到的横向冲击力,从而有利于降低所述芯片发生漂移的概率,提高了封装结构的良率和可靠性;而且实现了所述基板和芯片的键合,在保障所述基板和芯片之间具有较高键合强度的同时,相应还缩短了封装工艺的加工周期,从而提高了封装效率。
可选方案中,将所述芯片置于所述基板上后,在所述热压合工艺之前,还包括:对所述基板和芯片进行预键合处理,通过所述预键合处理,能够在进行所述热压合工艺之前,使所述基板和芯片之间具有一定的键合强度,因此在所述热压合工艺过程中,有利于进一步降低所述芯片发生漂移的概率、提高所述基板和芯片在所述热压合工艺后的键合强度,且还有利于减小所述热压合工艺的工艺时间,从而进一步提高封装结构的良率和可靠性、提高封装效率。
附图说明
图1至图7是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,目前封装方法所形成封装结构的良率和可靠性仍有待提高。分析封装结构的良率和可靠性有待提高的原因在于:
在目前的封装工艺中,与粘结工艺相比,键合工艺具有更好的粘结力和化学稳定性,因此键合工艺逐渐成为实现晶圆级系统封装和面板级系统封装的主要手段。
但是,晶圆级系统封装或面板级系统封装是将芯片一颗一颗地键合至晶圆或其他基板上,由于芯片的数量庞大,为了缩短封装工艺的加工周期,要求键合时间较短,而较短的键合时间相应又会降低芯片与晶圆或其他基板之间的键合强度;当后续采用模塑工艺形成封装层时,封装材料在流动的过程中会对芯片产生横向冲击力,由于芯片与晶圆或其他基板之间的键合强度较低,因此芯片容易发生漂移,即芯片容易偏离在晶圆或其他基板上的预设位置,从而对后续制程产生不良影响,进而导致封装结构的良率和可靠性下降。
为了解决所述技术问题,本发明提供一种封装方法,包括:提供基板;在所述基板上形成胶粘层;提供若干个芯片,所述芯片上形成有键合层;将所述芯片置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。
本发明中在所述基板上形成胶粘层,在所述芯片上形成键合层,将芯片(Chip)置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。与粘结层相比,所述键合层具有更高粘结强度,具有良好的耐化学性、耐酸碱性和耐高温性等特性,而且采用所述键合层后,键合工艺对剪切力的要求降低,在较短的工艺时间内,即可实现所述基板和所述芯片的完全键合,所述芯片在所述基板上发生漂移的概率也较低。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图7是本发明封装方法一实施例中各步骤对应的结构示意图。
参考图1,提供基板100,所述基板100的待键合面为第一待键合面101。
所述封装方法用于实现晶圆级系统封装或面板级系统封装。
具体地,当所述封装方法用于实现晶圆级系统封装时,所述基板100为器件晶圆(CMOS Wafer)或载体晶圆(Carrier Wafer)。其中,所述载体晶圆可以为半导体衬底(例如硅衬底)、有机玻璃晶圆、无机玻璃晶圆、树脂晶圆、半导体材料晶圆、氧化物晶体晶圆、陶瓷晶圆、金属晶圆、有机塑料晶圆、无机氧化物晶圆或陶瓷材料晶圆。
当所述封装方法用于实现面板级系统封装时,所述基板为面板(Panel)。所述面板的形状为正方形、长方形或其它任意所需形状,所述面板的尺寸通常较大,在一块面板上能够实现更多芯片的封装,从而有利于降低封装成本,具有规模经济效益。具体地,所述面板可以为印刷线路板(Printed Wire Board,PWB)、印刷电路板(Printed Circuit Board,PCB)、双层印制板、多层印制板、柔性电路板或其他类型。
本实施例中,所述封装方法用于实现晶圆级系统封装,且根据实际工艺需求,所述基板100为载体晶圆。
具体地,所述基板100用于和待封装芯片实现临时键合,所述基板100用于在后续工艺过程中,对键合于所述基板100上的待封装芯片起到支撑作用,降低后续工艺中所述待封装芯片发生破裂、翘曲、断裂等问题的概率,从而为后续工艺提供工艺平台,提高后续工艺的可操作性。也就是说,后续将所述基板100和待封装芯片实现键合后,还需去除所述基板100。
在其他实施例中,根据实际工艺需求,所述基板还可以用于和待封装芯片实现永久键合,即后续将所述基板和待封装芯片实现键合后,保留所述基板。
本实施例中,所述基板100的任意一面为所述第一待键合面101。相应的,与所述第一待键合面101相背的面为基板背面102。
需要说明的是,在其他实施例中,当所述基板为器件晶圆时,所述器件晶圆为完成器件制作的晶圆,例如在衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor,NMOS)器件、P型金属氧化物半导体(P-Metal-Oxide-Semiconductor,PMOS)器件等器件,在所述器件上形成介质层、金属互连结构以及与所述金属互连结电连接的焊盘等结构。相应的,露出所述焊盘的基板表面为所述第一待键合面,与所述第一待键合面相背的面为基板背面。其中,所述焊盘为引线焊盘(Bond Pad),所述基板背面指的是所述基板中远离所述引线焊盘一侧的衬底底面。
继续参考图1,在所述基板上形成胶粘层。具体的在所述第一待键合面101上形成胶粘层110。
后续提供若干个芯片,芯片的待键合面为第二待键合面,在第二待键合面上形成键合层,胶粘层110作为剥离层,用于实现所述基板100和键合层的临时键合(temporarybonding)。
本实施例中,所述胶粘层110为芯片键合胶膜(Die Attach Film,DAF)。在其他实施例中,所述胶粘层还可以为干膜(Dry Film)、UV胶或热固胶。
参考图2,提供若干个芯片200,所述芯片200的待键合面为第二待键合面201。
所述芯片200用于作为封装工艺中的待封装芯片,所述若干个芯片200的功能类型至少为一种。
本实施例中,所述芯片200的数量为多个,且所述晶圆级系统封装用于将多个不同功能的芯片200组合到一个封装结构中,因此所述多个芯片200的功能类型为多种。具体地,所述芯片200可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在另一些实施例中,所述芯片还可以是其他功能芯片。
在其他实施例中,根据实际工艺需求,所述多个芯片的功能类型还可以相同。
所述芯片200采用集成电路制作技术所制成,因此所述芯片200通常也包括形成于衬底上的NMOS器件、PMOS器件等器件,还包括介质层、金属互连结构和焊盘等结构。具体地,所述焊盘为引线焊盘。
本实施例中,露出所述引线焊盘的芯片200表面为芯片正面(未标示),与所述芯片正面相背的面为芯片背面(未标示)。其中,所述芯片背面指的是所述芯片200中远离所述引线焊盘一侧的衬底底面。
本实施例中,根据实际工艺需求,后续所述芯片200以芯片正面朝上(face up)的方式键合于所述基板100(如图1所示),因此所述第二待键合面201为所述芯片背面。在其他实施例中,当所述芯片以芯片正面朝下(face down)的方式键合于所述基板时,所述第二待键合面相应为所述芯片正面。
需要说明的是,为了便于图示,图2中仅示意出了一个芯片200。
本实施例中,为了实现所述基板100和芯片200的键合,所述芯片上形成有键合层。具体的,所述第二待键合面201(如图2所示)上形成有键合层(bonding film)120(如图2所示)。
经过后续的键合工艺后,所述基板100和所述若干个芯片200通过所述键合层120和胶粘层110实现物理连接。
与粘结层相比,所述键合层120具有更高粘结强度,具有良好的耐化学性、耐酸碱性和耐高温性等特性,而且采用所述键合层120后,键合工艺对剪切力的要求降低,在较短的工艺时间内,即可实现所述基板100和所述芯片200的完全键合,所述芯片200在所述基板100上发生漂移的概率也较低。
本实施例中,形成所述键合层120步骤中,在所述胶粘层110上形成所述键合层120。
本实施例中,所述键合层120的主剂材料为环氧树脂,环氧树脂的质量百分比含量为80%至95%。其中,主剂材料指的是所述键合层120的基料,是所述键合层120的主要组分,用于决定所述键合层120的基本性能。
在其他实施例中,所述键合层的主剂材料还可以为酚醛环氧树脂。
需要说明是,所述键合层120的助剂材料中可以添加有感光剂,从而使所述键合层120具有可光刻的特性。其中,助剂材料指的是:除所述主剂材料之外的材料,是为了赋予所述键合层120某种特性所添加的辅助材料。
电性连接是封装工艺的另一个重要工艺,为了实现封装结构的电性连接,在后续的键合工艺之后,通常还包括图形化所述键合层120的制程,通过使所述键合层120具有可光刻的特性,后续可以通过曝光显影的方式对所述键合层120进行图形化,避免采用额外的刻蚀工艺,这不仅有利于简化图形化所述键合层120的工艺步骤、提高封装效率,而且通过曝光显影的方式,还能够减小对所述键合层120和芯片200之间键合强度的影响,相应降低了所述键合层120发生脱落的概率。
在其他实施例中,根据实际工艺需求,所述键合层的材料中也可以不添加感光剂。
所述键合层120的厚度T1(如图2所示)不宜过小,也不宜过大。如果所述键合层120的厚度T1过小,则容易导致所述键合层120不足以实现所述基板100和所述若干个芯片200之间的键合,即容易降低所述基板100和所述若干个芯片200之间的键合强度;如果所述键合层120的厚度T1过大,则容易导致所形成封装结构的体积过大,且还会造成材料的浪费。为此,本实施例中,形成所述键合层120后,所述键合层120的厚度T1为20μm至100μm。
本实施例中,采用贴附工艺(即lamination工艺),在所述晶圆上形成所述键合层120。
需要说明的是,所述芯片200的数量为若干个,所述若干个芯片200具有不同的功能,是通过对不同功能的多个晶圆进行切割所获得。
为了便于所述键合层120的形成,在所述若干个芯片200的第二待键合面210上形成键合层120的步骤包括:在集成有所述芯片200的多个晶圆上形成所述键合层120;形成所述键合层120后,对所述多个晶圆进行切割,获得形成有所述键合层120的若干个芯片200。
其他实施例中,为了降低形成所述键合层的工艺难度、简化形成所述键合层的工艺步骤、提高封装效率,还可以在所述基板的第一待键合面上形成所述键合层。而且,通过在所述基板的第一待键合面上形成所述键合层,还便于后续将所述若干个芯片置于所述基板上,有利于提高工艺可操作性。
继续参考图2,本实施例中,根据实际工艺需求,所述键合层120和所述基板100通过胶粘层110实现粘结。
后续在所述基板100上形成封装层后,还需去除所述基板100,通过使所述键合层120和所述基板100通过所述胶粘层110实现粘结,能够便于后续将所述基板100和所述键合层120进行分离。
因此,所述胶粘层110具有光洁表面,且所述胶粘层110与所述基板100以及所述键合层120具有一定的结合力,从而降低所述基板100和键合层120在后续工艺中发生移动或分离的概率。
为此,本实施例中,为了提高工艺可操作性,在所述第一待键合面101上形成所述胶粘层110。
在其他实施例中,当所述基板用于和所述若干个芯片实现永久键合时,则相应可以不采用所述胶粘层,即所述第一待键合面与所述键合层相接触。
参考图3,将所述芯片置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。具体的,在所述第二待键合面201上形成所述键合层120后,使所述第一待键合面101和所述第二待键合面201相对设置,并将所述若干个芯片200置于所述基板100上。
通过使所述第一待键合面101和所述第二待键合面201相对设置,并将所述若干个芯片200置于所述基板100上,从而为后续实现所述基板100和所述若干个芯片200的键合提供工艺基础。
本实施例中,采用吸附的方式将所述若干个芯片200放置于所述基板100上。
具体地,使所述第一待键合面101和所述第二待键合面201相对设置,并将所述若干个芯片200置于所述基板100上的步骤包括:提供键合设备(图未示),所述键合设备包括第一加热板310和热压头320,所述第一加热板310和热压头320设置于所述键合设备的腔室中;将所述基板100置于所述第一加热板310上;将所述基板100置于所述第一加热板310上后,采用所述热压头320吸附所述芯片200背向所述第二待键合面201的表面;采用所述热压头320吸附所述芯片200背向所述第二待键合面201的表面后,采用所述热压头320将所述芯片200放置于所述基板100上的预设位置处。
需要说明的是,所述键合设备的热压头320的数量为一个,因此所述热压头320将所述若干个芯片200逐一放置于所述基板100上。
继续参考图3,本实施例中,将所述芯片200置于所述基板100上后,还包括:对所述基板100和芯片200进行预键合(pre-bonding)处理。
通过对所述基板100和芯片200进行预键合处理,使所述基板100和键合层120之间具有一定的键合强度,在后续工艺中,所述芯片200发生漂移的概率相应降低,且还有利于减小后续工艺的工艺时间,有利于提高后续所形成封装结构的良率和可靠性、提高封装效率。
所述预键合处理的工艺可以为热压键合或加压键合。具体地,所述热压键合包括加压处理和加热处理,所述热压键合适用于在加热条件下才能表现出一定粘结力的键合材料,例如:所述键合材料为可光刻的干膜;所述加压键合仅包括加压处理,所述加压键合适用于在无需加热的条件下即具有一定粘结力的键合材料,例如:所述键合材料为芯片键合胶膜或非加热条件下表面具有粘结力的干膜。
本实施例中,为了提高所述键合层120在所述预键合处理过程中的粘结力、所述预键合处理的效率,并提高所述基板100和键合层120在所述预键合处理后的键合强度,所述预键合处理的工艺为热压键合。
具体地,所述预键合处理的步骤包括:对所述芯片200和基板100中的至少一个进行第一加压处理,且在进行所述第一加压处理的同时,对所述芯片200和所述基板100进行第一加热处理。
本实施例中,为了提高工艺可操作性,降低所述预键合处理的工艺难度,并提高加压区域的精准度,对所述芯片200背向所述第二待键合面201的表面进行所述第一加压处理(如图3中的箭头所示),且在进行所述第一加压处理的同时,对所述芯片200背向所述第二待键合面201的表面、以及所述基板背面102进行所述第一加热处理。
在所述第一加热处理的过程中,所述键合层120会发生软化,因此所述键合层120具有粘结力。
对所述基板100和芯片200进行预键合处理的步骤中,所述第一加热处理的工艺温度不宜过低,也不宜过高。如果所述第一加热处理的工艺温度过低,则难以达到所述键合层120的软化点温度,需延长所述预键合处理的工艺时间,相应会导致封装效率的下降;如果所述第一加热处理的工艺温度过高,所述键合层120容易发生融化、分解,反而会造成封装结构的良率和可靠性的下降。为此,本实施例中,对所述基板100和芯片200进行预键合处理的步骤中,所述第一加热处理的工艺温度为150摄氏度至250摄氏度。
对所述基板100和芯片200进行预键合处理的步骤中,所述第一加压处理的压力不宜过小,也不宜过大。所述第一加压处理的压力大于100牛顿;如果所述第一加压处理的压力过大,则容易导致所述芯片200发生破裂,相应也会造成封装结构的良率和可靠性的下降,而且还容易缩短所述键合设备的使用寿命。为此,本实施例中,对所述基板100和芯片200进行预键合处理的步骤中,所述第一加压处理的压力为100牛顿至400牛顿。
为了提高封装效率,对所述基板100和芯片200进行预键合处理的步骤中,对所述芯片200背向所述第二待键合面201的表面进行快速加压,使所述芯片200和键合层120实现较好的初步键合效果的同时,尽可能地缩短所述预键合处理的工艺时间,因此,所述预键合处理的工艺时间不宜过长,否则容易造成工艺时间的浪费,从而导致封装效率的下降;但是,所述预键合处理的工艺时间也不宜过短。为此,本实施例中,对所述基板100和芯片200进行预键合处理的步骤中,所述预键合处理的工艺时间为1秒至30秒。
本实施例中,对所述基板100和芯片200进行预键合处理的步骤中,所述第一加热处理的工艺温度、所述第一加压处理的压力大小以及所述预键合处理的工艺时间应当合理搭配,使封装效率得到提高。
具体地,对所述基板100和芯片200进行预键合处理的步骤中,采用所述热压头320对所述芯片200背向基板100的表面(即第二待键合面201)进行所述第一加压处理,采用所述热压头320对所述芯片200背向所述基板的表面(即第二待键合面201)进行所述第一加热处理,采用所述第一加热板310对所述基板背面102进行所述第一加热处理。其中,所述第一加热处理的工艺温度即为所述热压头320和第一加热板310的温度。
由于所述热压头320将所述若干个芯片200逐一放置于所述基板100上,因此采用所述热压头320将一颗芯片200放置于所述基板100上的预设位置处后,即可对所述芯片200进行所述预键合处理,工艺较为简便,有利于提高封装效率。
本实施例中,所述预键合处理的步骤还包括:在所述第一加压处理和第一加热处理之前,进行第一抽真空处理,使所述预键合处理的工艺压强达到预设压强。
通过所述第一抽真空处理,有利于排出所述芯片200和键合层120之间的空气,降低在所述芯片200和键合层120之间产生气泡的概率,因此在所述预键合处理后,所述第二待键合面201能够和所述键合层120紧密贴合。
具体地,当所述第一加热板310和热压头320开始升温时,同时对所述键合设备的腔室进行抽真空,直至所述键合设备的腔室压强达到预设压强。
对所述基板100和芯片200进行预键合处理的步骤中,所述预设压强越小,腔室内的真空度相应越高;但是,如果所述预设压强过小,相应又会增加抽真空工艺的工艺成本和工艺时间,从而导致封装成本的增加、封装效率的下降。为此,本实施例中,对所述基板100和芯片200进行预键合处理的步骤中,所述预设压强大于或等于5千帕且小于1个标准大气压。
需要说明的是,在其他实施例中,根据实际工艺情况,也可以不对所述键合设备的腔室进行抽真空,即在常压(即1个标准大气压)下进行所述预键合处理。例如:当所述第二待键合面为所述芯片背面时,所述芯片背面指的是所述芯片中远离引线焊盘一侧的衬底底面,与所述芯片正面相比,所述芯片背面的平坦度较高,因此在常压下进行所述预键合处理,所述芯片和所述键合层之间也能保持较高的贴合度。
而且,在常压下进行所述预键合处理,相应还有利于减小工艺成本和工艺时间。
还需要说明的是,在其他实施例中,当所述基板用于和所述若干个芯片实现永久键合时,即所述基板的第一待键合面与所述键合层相接触时,通过所述预键合处理,还有利于使所述基板和键合层之间具有一定的键合强度,从而有利于进一步提高所述基板和芯片之间的键合强度。
结合参考图4至图6,所述封装方法还包括:在所述基板100上形成封装层250,所述封装层250覆盖所述若干芯片200和基板100表面。
具体的,提供薄膜型封装材料255(如图4所示);将所述若干个芯片200置于所述基板100上后,使所述基板100和所述若干个芯片200通过所述键合层120和胶粘层实现键合,并使所述封装材料255填充于所述若干个芯片200和基板100之间且覆盖所述芯片200侧壁,以及所述若干个芯片和基板之间且覆盖所述若干个芯片,所述封装材料255用于作为封装层250(如图6所示)。
本发明与先实现芯片和基板的键合、再采用模塑(Molding)工艺形成封装层的方案相比,通过使薄膜型封装材料255填充于所述若干个芯片200之间且覆盖所述芯片200侧壁,以及所述若干个芯片200和基板100之间且覆盖所述若干个芯片200,能够减小所述芯片200受到的横向冲击力,从而有利于降低所述芯片200发生漂移的概率,提高了封装结构的良率和可靠性;而且实现了所述基板100和芯片200的键合,在保障所述基板100和芯片200之间具有较高键合强度的同时,相应还缩短了封装工艺的加工周期,从而提高了封装效率。
本实施例中,采用热压合工艺使所述基板100和所述若干个芯片200通过键合层120和胶粘层110实现键合,所述热压合工艺后的所述封装材料255用于作为所述封装层250。
所述热压合工艺是在预设温度下进行加压的工艺,通过所述热压合工艺,使所述封装材料255发生软化,并在一定压力条件下,使软化后的封装材料嵌入相邻芯片200之间以及相邻键合层120之间,从而紧贴所述若干个芯片200的顶面和侧壁以及键合层120的侧壁。而且,在所述热压合工艺的作用下,在所述胶粘层110和所述键合层120的接触面,所述键合层120具有粘结力,从而使所述基板100和所述若干个芯片200通过所述键合层120和胶粘层110实现完全键合。
与先实现芯片和基板的键合、再采用模塑工艺形成封装层的方案相比,由于所述封装材料255为薄膜型,能够减小所述芯片200在所述热压合工艺过程中受到的横向冲击力,从而有效降低所述芯片200在所述热压合工艺过程中发生漂移的概率,提高了所形成封装结构的良率和可靠性。具体地,与采用粉末状或液态的封装材料相比,通过采用薄膜型的封装材料,显著减小了所述芯片200在所述热压合工艺过程中受到的横向冲击力。
而且,所述热压合工艺同步实现了所述基板100和芯片200的键合,在保障所述基板100和芯片200之间具有较高键合强度的同时,相应还缩短了封装工艺的加工周期,从而提高了封装效率;因此,通过所述热压合工艺,能够较好地平衡对封装结构的良率和可靠性的要求以及对封装效率的要求。
此外,通过所述热压合工艺,有利于降低所述封装层250的厚度,从而使得封装结构的尺寸更小,在保障封装结构的良率和可靠性的同时,有利于满足封装结构小型化、微型化的需求。
本实施例中,所述热压合工艺为热压成型工艺(即compression molding工艺)或热压贴附工艺(即lamination工艺)。
具体地,所述热压合工艺的步骤包括:将所述封装材料255置于所述若干个芯片200上;将所述封装材料255置于所述若干个芯片200上后,进行第二抽真空处理和第二加热处理,使所述热压合工艺的工艺压强达到预设压强,使所述热压合工艺的工艺温度达到预设温度;在所述预设压强和预设温度下,对所述基板100和封装材料255进行第二加压处理至预设时间,使所述封装材料255填充于所述若干个芯片200和基板100之间且覆盖所述若干个芯片200,并使所述基板100和所述若干个芯片200实现键合;在所述预设压强和预设温度下进行所述第二加压处理后,在所述预设温度下,对所述封装材料255进行热固化处理,形成所述封装层250。
具体地,以所述热压合工艺为热压成型工艺为例进行说明。如图4所示,提供热压设备(图未示),所述热压设备的腔室(图未示)中设置有第二加热板330和第三加热板340;将所述基板100置于所述第二加热板330上;将所述基板100置于所述第二加热板330上后,将所述封装材料255置于所述若干个芯片200上;将所述封装材料255置于所述若干个芯片200上后,将所述第三加热板340置于所述封装材料255上;将所述第三加热板340置于所述封装材料255上后,对所述热压设备的腔室进行抽真空,使所述热压设备的腔室压强达到预设压强,并加热所述第二加热板330和第三加热板340至预设温度;如图5所示,在所述预设压强和预设温度下,通过所述第二加热板330和第三加热板340对所述基板100和封装材料255进行第二加压处理(如图5中箭头所示)至预设时间,使所述封装材料255填充于所述若干个芯片200和基板100之间且覆盖所述若干个芯片200,并使所述基板100和所述若干个芯片200实现完全键合;如图6所示,在所述预设压强和预设温度下进行第二加压处理后,在所述预设温度下,对所述封装材料255(如图5所示)进行热固化处理,形成所述封装层250。
在其他实施例中,当所述热压合工艺为热压贴附工艺时,则采用热压贴附设备进行所述热压合工艺,所述热压贴附设备相应包括可加热加压的辊轴以及可加热加压的平台,所述封装材料255缠绕于所述辊轴上。其中,通过所述辊轴,不仅能够将所述封装材料255置于所述芯片200上,而且同步实现了加热及加压的作用,也就是说,所述辊轴将所述封装材料255置于所述芯片200上后,即可实现所述基板100和所述芯片200的键合、以及封装层250的形成,工艺较为简单。
所述封装层250能够起到绝缘、密封以及防潮的作用,可以减小所述芯片200受损、被污染或被氧化的概率,进而有利于提高所形成封装结构的良率和可靠性。
本实施例中,所述封装层250的主剂材料为环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点,因此广泛用作电子器件和集成电路的封装材料。具体地,环氧树脂的质量百分比含量为20%至40%。
相应的,本实施例中,所述封装材料255的主剂材料为环氧树脂。
主剂材料为环氧树脂的封装材料255是在达到软化点温度后能够软化的材料层,从而避免所述封装材料255在所述热压合工艺的压力条件下发生断裂。
提供所述封装材料255的步骤中,所述封装材料255的厚度T2(如图4所示)不宜过小,也不宜过大。如果所述封装材料255的厚度T2过小,在所述热压合工艺后,所形成封装层250难以完全覆盖所述若干个芯片200以及所述芯片200露出的键合层120表面;如果所述封装材料255的厚度T2过大,则会引起翘曲度的问题,而且还会造成材料浪费、以及封装结构体积增大的问题。为此,本实施例中,所述封装材料255的厚度T2为40μm至200μm。
其中,所述封装材料255的厚度T2的厚度根据所述芯片200的厚度而定,从而在保证所述封装层250的覆盖效果的同时,减少副作用的产生。
具体地,所述封装材料255的厚度T2为40μm至50μm,或者为80μm至100μm。这两种厚度规格的封装材料255是封装工艺中预先制作好的常用膜层,因此直接将现成的封装材料255置于所述若干个芯片200上即可,从而避免额外的工艺以形成所述封装材料255,有利于简化所述封装工艺的步骤、提高封装效率。
本实施例中,将所述第三加热板340置于所述封装材料255上后,开始对所述热压设备的腔室进行抽真空,并开始对所述第一加热板330和第二加热板340进行加热,使所述热压设备的腔室压强达到预设压强,使所述第一加热板330和第二加热板340至预设温度,从而为后续的第二加压处理提供工艺基础。
在所述热压合工艺的步骤中,所述预设温度不宜过小,也不宜过大。如果所述预设温度过小,则难以达到所述封装材料255的软化点温度,即所述封装材料255难以达到半固化状态,在后续的保温保压处理的过程中,所述封装材料255难以紧贴所述若干个芯片200以及所述芯片200露出的胶粘层110表面,从而导致所述封装层250的性能变差;如果所述预设温度过高,不仅会降低所述封装材料255的质量和性能,还容易对所述芯片200的性能产生不良影响,而且,当后续冷却时,所述封装层250容易出现收缩的问题,反而容易降低所形成封装结构的良率和可靠性。为此,本实施例中,在所述热压合工艺的步骤中,所述预设温度为120摄氏度至180摄氏度。
在所述热压合工艺的步骤中,所述预设压强不宜过小,也不宜过大。所述预设压强越小,所述热压设备的腔室真空度越高,增加真空度有利于排出所述封装材料255和所述芯片200的接触面的残余空气、以及所述封装材料255和所述键合层120的接触面的残余空气,减少所述接触面处的气泡,从而降低所述芯片200发生氧化的概率;但是,如果所述预设压强过小,即真空度过高,则会造成工艺成本和工艺时间的增加。为此,本实施例中,在所述热压合工艺的步骤中,为了保证所述热压合工艺的工艺效果,所述预设压强为5千帕至15千帕。
在所述热压合工艺的步骤中,所述第二加压处理的压力不宜过小,也不宜过大。所述热压设备施于所述第一加热板330和第二加热板340一定压力,并将所述压力传递至所述封装材料255和基板100,从而通过所述第二加热板330和第三加热板340对所述基板100和封装材料255进行所述第二加压处理,因此所述第二加压处理的压力越大,所述封装材料255和基板100受到的压力则越大,所述封装材料255填充于所述若干个芯片200和基板100之间且覆盖所述芯片200的效果就越好,且所述基板100和所述若干个芯片200的键合效果也越好;但是,如果所述第二加压处理的压力过大,则容易导致所述芯片200发生破裂,相应也会造成封装结构的良率和可靠性的下降,而且还容易缩短所述热压设备的使用寿命。为此,本实施例中,在所述热压合工艺的步骤中,所述第二加压处理的压力为0.1兆帕至10兆帕。
具体地,根据热压设备的实际性能,当所述热压合工艺为热压成型工艺时,所述第二加压处理的压力为3兆帕至10兆帕,当所述热压合工艺为热压贴附工艺时,所述第二加压处理的压力为0.1兆帕至3兆帕。
在所述热压合工艺的步骤中,所述预设时间不宜过短,也不宜过长。如果所述预设时间过短,则容易降低所述封装材料255填充于所述若干个芯片200和基板100之间且覆盖所述芯片200的效果,还容易降低所述基板100和所述若干个芯片200的键合效果;如果所述预设时间过长,则容易造成工艺时间的浪费,从而导致封装效率的下降。为此,本实施例中,在所述热压合工艺的步骤中,所述预设时间为30秒至60秒。
本实施例中,在所述热压合工艺的步骤中,所述预设温度、预设压强、第二加压处理的压力、以及在所述预设温度和预设压强下进行第二加压处理的时间应当合理搭配,从而在保障所形成封装结构的良率和可靠性的同时,使封装效率得到提高。
而且,根据所述热压合工艺所选用的工艺类型,合理调整所述预设温度、预设压强、以及在所述预设温度和预设压强下进行第二加压处理的时间,从而保证所述热压成型工艺和热压贴附工艺具有相近或相同的工艺效果。
在所述第二加压处理后,对所述封装材料255进行热固化处理,所述热固化处理用于提供所述封装材料255材料实现固化交联的所需能量和时间。具体地,在所述热固化处理的过程中,使所述封装材料255在所述预设温度环境下进行保温,封装材料255中的聚合物树脂转变为凝胶状并逐渐变硬,固化状态下的聚合物链因互相交联、互相束缚而无法移动,从而实现了热固化的效果,进而形成具有较高硬度和高性能的封装层250。
相应的,在所述热压合工艺的步骤中,所述热固化处理的工艺时间不宜过短,也不宜过长。如果所述热固化处理的工艺时间过短,则热固化处理的效果相应变差,从而导致所述封装层250的质量和性能下降;如果所述热固化处理的工艺时间过长,则容易造成工艺时间的浪费,从而导致封装效率的下降。为此,本实施例中,在所述热压合工艺的步骤中,所述热固化处理的工艺时间为300秒至600秒。
本实施例中,在所述热固化处理后,在常压下进行自然冷却,从而逐渐降低所述封装层250的内应力(internal stress),降低出现板弯、板翘等问题的概率。
需要说明的是,在其他实施例中,当所述基板用于和所述若干个芯片实现永久键合时,通过所述热压合工艺,还有利于实现使所述基板和键合层的完全键合,也有利于保障所形成封装结构的良率和可靠性。
结合参考图7,还需要说明的是,本实施例中,由于所述基板100用于和所述若干个芯片200实现临时键合,所述基板100用于在所述封装工艺过程中,对所述若干个芯片200起到支撑作用,因此,为了后续制程的进行,形成所述封装层250后,还包括:对所述基板100(如图6所示)和若干个芯片200进行解键合(De-bonding)处理。
通过所述解键合处理,将所述基板100和若干个芯片200进行分离,以去除所述基板100和胶粘层110(如图6所示)。
本实施例中,所述基板100和所述键合层120通过所述胶粘层110实现临时键合,相应地,在所述解键合处理的过程中,可以通过化学方法、机械剥离、研磨工艺、减薄工艺等方式去除所述基板100和胶粘层110。在其他实施例中,也可以采用其他方式去除所述基板100和胶粘层110。
具体地,所述胶粘层110为芯片键合胶膜,因此可以采用撕除所述胶粘层110的方式去除所述基板100。
本实施例中,所述键合层120和所述若干个芯片200之间具有较高的键合强度,且所述封装层250紧贴所述芯片200以及所述芯片200露出的键合层120表面,因此在所述解键合处理后,所述键合层120仍能覆盖所述芯片200,从而为后续制程提供了良好的工艺基础,有利于提高所形成封装结构的良率和可靠性。
需要说明的是,所述封装方法还包括:去除所述基板100和胶粘层110后,图形化所述键合层120。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种封装方法,其特征在于,包括:
提供基板;
在所述基板上形成胶粘层;
提供若干个芯片,所述芯片上形成有键合层;
将所述芯片置于所述基板上,使得键合层与胶粘层相对设置,实现芯片和基板的键合。
2.如权利要求1所述的封装方法,其特征在于,将所述芯片置于所述基板上后,还包括:对所述基板和芯片进行预键合处理。
3.如权利要求2所述的封装方法,其特征在于,所述预键合处理的工艺为热压键合或加压键合。
4.如权利要求2所述的封装方法,其特征在于,所述预键合处理的工艺为热压键合,所述预键合处理的步骤包括:对所述芯片和基板中的至少一个进行第一加压处理,且在进行所述第一加压处理的同时,对所述芯片和所述基板进行第一加热处理。
5.如权利要求4所述的封装方法,其特征在于,在所述第一加压处理的步骤中,对所述芯片背向所述基板的表面进行所述第一加压处理;在所述第一加热处理的步骤中,对所述芯片背向所述基板的表面、以及所述基板背面进行所述第一加热处理。
6.如权利要求4所述的封装方法,其特征在于,对所述基板和芯片进行预键合处理的步骤中,所述预键合处理的工艺时间为1秒至30秒,所述第一加压处理的压力为100牛顿至400牛顿,所述第一加热处理的工艺温度为150摄氏度至250摄氏度。
7.如权利要求4所述的封装方法,其特征在于,所述预键合处理的步骤还包括:在所述第一加压处理和第一加热处理之前,进行第一抽真空处理,使所述预键合处理的工艺压强达到预设压强。
8.如权利要求7所述的封装方法,其特征在于,对所述基板和芯片进行预键合处理的步骤中,所述预设压强为5千帕至一个标准大气压。
9.如权利要求1所述的封装方法,其特征在于,所述封装方法还包括:在所述基板上形成封装层,所述封装层覆盖所述若干芯片和基板表面。
10.如权利要求9所述的封装方法,其特征在于,所述封装层的形成方法包括:
提供薄膜型封装材料;
将所述芯片置于所述基板上后,将所述薄膜型封装材料置于所述若干个芯片上,使所述基板和所述若干个芯片通过键合层和胶粘层实现键合,并使所述封装材料填充于所述若干个芯片之间且覆盖所述芯片侧壁,以及所述若干个芯片和基板之间且覆盖所述若干个芯片,所述封装材料用于作为封装层。
11.如权利要求9所述的封装方法,其特征在于,采用热压合工艺使所述基板和所述若干个芯片通过键合层和胶粘层实现键合,所述热压合工艺后的所述封装材料用于作为所述封装层,所述热压合工艺的步骤包括:
将所述封装材料置于所述若干个芯片上后,进行第二抽真空处理和第二加热处理,使所述热压合工艺的工艺压强达到预设压强,使所述热压合工艺的工艺温度达到预设温度;
在所述预设压强和预设温度下,对所述基板和封装材料进行第二加压处理至预设时间,使所述封装材料填充于所述若干个芯片和基板之间且覆盖所述芯片,并使所述基板和所述若干个芯片实现键合;
在所述预设压强和预设温度下进行所述第二加压处理后,在所述预设温度下,对所述封装材料进行热固化处理,形成所述封装层。
12.如权利要求11所述的封装方法,其特征在于,所述热压合工艺为热压成型工艺或热压贴附工艺。
13.如权利要求11所述的封装方法,其特征在于,在所述热压合工艺的步骤中,所述预设压强为5千帕至15千帕,所述预设温度为120摄氏度至180摄氏度,所述第二加压处理的压力为0.1兆帕至10兆帕,所述预设时间为30秒至60秒,所述热固化处理的工艺时间为300秒至600秒。
14.如权利要求10所述的封装方法,其特征在于,所述封装材料的厚度为40μm至200μm。
15.如权利要求1所述的封装方法,其特征在于,所述基板为器件晶圆、载体晶圆或面板。
16.如权利要求1所述的封装方法,其特征在于,提供若干个芯片的步骤中,所述芯片中形成有焊盘,露出所述焊盘的芯片表面为芯片正面,与所述芯片正面相背的面为芯片背面;所述键合层覆盖所述芯片正面或芯片背面。
17.如权利要求1所述的封装方法,其特征在于,所述胶粘层的材料包括芯片键合胶膜、干膜、UV胶或热固胶。
18.如权利要求9所述的封装方法,其特征在于,所述封装方法还包括:形成所述封装层后,对所述基板和若干个芯片进行解键合处理,去除所述基板和胶粘层。
19.如权利要求18所述的封装方法,其特征在于,所述封装方法还包括:去除所述基板和胶粘层后,图形化所述键合层。
20.如权利要求1所述的封装方法,其特征在于,所述若干个芯片具有不同的功能;
提供所述若干个芯片和键合层的步骤包括:在集成有所述芯片的多个晶圆上形成所述键合层;形成所述键合层后,对所述多个晶圆进行切割,形成带有所述键合层的若干个芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111338313.4A CN114050113A (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810883152.9A CN109003907B (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
CN202111338313.4A CN114050113A (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810883152.9A Division CN109003907B (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114050113A true CN114050113A (zh) | 2022-02-15 |
Family
ID=64594902
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810883152.9A Active CN109003907B (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
CN202111338313.4A Withdrawn CN114050113A (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810883152.9A Active CN109003907B (zh) | 2018-08-06 | 2018-08-06 | 封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN109003907B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111377393B (zh) * | 2018-12-27 | 2023-08-25 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
CN109799663A (zh) * | 2019-01-25 | 2019-05-24 | 中山大学 | 基于可拉伸衬底的电子纸产品及其封装方法 |
KR102136129B1 (ko) * | 2019-03-15 | 2020-07-23 | 세메스 주식회사 | 본딩 장치 및 본딩 방법 |
CN110379721A (zh) * | 2019-07-30 | 2019-10-25 | 中芯集成电路(宁波)有限公司 | 扇出型封装方法及封装结构 |
CN111128760B (zh) * | 2019-12-27 | 2020-09-15 | 广东工业大学 | 一种基于扇出型封装工艺的芯片封装方法及芯片封装结构 |
CN113030706B (zh) * | 2021-03-12 | 2021-11-23 | 长江存储科技有限责任公司 | 失效分析样品的制作方法及失效分析样品 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270712A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法 |
CN100524734C (zh) * | 2003-09-09 | 2009-08-05 | 三洋电机株式会社 | 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用 |
CN101288351B (zh) * | 2005-10-14 | 2011-04-20 | 株式会社藤仓 | 印刷布线基板及印刷布线基板的制造方法 |
TWI414027B (zh) * | 2010-06-30 | 2013-11-01 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
WO2013133015A1 (ja) * | 2012-03-07 | 2013-09-12 | 東レ株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
US10153179B2 (en) * | 2012-08-24 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company | Carrier warpage control for three dimensional integrated circuit (3DIC) stacking |
US9524958B2 (en) * | 2013-06-27 | 2016-12-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of individual die bonding followed by simultaneous multiple die thermal compression bonding |
US9478498B2 (en) * | 2013-08-05 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through package via (TPV) |
JP6031059B2 (ja) * | 2014-03-31 | 2016-11-24 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
WO2015186744A1 (ja) * | 2014-06-04 | 2015-12-10 | 日立化成株式会社 | フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法 |
US9583462B2 (en) * | 2015-01-22 | 2017-02-28 | Qualcomm Incorporated | Damascene re-distribution layer (RDL) in fan out split die application |
CN105244341A (zh) * | 2015-09-01 | 2016-01-13 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的fowlp封装结构及制作方法 |
CN106876291B (zh) * | 2016-12-30 | 2020-04-10 | 清华大学 | 一种薄芯片柔性扇出封装方法及所制备的封装结构 |
CN108336037B (zh) * | 2017-09-30 | 2022-02-11 | 中芯集成电路(宁波)有限公司 | 一种晶圆级系统封装结构和电子装置 |
-
2018
- 2018-08-06 CN CN201810883152.9A patent/CN109003907B/zh active Active
- 2018-08-06 CN CN202111338313.4A patent/CN114050113A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN109003907B (zh) | 2021-10-19 |
CN109003907A (zh) | 2018-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109003907B (zh) | 封装方法 | |
JP7037544B2 (ja) | 性能を向上させたウエハレベルパッケージ | |
US7915080B2 (en) | Bonding IC die to TSV wafers | |
JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
US20080182363A1 (en) | Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer | |
TWI676243B (zh) | 晶片封裝結構及其製造方法 | |
WO2011093955A2 (en) | Dual carrier for joining ic die or wafers to tsv wafers | |
CN105742198B (zh) | 管芯接合器及其使用方法 | |
JP2008187207A (ja) | 積層型電子部品 | |
JP2001326238A (ja) | 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム | |
US20110217814A1 (en) | Method for singulating electronic components from a substrate | |
JP2004296555A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007066932A (ja) | 半導体装置およびその製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
TW201128721A (en) | Manufacturing method of semiconductor device | |
US8617923B2 (en) | Semiconductor device manufacturing apparatus and method for manufacturing semiconductor device | |
CN112117203A (zh) | 封装方法及封装结构 | |
CN111128749A (zh) | 使用可光刻键合材料的晶圆级封装方法 | |
JP2015018897A (ja) | 半導体装置の製造方法 | |
JP2001274182A (ja) | 電子部品の製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
CN112447620A (zh) | 半导体装置及其制造方法 | |
CN112117250B (zh) | 芯片封装结构及其制作方法 | |
KR20090089399A (ko) | 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220215 |