CN106876291B - 一种薄芯片柔性扇出封装方法及所制备的封装结构 - Google Patents

一种薄芯片柔性扇出封装方法及所制备的封装结构 Download PDF

Info

Publication number
CN106876291B
CN106876291B CN201611263093.2A CN201611263093A CN106876291B CN 106876291 B CN106876291 B CN 106876291B CN 201611263093 A CN201611263093 A CN 201611263093A CN 106876291 B CN106876291 B CN 106876291B
Authority
CN
China
Prior art keywords
chip
layer
flexible material
rigid carrier
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611263093.2A
Other languages
English (en)
Other versions
CN106876291A (zh
Inventor
张雪松
王谦
陈瑜
蔡坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201611263093.2A priority Critical patent/CN106876291B/zh
Publication of CN106876291A publication Critical patent/CN106876291A/zh
Application granted granted Critical
Publication of CN106876291B publication Critical patent/CN106876291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本公开涉及一种薄芯片柔性扇出封装方法及所制备的封装结构，该方法包括：将芯片嵌入柔性材料层中并使芯片功能面的焊盘扇出连接布线层。采用本公开的封装方法所制备的封装结构抗弯曲性能好，寿命长。

Description

一种薄芯片柔性扇出封装方法及所制备的封装结构
技术领域
本公开涉及半导体技术领域，具体地，涉及一种薄芯片柔性扇出封装方法及所制备的封装结构。
背景技术
随着集成电路和无线通信技术的发展，柔性可穿戴电子发展迅速。柔性可穿戴电子产品包括人体健康数据采集、疾病监测和肢体动作意图识别的电子皮肤、人体内置植入式部分功能修复和替代作用的电子视网膜、人工耳蜗等。在柔性电子技术的发展中，最大的障碍并非电子技术本身，而是来自如何提高材料和结构的力学性能。在过去的几十年中柔性有机电子技术蓬勃发展，但有机半导体材料的迁移率比无机半导体低几个数量级，虽然有机电子器件能够承受弯曲、拉伸等变形，但是它们的电学等物理学性能仍不能与无机半导体器件相比。在柔性基板上集成硅芯片仍是无法避免的。
在柔性封装中通常采用减薄的芯片来提高封装的可靠性。测量显示，安装薄芯片的柔性PCB在重复弯折试验中主要的失效原因不是芯片碎裂，而是焊点和基板布线的失效。凸点焊接在热机械循环试验中具有脆弱、低寿命的缺点。
由于硅芯片材质较脆，在变形时易于发生脆裂，因此常采取应力隔离措施，将芯片包封在隔离岛中，使得施加于柔性基底上的应变不会使芯片产生超限形变。
此外，随着集成度的提高，扇出封装越来越成为封装技术的必经之路，柔性封装作为其中的一个分支，同样也面临着相同的问题，比如封装模塑料固化引起的翘曲以及芯片放置时的位置精度可能导致的光刻对准问题，以及由此引发的低生产效率和高成本。
发明内容
为了解决上述的至少一个问题，本公开的目的是提供一种薄芯片柔性扇出封装方法及所制备的封装结构。
为了实现上述目的，本公开提供一种薄芯片柔性扇出封装方法，该方法包括：将芯片嵌入柔性材料层中并使芯片功能面的焊盘扇出连接布线层。
可选的，柔性材料为聚酰亚胺、聚对苯二甲酸乙二酯、有机硅或聚氨酯。
可选的，芯片为电源管理芯片、单片机、射频收发芯片、存储器或模拟信号调理芯片。
可选的，将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：将第一柔性材料层键合在第一刚性载体上；在第一柔性材料层上形成能够容纳芯片的开口；其中，开口穿透第一柔性材料层；将芯片放置在开口中并使芯片的功能面键合在第一刚性载体上；将第二柔性材料层覆盖芯片、第一柔性材料层和第一刚性载体，得到待布线产物；将待布线产物去除第一刚性载体，将第二柔性材料层键合在第二刚性载体上，并使第一柔性材料层和芯片位于第二柔性材料层上方；在第一柔性材料层和芯片的功能面上制作第一布线层，得到布线后产物。
可选的，将待布线产物去除第一刚性载体，将第二柔性材料层键合在第二刚性载体上，并使第一柔性材料层和芯片位于第二柔性材料层上方的步骤包括：先将待布线产物的第二柔性材料层键合在第二刚性载体上，然后去除第一刚性载体后倒转。
可选的，将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：将第一柔性材料层键合在第一刚性载体上；在第一柔性材料层上形成能够容纳芯片的开口；其中，开口穿透第一柔性材料层；将芯片放置在开口中并使芯片的非功能面键合在第一刚性载体上；在第一柔性材料层和芯片上覆盖第二柔性材料层，并制作第一布线层，得到布线后产物。
可选的，将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：将第一柔性材料层键合在第一刚性载体上；在第一柔性材料层上制作金属布线层；将芯片的功能面通过导电粘结层与金属布线层电连接；在芯片、金属布线层和第一柔性材料层上方制作第一介质层和第二布线层，得到布线后产物。
可选的，将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：将第一柔性材料层键合在能透光的第一刚性载体上；在第一柔性材料层上形成能够容纳芯片的开口；其中，开口穿透第一柔性材料层；将芯片放置在开口中并使芯片的非功能面键合在第一刚性载体上；在第一柔性材料层、第一刚性载体和芯片的功能面上形成负性光刻胶层；将光从第一刚性载体的下方照射负性光刻胶层，使第一柔性材料层和第一刚性载体上方的负性光刻胶层固化；将芯片功能面上方的负性光刻胶层去除；在芯片的功能面上制作金属布线层，得到布线后产物。
可选的，将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：将第一柔性材料层键合在第一刚性载体上；在第一柔性材料层的上方形成金属层；在第一柔性材料层和金属层上形成能够容纳芯片的开口；其中，开口穿透第一柔性材料层和金属层；将芯片放置在开口中并使芯片的非功能面键合在第一刚性载体上；在芯片、第一刚性载体和金属层上方制作第一介质层；将部分第一介质层去除，使第一柔性材料层上方的金属层和芯片的焊盘露出；在金属层、芯片和剩余的第一介质层上方制作第一布线层和第二介质层，得到布线后产物。
可选的，方法还包括：将所得布线后产物进行切割划片并去除刚性载体，得到封装件；其中，封装件包括至少一个芯片。
可选的，第一刚性载体和第二刚性载体的材料分别为硅或玻璃。
可选的，第一柔性材料层和/或第二柔性材料层的厚度各自为50-200微米。
本公开还提供一种本公开所提供的封装方法所制备的封装结构。
采用本公开的封装方法所制备的封装结构抗弯曲性能好，寿命长。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图A1-A7是本公开方法第一种具体实施方式的流程示意图。
图B1-B5是本公开方法第二种具体实施方式的流程示意图。
图C1-C4是本公开方法第三种具体实施方式的流程示意图。
图D1-D7是本公开方法第四种具体实施方式的流程示意图。
图E1-E8是本公开方法第五种具体实施方式的流程示意图。
附图标记说明
101第一刚性载体 102第一柔性材料层 103开口
104芯片 105第二柔性材料层 106第二刚性载体
107第一布线层 108金属布线层 109导电粘结层
110第一介质层 111第二布线层 112负性光刻胶层
113金属层 114第二介质层
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在本公开中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指封装结构在正常封装时定义的，具体位置参考附图中的上下左右；封装结构是指芯片封装过程中所得的半成品和成品，例如布线后产物和封装件。
现有柔性封装过程中，柔性线路板上布线及板与芯片封装的过渡连接，容易在热机械循环试验中出现脆弱和低寿命的问题，为了解决上述问题，本公开提供一种薄芯片柔性扇出封装方法，该方法包括：将芯片嵌入柔性材料层中并使芯片功能面的焊盘扇出连接布线层。
采用本公开的封装方法实现了柔性芯片封装的高度集成化、小型化，提高了系统在外部应力、热应变时的可靠性，同时考虑到了成本和效益。具体来说，本公开中芯片的焊盘均采用溅射或电镀等方法形成到芯片外进行电连接布线层，避免使用可靠性欠佳的凸点，提高了使用寿命。与传统芯片级封装(CSP，Chip Scale Package)直接安装于柔性线路板相比，采用本公开的封装方法有利于柔性材料层上布线及柔性材料层与芯片封装的过渡连接，避免布线易于失效的问题，同时也具有厚度薄，能够承受弯折的优点，并可以采用传统工艺进行制作，降低了成本。
根据本公开，柔性材料是本领域技术人员所熟知的，一般具有可弯曲和可折叠的特点，例如，所述柔性材料可以为聚酰亚胺、聚对苯二甲酸乙二酯、有机硅或聚氨酯，也可以为其它可塑性高分子材料。另外，本公开可以根据使用场合调整柔性材料的硬度，以便在将封装结构嵌入柔性线路板时，形成应力隔离岛，有利于薄芯片的保护。
本公开的封装方法可以广泛应用于医疗保健、运动健身、生活娱乐等方面。可以实现对用户心率、肌电、脉搏、血压、体温、血氧等生理参数的实时检测。与外部的数据交换可以采用蓝牙或近距离无线通信技术(RFID技术)，电源部分可以使用纽扣电池、能量采集、无线充电等方式，电池可以采用可充电和一次性电池。能量采集可以包括太阳能、压电、摩擦、温差等形式。无线充电可以包括蓝牙和RFID等。一种具体实施方式，以体温计结构为例，柔性体温计包括射频、单片机、电源管理、存储器以及无源的热敏元件、电阻电容和天线，除电阻、电容和天线等无源元件外，其它芯片均可采取本公开的封装方法进行封装。可以将所有元件采用层压或旋涂等方法封入两层柔性材料层之间，然后采用普通的柔性PCB技术制作通孔、布线层、顶层覆盖膜等，金属连线可以采用马蹄形等结构提高拉伸可靠性，温敏电阻和天线均可以改用打印方式制作。
图A1-A7是本公开方法第一种具体实施方式的流程示意图。所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤可以包括步骤SA1-SA7。
步骤SA1：将第一柔性材料层102键合在第一刚性载体101上(图A1)。键合是指将第一柔性材料层102通过范德华力与第一刚性载体101相连，二者能够被完整地分开。为了提高结合力，键合前可以将待键合的面进行清洗或擦拭，去除灰尘等颗粒。所述第一刚性载体的材料可以为硅或玻璃，第一柔性材料层可以为聚酰亚胺、聚对苯二甲酸乙二酯、有机硅或聚氨酯，也可以为其它可塑性高分子材料。
步骤SA2：在所述第一柔性材料层102上形成能够容纳芯片104的开口103；其中，所述开口103穿透所述第一柔性材料层102(图A2)。第一柔性材料层102的厚度可以与芯片104的厚度基本相同，例如可以为50～200微米，形成所述开口的方式可以为激光开口。
步骤SA3：将芯片104放置在所述开口103中并使所述芯片104的功能面键合在所述第一刚性载体101上(图A3)。所述芯片104的功能面是指芯片存在焊盘的一面，可以同时将多个芯片104放入多个开口103中，也可以仅对一个芯片104进行操作。
步骤SA4：将第二柔性材料层105覆盖所述芯片104、第一柔性材料层102和第一刚性载体101，得到待布线产物(图A4)。第二柔性材料层105不仅需要覆盖芯片104和第一柔性材料层102的上表面，还需要填充芯片104与第一柔性材料层102之间的空隙，即第一刚性载体101上方的空间，该覆盖可以采用层压或热压的方式。
步骤SA5：将所述待布线产物去除所述第一刚性载体101，将第二柔性材料层105键合在第二刚性载体106上，并使所述第一柔性材料层102和所述芯片104位于所述第二柔性材料层105上方(图A5)。所述第二刚性载的材料可以为硅或玻璃。另外，为了防止去除第一刚性载体时，第一柔性材料层由于应力的释放而出现形变，可以先将所述待布线产物的第二柔性材料层105键合在第二刚性载体106上，然后去除所述第一刚性载体101后倒转。
步骤SA6：在所述第一柔性材料层102和所述芯片104的功能面上制作第一布线层107，得到布线后产物(图A6)。该第一布线层107的上方或者第一布线层107与第一柔性材料层102和所述芯片104之间可以形成介质层，以保护第一布线层，第一布线层与芯片104的焊盘可以通过地电镀通孔相连。该第一布线层可以采用光刻工艺产生，可以是多层布线，也可以是单层布线。若仅为单层布线，可以直接在芯片104表面生长金属层并光刻，无需介质层和过孔(VIA)光刻工序，只需一道布线图形光刻工序即可，省略了过孔光刻工序，可以提高产出，降低成本。
所得布线后产物可以进行进一步处理，也可以直接进行步骤SA7的处理。
步骤SA7：将所得布线后产物进行切割划片并去除第二刚性载体106，得到封装件；其中，所述封装件包括至少一个所述芯片104(图A7)。
图B1-B5是本公开方法第二种具体实施方式的流程示意图。所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤可以包括步骤SB1-SB5。
步骤SB1：将第一柔性材料层102键合在第一刚性载体101上(图B1)。
步骤SB2：在所述第一柔性材料层102上形成能够容纳芯片104的开口103；其中，所述开口103穿透所述第一柔性材料层102(图B2)。
步骤SB3：将芯片104放置在所述开口103中并使所述芯片104的非功能面键合在所述第一刚性载体101上(图B3)。所述芯片104的非功能面是指芯片存在焊盘一面的反面。
步骤SB4：在所述第一柔性材料层102和所述芯片104上覆盖第二柔性材料层，并制作第一布线层107，得到布线后产物(图B4)。
所得布线后产物可以进行进一步处理，也可以直接进行步骤SB5的处理。
步骤SB5：将所得布线后产物进行切割划片并去除第一刚性载体101，得到封装件；其中，所述封装件包括至少一个所述芯片104(图B5)。
第二种具体实施方式中将芯片的非功能面与第一刚性载体进行键合，无需将待布线产物进行倒转以及键合在第二刚性载体上，降低了操作难度并提高了产品的成功率。
图C1-C4是本公开方法第三种具体实施方式的流程示意图。所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤可以包括步骤SC1-SC5。
步骤SC1：将第一柔性材料层102键合在第一刚性载体101上(图C1)。
步骤SC2：在第一柔性材料层102上制作金属布线层108(图C2)。该金属布线层可以采用光刻等形式形成。
步骤SC3：将芯片104的功能面通过导电粘结层109与所述金属布线层108电连接(图C3)。该导电粘结层的材料可以是各向异性导电胶膜(ACF，Anisotropic ConductiveFilm)。
步骤SC4：在所述芯片104、金属布线层108和第一柔性材料层102上方制作第一介质层110和第二布线层111，得到布线后产物(图C4)。该第一介质层110和第二布线层111的制作方法均可以采用普通PCB工艺。
所得布线后产物可以进行进一步处理，也可以直接进行步骤SB5的处理。
步骤SC5：将所得布线后产物进行切割划片并去除第一刚性载体101，得到封装件；其中，所述封装件包括至少一个所述芯片104(未图示出)。
第三种具体实施方式中采用导电粘结层粘结芯片，只有金属布线层的形成需要光刻工艺，实现芯片焊盘扇出，过孔和第二布线层(即顶层布线层)均可以采用传统布线工艺，降低成本。
图D1-D7是本公开方法第四种具体实施方式的流程示意图。所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤可以包括步骤SD1-SD7。
步骤SD1：将第一柔性材料层102键合在能透光的第一刚性载体101上，第一刚性载体101的材料例如为玻璃(图D1)。
步骤SD2：在所述第一柔性材料层102上形成能够容纳芯片104的开口103；其中，所述开口103穿透所述第一柔性材料层102(图D2)。
步骤SD3：将芯片104放置在所述开口103中并使所述芯片104的非功能面键合在所述第一刚性载体101上(图D3)。
步骤SD4：在第一柔性材料层102、第一刚性载体101和所述芯片104的功能面上形成负性光刻胶层112(图D4)。负性光刻胶又称光致抗蚀剂，是一种由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体，能够在光照下进行固化。
步骤SD5：将光从第一刚性载体101的下方照射所述负性光刻胶层112，使所述第一柔性材料层102和第一刚性载体101上方的负性光刻胶层112固化；将芯片104功能面上方的负性光刻胶层112去除(图D5)。
步骤SD6：在芯片104的功能面上制作金属布线层108，得到布线后产物(图D6)。该步骤无需介质层，从而减少了一次过孔(VIA)光刻，只需要做金属布线层的光刻即可。
步骤SD7：将所得布线后产物进行切割划片并去除第一刚性载体101，得到封装件；其中，所述封装件包括至少一个所述芯片104(图D7)。
第四种具体实施方式采用芯片作为光罩，对负性光刻胶层进行固化，能够减少一次过孔光刻。
图E1-E8是本公开方法第五种具体实施方式的流程示意图。所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤可以包括步骤SE1-SE8。
步骤SE1：将第一柔性材料层102键合在第一刚性载体101上(图E1)。
步骤SE2：在所述第一柔性材料层102的上方形成金属层113(图E2)。
步骤SE3：在所述第一柔性材料层102和金属层113上形成能够容纳芯片104的开口103；其中，所述开口103穿透所述第一柔性材料层102和金属层113(图E3)。该开口的第一柔性材料层102部分的厚度与芯片104的厚度基本相同，例如可以为50～200微米。
步骤SE4：将芯片104放置在所述开口103中并使所述芯片104的非功能面键合在所述第一刚性载体101上(图E4)。
步骤SE5：在所述芯片104、第一刚性载体101和金属层113上方制作第一介质层110(图E5)。
步骤SE6：将部分第一介质层110去除，使所述第一柔性材料层102上方的金属层113和所述芯片104的焊盘露出(图E6)。
步骤SE7：在所述金属层113、芯片104和剩余的第一介质层110上方制作第一布线层107和第二介质层114，得到布线后产物(图E7)。
步骤SE8：将所得布线后产物进行切割划片并去除第一刚性载体101，得到封装件；其中，所述封装件包括至少一个所述芯片104(图E8)。
第五种具体实施方式中，第一介质层能够同时形成隔离岛并且与第一柔性材料层相配合，无需单独做芯片包封。
本公开还提供一种本公开所提供的封装方法所制备的封装结构。本公开提供的封装结构抗弯曲性能好，寿命长。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (8)

1.一种薄芯片柔性扇出封装方法，该方法包括：
将芯片嵌入柔性材料层中并使芯片功能面的焊盘扇出连接布线层；
所述将芯片嵌入柔性材料中并使芯片功能面的焊盘扇出连接布线层的步骤包括：
将第一柔性材料层(102)键合在第一刚性载体(101)上；
在所述第一柔性材料层(102)的上方形成金属层(113)；
在所述第一柔性材料层(102)和金属层(113)上形成能够容纳芯片(104)的开口(103)；其中，所述开口(103)穿透所述第一柔性材料层(102)和金属层(113)；
将芯片(104)放置在所述开口(103)中并使所述芯片(104)的非功能面键合在所述第一刚性载体(101)上；
在所述芯片(104)、第一刚性载体(101)和金属层(113)上方制作第一介质层(110)；
将部分第一介质层(110)去除，使所述第一柔性材料层(102)上方的金属层(113)和所述芯片(104)的焊盘露出；
在所述金属层(113)、芯片(104)和剩余的第一介质层(110)上方制作第一布线层(107)和第二介质层(114)，得到布线后产物。
2.根据权利要求1所述的方法，其中，所述柔性材料为聚酰亚胺、聚对苯二甲酸乙二酯、有机硅或聚氨酯。
3.根据权利要求1所述的方法，其中，所述芯片为电源管理芯片、单片机、射频收发芯片、存储器或模拟信号调理芯片。
4.根据权利要求1所述的方法，其中，在第(1)种步骤中，将待布线产物去除所述第一刚性载体(101)，将第二柔性材料层(105)键合在第二刚性载体(106)上，并使所述第一柔性材料层(102)和所述芯片(104)位于所述第二柔性材料层(105)上方的步骤包括：
先将所述待布线产物的第二柔性材料层(105)键合在第二刚性载体(106)上，然后去除所述第一刚性载体(101)后倒转。
5.根据权利要求1或4所述的封装方法，所述方法还包括：将所得布线后产物进行切割划片并去除刚性载体，得到封装件；其中，所述封装件包括至少一个所述芯片(104)。
6.根据权利要求1或4所述的封装方法，其中，所述第一刚性载体和第二刚性载体的材料分别为硅或玻璃。
7.根据权利要求1或4所述的封装方法，其中，所述第一柔性材料层(102)和/或第二柔性材料层(105)的厚度各自为50-200微米。
8.权利要求1-7中任意一项所述的封装方法所制备的封装结构。
CN201611263093.2A 2016-12-30 2016-12-30 一种薄芯片柔性扇出封装方法及所制备的封装结构 Active CN106876291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611263093.2A CN106876291B (zh) 2016-12-30 2016-12-30 一种薄芯片柔性扇出封装方法及所制备的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611263093.2A CN106876291B (zh) 2016-12-30 2016-12-30 一种薄芯片柔性扇出封装方法及所制备的封装结构

Publications (2)

Publication Number Publication Date
CN106876291A CN106876291A (zh) 2017-06-20
CN106876291B true CN106876291B (zh) 2020-04-10

Family

ID=59164271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611263093.2A Active CN106876291B (zh) 2016-12-30 2016-12-30 一种薄芯片柔性扇出封装方法及所制备的封装结构

Country Status (1)

Country Link
CN (1) CN106876291B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050113A (zh) * 2018-08-06 2022-02-15 中芯集成电路（宁波）有限公司 封装方法
CN109244641A (zh) * 2018-08-07 2019-01-18 清华大学 封装天线及其制造方法
CN109166845B (zh) * 2018-08-07 2022-09-13 清华大学 封装天线及其制造方法
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片
CN112034442A (zh) * 2020-07-15 2020-12-04 深圳市聚飞光电股份有限公司 一种传感器及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
CN102593016A (zh) * 2012-03-20 2012-07-18 中国科学院微电子研究所 一种在柔性基板上安装薄芯片的方法
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US10079156B2 (en) * 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
CN105097566A (zh) * 2015-07-01 2015-11-25 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出封装的制作方法
CN105185717A (zh) * 2015-08-12 2015-12-23 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件

Also Published As

Publication number Publication date
CN106876291A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN106876291B (zh) 一种薄芯片柔性扇出封装方法及所制备的封装结构
US11948862B2 (en) Package structures and method of forming the same
CN108229340B (zh) 指纹感测模块及其制造方法、智能卡及其制造方法
CN106063392B (zh) 电子器件的多部分柔性包封壳体
US12058101B2 (en) Package structure and method of forming the same
CN107026154B (zh) 半导体结构及其形成方法
TWI234884B (en) Image sensor package and method for manufacturing the same
US7886609B2 (en) Pressure sensor package
KR20170023026A (ko) 순응성 전자 디바이스
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
US11427464B2 (en) Packaged pressure sensor device
EP3921866A1 (en) Flexible interposer
EP3466330A1 (en) Bio-implantable device and method for manufacturing same
CN111128763A (zh) 一种芯片封装结构的制作方法
US7615408B2 (en) Method of manufacturing semiconductor device
JP5423522B2 (ja) モジュール及びモジュール製造方法
van den Brand et al. Flexible and stretchable electronics for wearable healthcare
CN106711053A (zh) 薄芯片柔性封装方法及所制备的封装结构
JP2000293651A (ja) 半導体装置
CN210052446U (zh) 一种一体化柔性显示终端
Yamada et al. Heterogeneous system integration pseudo-soc technology for smart-health-care intelligent life monitor engine & eco-system (silmee)
US20240194544A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN111508850A (zh) 一种智能芯片封装结构及其制造方法
CN108336069B (zh) 电子模块及半导体封装装置
KR100548575B1 (ko) 반도체 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant