KR100548575B1 - 반도체 칩 패키지의 제조 방법 - Google Patents

반도체 칩 패키지의 제조 방법 Download PDF

Info

Publication number
KR100548575B1
KR100548575B1 KR1020040026293A KR20040026293A KR100548575B1 KR 100548575 B1 KR100548575 B1 KR 100548575B1 KR 1020040026293 A KR1020040026293 A KR 1020040026293A KR 20040026293 A KR20040026293 A KR 20040026293A KR 100548575 B1 KR100548575 B1 KR 100548575B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
center pad
center
attached
Prior art date
Application number
KR1020040026293A
Other languages
English (en)
Other versions
KR20050101028A (ko
Inventor
김승지
정종서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040026293A priority Critical patent/KR100548575B1/ko
Publication of KR20050101028A publication Critical patent/KR20050101028A/ko
Application granted granted Critical
Publication of KR100548575B1 publication Critical patent/KR100548575B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

반도체 칩 패키지의 제조 방법이 개시된다. 컵 형태를 갖고, 중심 부위가 꺽어짐이 가능한 정도로 가는 리드 프레임을 마련하고, 상기 리드 프레임에 제1반도체 칩과 제2반도체 칩을 적층시킨다. 이때, 제1반도체 칩의 경우에는 제1센터 패드가 상기 리드 프레임의 꺽어짐이 가능한 부위와 마주하도록 부착하고, 제2반도체 칩의 제2센터 패드가 형성된 반대면을 상기 제1반도체 칩에 부착시킨다. 그리고, 상기 제1센터 패드와 리드 프레임의 꺽어짐이 가능한 부위를 연결시키고, 와이어를 사용하여 상기 제2센터 패드를 리드 프레임에 연결시킨다. 이어서, 상기 리드 프레임에 부착된 제1반도체 칩과 제2반도체 칩을 몰딩시킨다. 이에 따라, 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 제조할 수 있다.

Description

반도체 칩 패키지의 제조 방법{method of forming a semiconductor chip package}
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 단면도들이다.
도 2는 도 1a의 평면도이다.
본 발명은 반도체 칩 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 센터 패드(center pad)를 갖는 반도체 칩들을 적층형 패키지로 제조하기 위한 방법에 관한 것이다.
일반적으로, 반도체 장치와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭하고 있다. 특히, 반도체 칩 패키지의 구조에 있어서 핀 삽입형에서 표면 실장형으로 급격히 진행되어 인쇄회로기판에 대한 실장 밀도를 높여오고 있다. 이와 같이, 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서 FBGA(fine-pitch ball grid array) 패키지가 있고, 더욱이 이를 적층형으로 활용하고 있다.
그러나, 센터 패드를 갖는 반도체 칩의 경우에는 구조적 결함으로 인하여 적층형 패키지를 제조하지 못하는 것으로 알려져 있다. 이는, 상기 센터 패드를 갖는 반도체 칩들을 상,하부에서 각각 와이어 본딩을 해야하기 때문이다.
이와 같이, 종래에는 센터 패드를 갖는 반도체 칩을 적층형 패키지로 제조하는데 많은 어려움이 따르는 문제점이 있다.
본 발명의 목적은 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 제조하기 위한 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 칩 패키지의 제조 방법은,
컵 형태를 갖고, 중심 부위가 꺽어짐이 가능한 정도로 가는 리드 프레임을 마련하는 단계;
제1센터 패드가 상기 리드 프레임의 꺽어짐이 가능한 부위와 마주하도록 제1반도체 칩을 상기 리드 프레임에 부착시키는 단계;
제2반도체 칩의 제2센터 패드가 형성된 반대면을 상기 제1반도체 칩에 부착시키는 단계;
상기 제1센터 패드와 리드 프레임의 꺽어짐이 가능한 부위를 연결시키는 단계;
와이어를 사용하여 상기 제2센터 패드를 리드 프레임에 연결시키는 단계;
상기 리드 프레임에 부착된 제1반도체 칩과 제2반도체 칩을 몰딩시키는 단계 를 포함한다.
아울러, 상기 몰딩이 이루어진 결과물을 고온에서 큐어링하는 단계;
상기 리드 프레임 중에서 불필요한 부분을 제거하는 단계; 및
상기 리드 프레임 중에서 몰딩이 이루어진 바깥 부분을 원하는 형태로 성형하는 단계를 더 포함하는 것이 바람직하다.
상기 제1반도체 칩과 리드 프레임의 부착과, 상기 제1반도체 칩과 제2반도체 칩의 부착은 접착 부재를 사용하는 것이 바람직하다.
이와 같이, 본 발명에 의하면 컵 형태의 리프 프레임을 마련하고, 제1반도체 칩의 제1센터 패드는 리드 프레임 자체에 본딩시킴으로서 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 제조할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 단면도들이고, 도 2는 도 1a의 평면도이다.
도 1a 및 도 2를 참조하면, 컵 형태를 갖는 리드 프레임(10)을 마련한다. 이때, 상기 리드 프레임(10)의 중심 부위(10a)는 다른 부위에 비해 가늘게 형성된다. 즉, 꺽어짐이 가능한 정도로 가늘게 형성된다.
도 1b를 참조하면, 제1센터 패드(14a)를 갖는 제1반도체 칩(14)을 마련한다. 그리고, 상기 제1반도체 칩(14)을 상기 리드 프레임(10)에 부착시킨다. 이때, 상기 제1반도체 칩(14)은 리드 프레임(10)의 컵 내에 위치하도록 부착시키는데, 상기 제1센터 패드(14a)가 상기 리드 프레임(10)의 꺽어짐이 가능한 부위(10a)와 마주하도록 부착시킨다. 아울러, 상기 제1반도체 칩(14)과 리드 프레임(10)의 부착에서는 접착 부재(12)를 사용하는데, 주로 테이프를 사용한다. 아울러, 상기 부착에서는 열, 압력 또는 초음파 등을 이용하여 더욱 견고하게 부착시킨다.
도 1c를 참조하면, 제2센터 패드(16)를 갖는 제2반도체 칩(16a)을 마련한다. 그리고, 상기 제2반도체 칩(16)을 제1반도체 칩(14)에 부착시킨다. 이때, 제2반도체 칩(16)의 제2센터 패드(16a)가 형성된 반대면을 상기 제1반도체 칩(14)에 부착시킨다. 아울러, 상기 제1반도체 칩(14)과 제2반도체 칩(16)의 부착에서도 접착 부재(18)를 사용하는데, 주로 액상 접착제를 사용한다. 아울러, 상기 부착의 경우에도 열, 압력 또는 초음파 등을 이용하여 더욱 견고하게 부착시킨다.
도 1d 및 도 1e를 참조하면, 상기 제1센터 패드(14a)와 리드 프레임(10)의 꺽어짐이 가능한 부위(10a)를 연결시킨다. 즉, 상기 제1반도체 칩(14)의 제1센터 패드(14a)를 리드 프레임(10) 자체를 이용하여 본딩시키는 것이다. 이에 따라, 상기 제1반도체 칩(14)은 상기 리드 프레임(10)에 전기적으로 연결된다. 이어서, 와이어(20)를 사용하여 상기 제2센터 패드(16a)를 리드 프레임(10)에 연결시킨다. 즉, 상기 제2반도체 칩(16)의 제2센터 패드(16a)를 와이어(20)를 이용하여 리드 프레임(10)에 본딩시키는 것이다. 이때, 상기 와이어(20)는 전도성 와이어이다. 따라서, 상기 제2반도체 칩(16)의 경우에도 상기 와이어(20)를 통하여 리드 프레임(10)에 전기적으로 연결된다.
도 1f 및 도 1g를 참조하면, 상기 리드 프레임(10)에 부착된 제1반도체 칩(14)과 제2반도체 칩(16)을 몰딩시킨다. 이때, 상기 몰딩에서는 에폭시 몰딩 수지(EMC)를 주로 사용한다. 이와 같이, 상기 몰딩에 의해 상기 제1반도체 칩(14)과 제2반도체 칩(16)을 외부 환경으로부터 보호하기 위한 몰딩부(22)가 형성된다. 이때, 상기 몰딩부(22)의 형성에서는 상기 몰딩을 실시한 후, 고온에서 큐어링을 실시한다. 이는, 몰딩으로 인해 가해진 스트레스를 제거하고, 완전한 크로스-링크(cross-link)를 위함이다. 이어서, 상기 리드 프레임(10) 중에서 불필요한 부분을 제거하고, 상기 리드 프레임(10) 중에서 몰딩이 이루어진 바깥 부분 즉, 아웃터 리드 프레임을 원하는 형태로 성형한다.
이와 같이, 본 발명에 의하면 상기 공정들을 순차적으로 실시함으로서 센터 패드를 갖는 반도체 칩들을 용이하게 적층형 패키지로 제조할 수 있다. 특히, 본 발명의 경우에는 기존 장치의 사용이 가능하기 때문에 보다 효과적이다.
아울러, 리드 프레임에 직접적으로 본딩이 이루어짐으로서 와이어를 사용할 때 필요한 루프 두께가 필요없다. 때문에, 패키지 전체의 두께를 얇게 형성할 수 있다. 그리고, 몰딩시 리드 프레임이 아래쪽에 위치함으로서 반도체 칩들이 손상받는 것을 줄일 수 있다. 또한, 와이러를 사용한 본딩의 경우 반도체 칩의 센터 패드와 리드 프레임의 위치가 동일함으로 루프 조절이 용이하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 컵 형태를 갖고, 중심 부위가 꺽어짐이 가능한 정도로 가는 리드 프레임을 마련하는 단계;
    제1센터 패드가 상기 리드 프레임의 꺽어짐이 가능한 부위와 마주하도록 제1반도체 칩을 상기 리드 프레임에 부착시키는 단계;
    제2반도체 칩의 제2센터 패드가 형성된 반대면을 상기 제1반도체 칩에 부착시키는 단계;
    상기 제1센터 패드와 리드 프레임의 꺽어짐이 가능한 부위를 연결시키는 단계;
    와이어를 사용하여 상기 제2센터 패드를 리드 프레임에 연결시키는 단계;
    상기 리드 프레임에 부착된 제1반도체 칩과 제2반도체 칩을 몰딩시키는 단계를 포함하는 반도체 칩 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 제1반도체 칩과 리드 프레임의 부착과, 상기 제1반도체 칩과 제2반도체 칩의 부착은 접착 부재를 사용하는 것을 특징으로 반도체 칩 패키지의 제조 방법.
  3. 제1항에 있어서, 상기 몰딩이 이루어진 결과물을 고온에서 큐어링하는 단계;
    상기 리드 프레임 중에서 불필요한 부분을 제거하는 단계; 및
    상기 리드 프레임 중에서 몰딩이 이루어진 바깥 부분을 원하는 형태로 성형하는 단계를 더 포함하는 반도체 칩 패키지의 제조 방법.
KR1020040026293A 2004-04-16 2004-04-16 반도체 칩 패키지의 제조 방법 KR100548575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040026293A KR100548575B1 (ko) 2004-04-16 2004-04-16 반도체 칩 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026293A KR100548575B1 (ko) 2004-04-16 2004-04-16 반도체 칩 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050101028A KR20050101028A (ko) 2005-10-20
KR100548575B1 true KR100548575B1 (ko) 2006-02-02

Family

ID=37279652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026293A KR100548575B1 (ko) 2004-04-16 2004-04-16 반도체 칩 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100548575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014941B1 (ko) * 2008-10-29 2011-02-15 주식회사 케이이씨 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014941B1 (ko) * 2008-10-29 2011-02-15 주식회사 케이이씨 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050101028A (ko) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
TWI412092B (zh) 製造積體電路封裝件系統之方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
EP1639644A2 (en) Integrated circuit package having stacked integrated circuits and method therefor
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
US20200343168A1 (en) Lead stabilization in semiconductor packages
KR100426330B1 (ko) 지지 테이프를 이용한 초박형 반도체 패키지 소자
US20080009096A1 (en) Package-on-package and method of fabricating the same
JP2007036219A (ja) 積層ダイパッケージの製造方法
US5633206A (en) Process for manufacturing lead frame for semiconductor package
JP3476383B2 (ja) 半導体積層パッケージ
KR100548575B1 (ko) 반도체 칩 패키지의 제조 방법
JPH06216277A (ja) 半導体装置およびその半導体装置を組み込んだicカード
US9842828B1 (en) Stacked semiconductor package with compliant corners on folded substrate
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
JP2004247347A (ja) 半導体装置とその製造方法
US7750450B2 (en) Stacked die package with stud spacers
KR100546285B1 (ko) 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee