CN102593016A - 一种在柔性基板上安装薄芯片的方法 - Google Patents

一种在柔性基板上安装薄芯片的方法 Download PDF

Info

Publication number
CN102593016A
CN102593016A CN2012100741137A CN201210074113A CN102593016A CN 102593016 A CN102593016 A CN 102593016A CN 2012100741137 A CN2012100741137 A CN 2012100741137A CN 201210074113 A CN201210074113 A CN 201210074113A CN 102593016 A CN102593016 A CN 102593016A
Authority
CN
China
Prior art keywords
chip
board
flexible base
thick
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100741137A
Other languages
English (en)
Inventor
于大全
陶文君
张霞
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2012100741137A priority Critical patent/CN102593016A/zh
Publication of CN102593016A publication Critical patent/CN102593016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种在柔性基板上安装薄芯片的方法。该方法包括：将厚芯片的待减薄面朝外，安装于柔性基板上；在柔性基板上放置具有挖空部的掩模板，该挖空部对应柔性基板上厚芯片的位置，用来暴露厚芯片的待减薄面，同时遮挡住柔性基板上除芯片以外的其他区域；减薄厚芯片至所需厚度；移除掩模板，从而完成薄芯片在柔性基板上的安装。本发明在柔性基板上安装薄芯片的方法中，由于采用了先安装芯片后减薄的方法，从而实现薄芯片的简易拿持、安装和精确对准键和，成品率高。

Description

一种在柔性基板上安装薄芯片的方法
技术领域
本发明涉及微电子行业芯片安装技术领域，尤其涉及一种在柔性基板上安装薄芯片的方法。
背景技术
近年来，随着微电子技术的发展，小型化、轻薄化、易携带的产品已成为电子产品的发展趋势。柔性电子技术是一门新型的科学技术，其中柔性基板是柔性电子技术不同于电子技术最突出的特点，柔性基板不但具有传统刚性基板的绝缘性、较高强度、廉价性(与硅等材料相比)等特点，还具有柔韧性、薄膜性等传统刚性基板所不具有的优点。此外，器件外形尺寸的微型化要求、安装结构形式的改进、以及为降低热阻，提高芯片散热能力等诸方面的发展与进步，都相应地要求安装所用芯片越来越薄。现在，在许多新兴半导体制造领域内，都需要超薄芯片，如智能卡、微机电系统、光伏电池、堆迭晶粒和功率元件等。柔性基板与薄芯片相结合具有更小的安装体积、重量、延迟、噪声和功耗，更高的速度和互连效率。
在当前的半导体工艺中，在柔性基板上安装芯片的方法包括：把芯片放置在一支撑板上，保证芯片在减薄过程中有足够的强度；对芯片背面硅材料进行磨削减薄，使其达到所需的厚度；在减薄之后，首先采用拆键和等方法将芯片从支撑板上取下，然后再将其倒装安装至相应柔性基板。
上述方法虽实现了薄芯片的安装，但对芯片后续工艺如薄芯片的拾取和放置都有一定难度，增加了工艺的复杂度。对于薄芯片的安装不同于厚芯片，需要特定的装备对薄芯片进行拿持安装，例如可以用机械臂把芯片从晶圆放置到一个模架上，然后这些芯片再与其它电子元件如天线、电容等表贴到基板上，从而形成一个电子器件。美国专利US20090311849提供了一种薄芯片拿持的方法，它是采用一种自动化工具吸附起超薄芯片，实现芯片拿持，该方法由于需要这种特别的吸附芯片设备，提高了工艺成本。美国专利US20100071206在相变材料上形成一个硅层，通过刻蚀硅层形成多个间隔放置的芯片，再用激光照射相变材料使其相变，从而选择性地释放一个或多个芯片实现薄芯片的放置。当需要释放多个芯片时，先要对每个芯片的放置位置进行校准，降低了放置效率。
现有的在柔性基板上安装薄芯片的方法存在如下技术缺陷：先减薄后安装的芯片安装方法的工艺难度较大，成本较高，并且效率低，不利于实现生产线作业。
发明内容
(一)要解决的技术问题
为解决上述的一个或多个问题，本发明提供了一种在柔性基板上安装薄芯片的方法，以实现芯片的减薄，同时避免薄芯片的拾取和放置。
(二)技术方案
本发明提供了一种在柔性基板上安装薄芯片的方法。该方法包括：将厚芯片的待减薄面朝外，安装于柔性基板上；在柔性基板上放置具有挖空部的掩模板，该挖空部对应柔性基板上厚芯片的位置，用来暴露厚芯片的待减薄面，同时遮挡住柔性基板上除厚芯片以外的其他区域；减薄厚芯片至所需厚度；移除掩模板，从而完成薄芯片在柔性基板上的安装。
(三)有益效果
由上述技术方案可知，本发明在柔性基板上安装薄芯片的方法具有下列有益效果：
(1)由于采用了先安装芯片后减薄的方法，从而实现超薄芯片的简易拿持、安装和精确对准键和，成品率高；
(2)由于可用另一柔性基板与安装有薄芯片的柔性基板进行压合形成三维堆叠模块，从而可实现三维堆叠安装。
附图说明
图1为本发明实施例在柔性基板上安装薄芯片方法的流程图；
图2为本发明实施例在柔性基板上安装薄芯片方法中执行各步骤的元件剖面示意图，其中：
图2A为执行将芯片安装在柔性基板步骤后的元件剖面示意图；
图2B为执行在芯片与柔性基板间填充底部填充物的元件剖面示意图；
图2C为执行在柔性基板上放置挖空掩模板后的元件剖面示意图；
图2D为执行干法刻蚀减薄芯片的元件剖面示意图；
图2E为完成安装在基板上芯片减薄后的元件剖面示意图；
图2F为在柔性基板上涂覆粘胶的剖面示意图；
图2G为用另一柔性基板与安装有薄芯片的基板压合得到三维堆叠模块的剖面示意图；
图2H是运用三维堆叠模块堆叠得到三维堆叠封装的剖面示意图。
【主要元件符号说明】
200-待安装芯片；    201-填充底部填充物；
202-掩模板；        203-第一柔性基板；
204-第二柔性基板；  205-微凸点
206-金属焊盘；      207-线路图形；
208-过孔；          209-凸点；
100A-第一三维安装模块；
100B-第二三维安装模块。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。
在本发明的一示例性实施例中，提供了一种在柔性基板上安装薄芯片的方法。图1为本发明实施例在柔性基板上安装薄芯片方法的流程图，如图1所示，本实施例包括：
步骤S102，将厚芯片的待减薄面朝外，安装于柔性基板上，安装厚芯片的方法可以采用通用的微加工工艺，如倒装焊方式或表贴方式。此时，芯片还未减薄，其厚度较厚，可以比较容易地拿持，芯片的厚度范围介于200到500微米之间；
步骤S104，在厚芯片与柔性基板之间填充胶合物，如环氧树脂，用以增强柔性基板与芯片间的结合强度；
步骤S106，在柔性基板上放置具有挖空部的掩模板，该挖空部对应柔性基板上厚芯片的位置，用来暴露厚芯片的待减薄面，同时遮挡住柔性基板上除厚芯片以外的区域，避免在后续减薄工艺中对柔性基板上的线路图形、基板材料等有所腐蚀；
上述挖空部的尺寸略大于芯片的尺寸。把掩模板压在柔性基板上，未减薄的厚芯片穿过该挖空部，暴露在外侧，厚芯片的边缘距离挖空部的边缘介于0.1-2mm之间。柔性基板上除厚芯片外的其他元件，被掩盖于该掩模板的内侧。
步骤S108，用干法刻蚀或机械研磨的方法减薄厚芯片至所需厚度，此时芯片的厚度范围介于50到100微米之间；
步骤S110，移除所用掩模板，从而完成薄芯片在柔性基板上的安装；
步骤S112，将经过上述步骤S102至步骤110后所完成的两柔性基板进行压合，并在两个柔性基板间刻孔，埋孔，形成互连，最终形成三维堆叠模块，本步骤采用现有技术通用的步骤进行，同时也是本发明的可选步骤，不再进行详细说明。
以下结合具体应用场景，对以上本发明实施例在柔性基板上安装薄芯片的方法进一步具体说明。
<场景1>
在场景1中，参照图2A至图2G来介绍本发明实施例的工艺流程。本实施例中，芯片200是一种智能卡芯片，大小是6mm×6mm，厚度是150μm，柔性基板203是聚酰亚胺基板，大小17mm×17mm，厚度60μm。本实施例包括：
步骤A，提供一待安装芯片200，芯片200上附有微凸点205，安装在做有金属焊盘206和线路图形207的柔性基板203上，如图2A所示；
步骤B，在芯片基板间填充底部填充物201增强芯片200与柔性基板203间的结合强度，本实施例中，底部填充物是环氧树脂203，此时，芯片的厚度为150μm，如图2B所示；
步骤C，放置掩模板202于柔性基板203上芯片200以外区域，掩模板202大小大于柔性基板203，在掩模板202中部挖空，中部挖空部分的大小约为芯片200大小，把掩模板202压在柔性基板203上，挖空部分穿过芯片200，如图2C所示；
本实施例中，掩模板是金属漏板，大小为17mm×17mm，厚度300μm，在金属板中部挖空，挖空大小比芯片200面积略大如约为6.5mm×6.5mm，把金属板压在柔性基板上，挖空部分穿过芯片；
步骤D，如图2D所示，把安装在柔性基板203上的芯片200装置放置于等离子体刻蚀腔体内，干法刻蚀芯片至30μm；
步骤E，如图2E所示，移除掩模板202，获得薄芯片在柔性基板上的安装。
<场景2>
在场景2中，参照图2A至图2G来介绍本发明实施例的工艺流程。本实施例中，芯片200是一种光伏电池芯片，大小是10mm×10mm，厚度是250um，柔性基板是聚酰亚胺基板，大小27mm×27mm，厚度60μm。
步骤A′，提供一待安装芯片200，芯片200上附有微凸点205，安装在做有金属焊盘206和线路图形207的第一柔性基板203上，如图2A所示；
步骤B′，在芯片200与第一柔性基板203间填充底部填充物201增强芯片200与柔性基板203间的结合强度，本实施例中，底部填充物是粘合胶203，如图2B所示；
步骤C，放置掩模板202于柔性基板203上芯片200以外区域。掩模板202大小略大于柔性基板203，在掩模板202中部挖空，大小约为芯片200大小，把掩模板202压在柔性基板203上，挖空部分穿过芯片200；
本实施例中，掩模板是玻璃漏板，大小为30mm×30mm，厚度300um，在金属漏板中部挖空，挖空大小比芯片200面积略大如约为11mm×11mm，把玻璃漏板压在柔性基板上，挖空部分穿过芯片，如图2C所示；
步骤D′，用干法刻蚀或机械研磨减薄芯片200，减薄至薄芯片所需厚度。本实施例中，采用干法刻蚀设备减薄芯片200，刻蚀芯片至所需厚度40微米，如图2D所示；
步骤E′，移除掩模板202，获得薄芯片在柔性基板上的安装，如图2E所示；
步骤F′，在柔性基板203上涂覆粘结胶210，如图2F所示；
步骤G′，另一大小为17mm×17mm，厚度60um的聚酰亚胺柔性基板与安装有芯片200的柔性基板203进行压合，刻过孔209，埋孔，形成互连，最终制成三维堆叠模块100A，如图2G所示；
步骤H，三维堆叠模块100A与另一通过步骤A′至G′所制备的三维堆叠模块100B通过凸点209堆叠连接形成三维堆叠封装，如图2H所示。
以上仅为本发明优选的实施方式，其中的部分工艺均可以用现有技术中的其他手段来实现，如芯片在基板上的结合方式，也可以采用倒装焊或表装外的其他方式，如引线键合。此外，对于微加工领域一些公知手段，如基板间刻孔、填孔等，并不是本发明的重点，也没有详细说明，本领域技术人员可以参照相关文献。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种在柔性基板上安装薄芯片的方法，包括：
将厚芯片的待减薄面朝外，安装于柔性基板上；
在柔性基板上放置具有挖空部的掩模板，该挖空部对应柔性基板上厚芯片的位置，用来暴露厚芯片的待减薄面，同时遮挡住柔性基板上除厚芯片以外的其他区域；
减薄厚芯片至所需厚度；
移除掩模板，从而完成薄芯片在柔性基板上的安装。
2.根据权利要求1所述的在柔性基板上安装薄芯片的方法，其中，所述在柔性基板上放置具有挖空部的掩模板的步骤中，
所述挖空部的尺寸比厚芯片的尺寸大，在放置于柔性基板上之后，其四周边缘与厚芯片边缘的距离介于0.1mm至2mm之间。
3.根据权利要求2所述的在柔性基板上安装薄芯片的方法，其中，所述掩模板为：金属漏板或玻璃漏板。
4.根据权利要求1所述的在柔性基板上安装薄芯片的方法，其中，所述完成薄芯片在柔性基板上的安装的步骤之后还包括：
将按照权利要求1所述方法制备的第一柔性基板和第二柔性基板压合，粘结胶，刻孔、埋孔，形成互连，制成三维堆叠模块。
5.根据权利要求1至4中任一项所述的在柔性基板上安装薄芯片的方法，其中，在柔性基板上放置具有挖空部的掩模板之前还包括：
在厚芯片与柔性基板之间填充胶合物，以增强柔性基板与厚芯片间的结合强度。
6.根据权利要求5所述的在柔性基板上安装薄芯片的方法，其中，所述在厚芯片与柔性基板之间填充的胶合物为环氧树脂或粘合胶。
7.根据权利要求1至4中任一项所述的在柔性基板上安装薄芯片的方法，其中，所述减薄厚芯片至所需厚度的步骤包括：
采用干法刻蚀或机械研磨的方法对厚芯片进行减薄。
8.根据权利要求1至4中任一项所述的在柔性基板上安装薄芯片的方法，其中，所述将厚芯片安装于柔性基板上的步骤中：采用倒装焊方式或表贴方式将厚芯片安装于柔性基板上。
9.根据权利要求1至4中任一项所述的在柔性基板上安装薄芯片的方法，其中，所述芯片为：智能卡芯片、微机电系统芯片、光伏电池芯片、堆迭晶粒芯片或功率元件芯片。
10.根据权利要求1至4中任一项所述的在柔性基板上安装薄芯片的方法，其中，所述厚芯片的厚度范围介于200到500微米之间；所述薄芯片的厚度范围介于50到100微米之间。
CN2012100741137A 2012-03-20 2012-03-20 一种在柔性基板上安装薄芯片的方法 Pending CN102593016A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100741137A CN102593016A (zh) 2012-03-20 2012-03-20 一种在柔性基板上安装薄芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100741137A CN102593016A (zh) 2012-03-20 2012-03-20 一种在柔性基板上安装薄芯片的方法

Publications (1)

Publication Number Publication Date
CN102593016A true CN102593016A (zh) 2012-07-18

Family

ID=46481487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100741137A Pending CN102593016A (zh) 2012-03-20 2012-03-20 一种在柔性基板上安装薄芯片的方法

Country Status (1)

Country Link
CN (1) CN102593016A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681458A (zh) * 2012-09-03 2014-03-26 中国科学院微电子研究所 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN106876291A (zh) * 2016-12-30 2017-06-20 清华大学 一种薄芯片柔性扇出封装方法及所制备的封装结构
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片
CN110571200A (zh) * 2019-09-20 2019-12-13 清华大学 下沉式柔性电路集成装置及其制造方法
WO2022241765A1 (zh) * 2021-05-21 2022-11-24 广东省科学院半导体研究所 一种芯片的封装方法及封装结构
CN115599027A (zh) * 2022-12-16 2023-01-13 西北工业大学（Cn） 一种低维飞行器芯片微系统、制备及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499590A (zh) * 2002-11-05 2004-05-26 �¹������ҵ��ʽ���� 半导体器件及其制造方法
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
CN101308778A (zh) * 2008-06-06 2008-11-19 无锡中微高科电子有限公司 一种半导体芯片的减薄方法
JP4203513B2 (ja) * 2005-11-16 2009-01-07 アルプス電気株式会社 電子部品の実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499590A (zh) * 2002-11-05 2004-05-26 �¹������ҵ��ʽ���� 半导体器件及其制造方法
JP4203513B2 (ja) * 2005-11-16 2009-01-07 アルプス電気株式会社 電子部品の実装構造
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
CN101308778A (zh) * 2008-06-06 2008-11-19 无锡中微高科电子有限公司 一种半导体芯片的减薄方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681458A (zh) * 2012-09-03 2014-03-26 中国科学院微电子研究所 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN103681458B (zh) * 2012-09-03 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN106876291A (zh) * 2016-12-30 2017-06-20 清华大学 一种薄芯片柔性扇出封装方法及所制备的封装结构
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片
CN110571200A (zh) * 2019-09-20 2019-12-13 清华大学 下沉式柔性电路集成装置及其制造方法
WO2022241765A1 (zh) * 2021-05-21 2022-11-24 广东省科学院半导体研究所 一种芯片的封装方法及封装结构
CN115599027A (zh) * 2022-12-16 2023-01-13 西北工业大学（Cn） 一种低维飞行器芯片微系统、制备及控制方法

Similar Documents

Publication Publication Date Title
CN102593016A (zh) 一种在柔性基板上安装薄芯片的方法
CN103066033B (zh) 半导体装置
TWI575670B (zh) 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置
CN106356340A (zh) 半导体器件及其制造方法
CN100595897C (zh) 晶圆级封装对象及其形成的方法
JP2009529788A (ja) 歪み補償パッケージおよび方法
CN104025285A (zh) 多管芯封装结构
WO2007106625A2 (en) Perforated embedded plane package and method
CN105742198B (zh) 管芯接合器及其使用方法
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
CN105897218B (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN101355857A (zh) 电子部件内置基板及其制造方法
CN107680958A (zh) 射频微系统封装模块及其制造方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN103420322B (zh) 晶片封装体及其形成方法
US8182904B2 (en) Laminated ceramic package
CN107342233A (zh) 低损耗部件埋入式天线封装结构及其制造方法
KR20080064134A (ko) 패키지 전자 디바이스들 및 그의 제조 프로세스
CN107359156B (zh) 异质集成的硅基射频微系统结构及其制作方法
US20050110131A1 (en) Vertical wafer stacking using an interposer
CN105897219A (zh) 圆片级表面声滤波芯片封装结构及其制造方法
WO2019103681A1 (en) Fingerprint sensor package with desired component outline and method for manufacturing thereof
CN106876289B (zh) 一种芯片的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120718