KR20080064134A - 패키지 전자 디바이스들 및 그의 제조 프로세스 - Google Patents

패키지 전자 디바이스들 및 그의 제조 프로세스 Download PDF

Info

Publication number
KR20080064134A
KR20080064134A KR1020087010406A KR20087010406A KR20080064134A KR 20080064134 A KR20080064134 A KR 20080064134A KR 1020087010406 A KR1020087010406 A KR 1020087010406A KR 20087010406 A KR20087010406 A KR 20087010406A KR 20080064134 A KR20080064134 A KR 20080064134A
Authority
KR
South Korea
Prior art keywords
electronic device
electronic
spacer
electronic devices
devices
Prior art date
Application number
KR1020087010406A
Other languages
English (en)
Inventor
로버트 더블유. 워렌
스티브 엑스. 리앙
토니 로비앙코
진 간
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20080064134A publication Critical patent/KR20080064134A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Casings For Electric Apparatus (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전자 모듈 및 전자 모듈을 형성하기 위한 프로세스가 제공된다. 균일하게 밀봉된 에어 갭들이 둘 이상의 전자 디바이스들 사이에 수직한 방향으로 형성된다. 균일하게 밀봉된 에어 갭들은 전자 디바이스들 사이에 스페이서들을 배치함으로써 형성되고, 스페이서들의 높이는 전자 디바이스들의 특정 타입의 동작 특성들 따라 선택된다.
Figure P1020087010406
전자 모듈, 스페이서, 에어 갭

Description

패키지 전자 디바이스들 및 그의 제조 프로세스{PAKAGED ELECTRONIC DEVICES AND PROCESS OF MANUFACTURING SAME}
오늘날의 반도체 패키지들은 다수의 상이한 전자 디바이스들을 포함한다. 이러한 전자 디바이스들은 예들 들어, IC들, MEM(mocroelectronic machine)들, 및/또는 그 균등물들을 포함할 수 있다. 상이한 전자 디바이스들의 디바이스 모듈로의 집적은 전형적으로 수평 공간의 상당량, 및 상대적으로 고가의 조립 및 프로세싱의 복잡성 및 비용을 요구한다. 상이한 전자 디바이스들을 디바이스 모듈에 집적하는 현재의 기술들은 개별적인 전자 디바이스들의 2차원(X,Y) 영역을 최소화하는데 대부분 집중되어 있다. 개별적인 디바이스들은 모듈들로 분리되어 조립되고, 각각의 그러한 모듈은 분리된 리드(lid)를 포함한다. 부가적으로, 조립된 개별적인 디바이스들은 개개의 디바이스들의 조합된 2차원 영역으로서, 모듈의 2차원(X,Y) 부분의 영역만큼 적어도 점유한다.
< 요약 >
동일한 것을 형성하는 전자 모듈 및 프로세스가 제공된다. 본 발명의 예시적인 실시예들에 따라, 제2 전자 디바이스는 제1 전자 디바이스 상에 배치된다. 균일성을 형성하기 위해 스페이서들이 제1 및 제2 전자 디바이스 사이에 배치되고, 전자 디바이스들 사이의 에어 갭을 밀봉한다. 스페이서들의 높이 및 에어 갭의 결 과적인 높이는 전자 디바이스의 타입에 기초하여 선택된다. 무선 주파수 전자 디바이스들의 스페이서들의 높이는 제1 및 제2 전자 디바이스들 사이의 무선 주파수 간섭을 감소시키도록 선택된다. 마이크로전자 머신들의 경우에, 그 높이는 머신들의 동작에 대해 충분한 여유(clearance)를 허여하도록 선택된다.
본 발명의 다른 목적들, 장점들 및 새로운 특징들은 첨부하는 도면들과 관련하여 고려될 때 본 발명의 다음의 상세 설명으로부터 명확해질 것이다.
도 1은 본 발명에 따른 예시적인 전자 모듈을 도시한다.
도 2a 내지 도 2h는 본 발명의 전자 모듈을 형성하기 위한 예시적인 프로세스를 도시한다.
도 1은 본 발명에 따른 예시적인 전자 모듈(100)을 도시한다. 전자 모듈(100)은 기판(102) 및 둘 이상의 전자 디바이스들을 포함하고, 각각은 웨이퍼, 능동형 디바이스, 접촉 패드들, 및 금 또는 구리 볼들을 포함한다. 기판(102)은 하나 이상의 서멀 비아(thermal via)들(106a-106d), 하나 이상의 입력/출력(I/O) 라인들(104a 및 104b) 및 집적 전송 라인들 및 인덕터들을 포함한다. 기판(102)은 LF(lead free)의 적층물(laminate) 또는 세라믹 기판일 수 있다.
제1 전자 디바이스는 웨이퍼(122), 능동형 디바이스(124), 금 또는 구리 볼들(126a 및 126b), 및 접촉 패드들(128a 및 128b)을 포함한다. 접촉 패드들(128a 및 128b)은 본딩 배선들(160a 및 160b)에 의해 I/O 라인들(104a 및 104b)에 각각 연결된다.
제2 전자 디바이스는 제1 전자 디바이스 위에 스페이서들(123a 및 123b)이 제공되어, 제1 및 제2 전자 디바이스들 사이의 균일한 밀봉된 에어 갭을 형성한다. 구체적으로, 접착층(131)은 스페이서들(123a 및 123b)을 제2 전자 디바이스에 연결한다. 제2 전자 디바이스는 웨이퍼(132), 능동형 디바이스(134), 금 또는 구리 볼들(136a 및 136b), 및 접촉 패드들(138a 및 138b)을 포함한다. 접촉 패드들(138a 및 138b)은 본딩 배선들(162a 및 162b)에 의해 I/O 라인들(104a 및 104b)에 각각 연결된다.
모듈(100)은 스페이서들(133a 및 133b) 상의 제2 전자 디바이스 위에 배치된 제3 전자 디바이스도 포함한다. 구체적으로, 스페이서들(133a 및 133b)은 제2 전자 디바이스의 웨이퍼(132) 위에 제공되고, 제3 전자 디바이스는 접착층(141)에 의해 스페이서들(133a 및 133b)에 연결된다. 제3 전자 디바이스는 웨이퍼(142) 상에 능동형 디바이스(144) 및 접촉 패드들(148a 및 148b)을 포함한다. 금 또는 구리 볼들(146a 및 146b)은 본딩 배선들(164a 및 164b)에 각각 연결되고, 차례로, 본딩 배선들은 I/O 라인들(104a 및 104b)에 각각 연결된다.
리드(150)는 최상의 전자 디바이스 위에 배치되며, 예시된 실시예에서 이는 제3 전자 디바이스이다. 리드(150)는 실리콘, 유리, 세라믹 또는 유사 재료로 구성될 수 있다. 리드(150)는 제3 전자 디바이스를 마주하는 측 상의 접착층(151)을 포함한다. 스페이서들(143a 및 143b)은 제3 전자 디바이스의 웨이퍼(142) 상에 배치되고 접착층(151)에 연결된다.
도 1은 3개의 전자 디바이스들을 구비한 전자 모듈을 도시하지만, 전자 모듈은 3개 보다 많거나 또는 적은 전자 디바이스들을 가질 수 있다. 능동형 디바이스들(124, 134 및 144)은 집적 회로들 또는 마이크로전자 머신들(MEMS)일 수 있다. 예로서, 무선 주파수 모듈에서, 능동형 디바이스들(134 및 144)은 송신기 및 수신기 필터일 수 있고, 능동형 디바이스(124)는 스위치일 수 있다. 무선 주파수 모듈에서, I/O 라인들(104a 및 104b)은 낮은-게인 안테나와 같은 안테나에 연결될 수 있다. 본 발명의 예시적인 실시예들에 따라, 스페이서들은 폴리머로 구성될 수 있고, 30과 200㎛ 사이의 폭 및 10과 200㎛ 사이의 높이의 치수들을 갖는다. 능동형 디바이스들(124, 134 및 144)이 무선 주파수 디바이스들일 때, 스페이서들의 높이 및 결과적인 균일한 밀봉된 에어 갭은 능동형 디바이스들 사이의 간섭을 최소화하도록 선택된다. 마이크로전자 머신들의 경우에, 스페이서들의 높이 및 결과적인 균일한 밀봉된 에어 갭은 마이크로전자 머신들의 동작에 대해 충분한 여유를 제공하도록 선택된다.
전자 디바이스들은 동일한 I/O 라인을 공유하고, 전자 디바이스들 모두에 대해 하나의 리드만을 요구하기 때문에, 다양한 전자 디바이스들을 수직적으로 배치하는 것은 최종 전자 모듈의 비용을 감소시킨다. 부가적으로, 수직적인 배치는 귀중한 회로 보드 공간을 절약하고 상호접촉 길이 및 인덕턴스들을 최소화하면서 X 및 Y 치수들을 상당히 감소시킬 수 있다. 또한, 본 발명의 전자 모듈은 개별적인 컴포넌트로서 사전-테스트될 수 있어, 재료들 및 조립 비용들에 대한 청구서를 낮추고 디바이스 제조자들에게 팔릴 수 있는 사전-테스트가능한 컴포넌트를 제공한 다.
전자 모듈의 개요를 나타내었으므로, 전자 모듈을 제조하는 프로세스가 도 2a-2h와 관련하여 설명될 것이다. 프로세스는 하나 이상의 능동형 디바이스들(134 및 144)를 갖는 웨이퍼(200) 및 대응하는 접촉 패드들을 포함한다. 각각의 능동형 디바이스에 대해, 둘 이상의 스페이서들(133a 및 133b)은 스핀 또는 스프레이 코팅, 및 포토 현상 또는 스크린 프린팅에 의해 웨이퍼 상에 배치된다(도 2a). 웨이퍼(200)는 제2 능동형 디바이스(144)를 포함하기 때문에, 제2 스페이서들의 세트(148a 및 148b)(도시되지 않음)는 웨이퍼 상에 형성된다. 다른 능동형 디바이스가 전자 모듈에 스택될 될 각각의 능동형 디바이스를 위해 스페이서들의 세트가 형성될 수 있다.
다음으로, 디바이스 웨이퍼는 웨이퍼(210)를 형성하기 위해, 임의의 종래 반도체 백 래핑(back lapping) 프로세스를 이용하여 전체 웨이퍼 두께로부터 50과 200㎛ 사이의 두께까지 얇게 된다(도 2b). 도 2c에 도시된 바와 같이, B-단계 접착막과 같은 접착제(220)는, 예를 들어 라미네이션 또는 코팅 프로세스를 이용하여 능동형 디바이스들(134 및 144)의 반대측 웨이퍼(210)측 상에 형성된다. 다음으로, 개개의 전자 디바이스들은 다이 단일화(singulation) 프로세스에 의해 형성된다(도 2d).
도 2e에 도시된 바와 같이, 제1 능동형 디바이스(124)를 갖는 제1 전자 디바이스는 종래의 다이 배치 장비(die placement equipment)를 이용하여 기판(102)에 부착된다. 스페이서들(123a 및 123b)은 스핀 또는 스프레이 코팅, 및 포토 현상 또는 스크린 프린팅에 의해 형성된다. 본딩 배선들(160a 및 160b)은 금 또는 구리 볼들(126a 및 126b), 및 I/O 라인들(104a 및 104b) 상에 각각 배치된다. 금 또는 구리 볼들(126a 및 126b)은 가열되어 기계적으로 및 전기적으로 접촉 패드들(128a 및 128b)을 I/O 라인들(104a 및 104b)에 각각 연결한다. 다음으로, 제2 전자 디바이스는 제2 전자 디바이스의 하부 상의 접착제가 스페이서들(123a 및 123b)과 짝을 짓는 방식으로 제1 전자 디바이스 위에 배치된다(도 2f). 제2 전자 디바이스는 제1 전자 디바이스와 관련하여 상술한 방식과 유사하게 I/O 라인들(104a 및 104b)에 배선 본딩된다. 도 2g에 나타낸 바와 같이, 제3 전자 디바이스는 제2 전자 디바이스와 관련하여 상술한 방식과 유사하게 제2 전자 디바이스 위에 배치되고, 제3 전자 디바이스는 I/O 라인들(104a 및 104b)에 배선 본딩된다.
리드(150)는 본 설명에서 제3 전자 디바이스로서 스페이서들(143a 및 143b)과 접하는 접착층(151)을 갖는 최상층의 전자 디바이스 위에 배치된다. 리드가 부착된 후, 전체 모듈은 소정의 시간(예를 들어, 1시간) 동안 제어된 환경에서 소정의 온도(예를 들어, 150℃)로 가열되어 접착제를 경화한다. 전체 모듈은 그 후 도 1에 나타낸 전자 모듈을 형성하기 위해 캡슐화된다(encapsulated).
상술한 기재는 본 발명을 묘사하기 위해서 설명되었을 뿐, 제한하려고 의도한 것은 아니다. 본 기술분야의 당업들에게 있어 본 발명의 사상 및 실체를 통합하는 기재된 실시예들의 수정들이 일어날 수 있기 때문에, 본 발명은 첨부된 특허청구범위들 및 그의 균등물의 범위 내의 모든 것을 포함하도록 해석되어야 한다.

Claims (22)

  1. 기판;
    상기 기판 상에 배치된 제1 전자 디바이스;
    상기 제1 전자 디바이스 상에 배치된 제2 전자 디바이스; 및
    상기 제1 및 제2 전자 디바이스 사이의 에어 갭
    을 포함하는 전자 모듈.
  2. 제1항에 있어서,
    상기 제1 및 제2 전자 디바이스 사이에 배치되고 상기 에어 갭의 수직 높이를 정의하는 스페이서를 더 포함하는 전자 모듈.
  3. 제2항에 있어서,
    상기 스페이서는 폴리머로 구성된 전자 모듈.
  4. 제1항에 있어서,
    접착층은 상기 제1 전자 디바이스를 마주하는 상기 제2 전자 디바이스의 측 상에 배치된 전자 모듈.
  5. 제1항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 집적 회로들을 포함하는 전자 모듈.
  6. 제5항에 있어서,
    상기 집적 회로들은 무선 주파수 집적 회로들인 전자 모듈.
  7. 제6항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 필터들인 전자 모듈.
  8. 제1항에 있어서,
    상기 제2 전자 디바이스 상에 배치된 제3 전자 디바이스; 및
    상기 제2 및 상기 제3 전자 디바이스들 사이의 에어 갭
    을 더 포함하는 전자 모듈.
  9. 제8항에 있어서,
    상기 제1, 제2 및 제3 전자 디바이스들은 능동형 디바이스들을 포함하고, 상기 제1 전자 디바이스의 능동형 디바이스는 스위칭 디바이스이고, 상기 제2 및 제3 전자 디바이스의 능동형 디바이스는 필터들인 전자 모듈.
  10. 제1항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 마이크로전자 머신들을 포함하는 전자 모듈.
  11. 제1항에 있어서,
    상기 제2 전자 디바이스 상에 배치된 리드(lid); 및
    상기 리드와 상기 제2 전자 디바이스 사이의 에어 갭
    을 더 포함하는 전자 모듈.
  12. 제11항에 있어서,
    상기 리드는 실리콘, 유리 또는 세라믹으로 구성된 전자 모듈.
  13. 전자 모듈을 제조하는 프로세스로서,
    제1 전자 디바이스를 제공하는 단계;
    상기 제1 전자 디바이스 상에 스페이서를 준비하는 단계; 및
    상기 스페이서 상에 제2 전자 디바이스를 배치하여 상기 제1 및 제2 전자 디바이스들 사이에 에어 갭을 형성하는 단계
    를 포함하는, 전자 모듈 제조 프로세스.
  14. 제13항에 있어서,
    상기 스페이서 상에 상기 제2 전자 디바이스를 배치하기 전에 상기 제1 전자 디바이스를 마주하는 상기 제2 전자 디바이스 측 상에 접착층을 형성하는, 전자 모 듈 제조 프로세스.
  15. 제13항에 있어서,
    상기 제1 및 제2 전자 디바이스들을 배선 본딩하는 단계를 더 포함하는, 전자 모듈 제조 프로세스.
  16. 제13항에 있어서,
    상기 제1 전자 디바이스 상에 스페이서를 준비하는 단계는 상기 제2 전자 디바이스 상에 스페이서를 준비하는 단계를 포함하고,
    상기 제2 전자 디바이스 상에 준비된 상기 스페이서들 상에 리드를 배치하여 상기 리드와 상기 제2 전자 디바이스 사이에 에어 캐비티(cavity)를 형성하는 단계를 더 포함하는, 전자 모듈 제조 프로세스.
  17. 제16항에 있어서,
    소정의 시간 동안 상기 모듈을 가열하여 상기 스페이서를 경화하는 단계를 더 포함하는, 전자 모듈 제조 프로세스.
  18. 제13항에 있어서,
    상기 제1 전자 디바이스 상에 스페이서를 준비하는 단계는 상기 제2 전자 디바이스 상에 스페이서를 준비하는 단계를 포함하고,
    상기 제2 전자 디바이스를 마주하는 제3 전자 디바이스의 측 상에 접착제를 형성하는 단계; 및
    상기 제2 전자 디바이스 상의 스페이서 상에 상기 접착제를 갖는 상기 제3 전자 디바이스의 측을 배치하는 단계
    를 더 포함하는, 전자 모듈 제조 프로세스.
  19. 제13항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 동일 웨이퍼 상에 형성되고,
    상기 제1 및 제2 전자 디바이스들을 형성하기 위해 상기 웨이퍼를 분리하는 단계를 더 포함하고,
    상기 스페이서는 상기 제1 및 제2 전자 디바이스들을 분리하기 전에 상기 제1 전자 디바이스 상에 준비되는, 전자 모듈 제조 프로세스.
  20. 제13항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 집적 회로들을 포함하는, 전자 모듈 제조 프로세스.
  21. 제20항에 있어서,
    상기 집적 회로들은 무선 주파수 집적 회로들인, 전자 모듈 제조 프로세스.
  22. 제13항에 있어서,
    상기 제1 및 제2 전자 디바이스들은 마이크로전자 머신들을 포함하는, 전자 모듈 제조 프로세스.
KR1020087010406A 2005-09-29 2006-09-26 패키지 전자 디바이스들 및 그의 제조 프로세스 KR20080064134A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/242,431 US20070070608A1 (en) 2005-09-29 2005-09-29 Packaged electronic devices and process of manufacturing same
US11/242,431 2005-09-29

Publications (1)

Publication Number Publication Date
KR20080064134A true KR20080064134A (ko) 2008-07-08

Family

ID=37893602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010406A KR20080064134A (ko) 2005-09-29 2006-09-26 패키지 전자 디바이스들 및 그의 제조 프로세스

Country Status (5)

Country Link
US (1) US20070070608A1 (ko)
EP (1) EP1929519A4 (ko)
KR (1) KR20080064134A (ko)
TW (1) TW200731501A (ko)
WO (1) WO2007041100A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822469B1 (ko) * 2005-12-07 2008-04-16 삼성전자주식회사 복수개의 소자를 상호 격리시키기 위한 에어캐비티를구비한 시스템 온 칩 구조물, 듀플렉서, 및 그 제조 방법
US7342308B2 (en) 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US7867819B2 (en) 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
US8942005B2 (en) * 2009-05-21 2015-01-27 Raytheon Company Low cost, high strength electronics module for airborne object
US8488326B2 (en) * 2010-11-16 2013-07-16 Hewlett-Packard Development Company, L.P. Memory support structure
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2993494B1 (ja) * 1998-06-05 1999-12-20 株式会社移動体通信先端技術研究所 超伝導回路の実装構造
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US6522015B1 (en) * 2000-09-26 2003-02-18 Amkor Technology, Inc. Micromachine stacked wirebonded package
SE520714C2 (sv) * 2001-04-20 2003-08-12 Aamic Ab Mikroreplikerade miniatyriserade elektriska komponenter
DE10136655C1 (de) * 2001-07-20 2002-08-01 Optosys Technologies Gmbh Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US20030111720A1 (en) * 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device
WO2003065453A1 (de) * 2002-01-31 2003-08-07 Micronas Gmbh Aufnahmevorrichtung für eine programmierbare, elektronische verarbeitungseinrichtung
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP4010881B2 (ja) * 2002-06-13 2007-11-21 新光電気工業株式会社 半導体モジュール構造
TWI233194B (en) * 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
SG119234A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
US7259449B2 (en) * 2004-09-27 2007-08-21 Idc, Llc Method and system for sealing a substrate
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール

Also Published As

Publication number Publication date
WO2007041100A3 (en) 2007-10-04
EP1929519A2 (en) 2008-06-11
EP1929519A4 (en) 2011-08-03
US20070070608A1 (en) 2007-03-29
TW200731501A (en) 2007-08-16
WO2007041100A2 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
KR101834389B1 (ko) 웨이퍼 레벨의 적층형 다이 패키지
US9107303B2 (en) Warp compensated electronic assemblies
US8039309B2 (en) Systems and methods for post-circuitization assembly
US7408257B2 (en) Packaging chip and packaging method thereof
US20070212813A1 (en) Perforated embedded plane package and method
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
CN113169081B (zh) 具有增强性能的晶片级扇出封装
KR20080064134A (ko) 패키지 전자 디바이스들 및 그의 제조 프로세스
US6879034B1 (en) Semiconductor package including low temperature co-fired ceramic substrate
CN108417559A (zh) 半导体封装装置及其制造方法
US10707158B2 (en) Package with vertical interconnect between carrier and clip
CN100380653C (zh) 半导体器件及其制造方法
CN111433911A (zh) 具有两个或更多芯片组件的电子设备
CN213519943U (zh) 半导体器件组件及堆叠晶体管组件
US20080029865A1 (en) Electronic Device and Method For Producing the Same
JP2008135753A (ja) マルチチップ電子回路モジュール及び製造方法
US20190229026A1 (en) Ceramic- based Fan - Out Wafer Level Packaging
WO2000042636A2 (en) Micromachined device and method of forming the micromachined device
CN110620055B (zh) 一种rf射频装置的键合方法
US20230163103A1 (en) Stacked die package and methods of forming the same
US6555413B1 (en) Method for interconnecting semiconductor elements to form a thermoelectric cooler and a thermoelectric cooler formed therefrom
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子
CN115528001A (zh) 在管芯之间集成三维无源部件的设备和方法
JP2009043961A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid