CN104025285A - 多管芯封装结构 - Google Patents

多管芯封装结构 Download PDF

Info

Publication number
CN104025285A
CN104025285A CN201180074549.XA CN201180074549A CN104025285A CN 104025285 A CN104025285 A CN 104025285A CN 201180074549 A CN201180074549 A CN 201180074549A CN 104025285 A CN104025285 A CN 104025285A
Authority
CN
China
Prior art keywords
integrated circuit
package substrate
circuit lead
layer
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180074549.XA
Other languages
English (en)
Other versions
CN104025285B (zh
Inventor
W·H·泰赫
J·S·古扎克
S·钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exo Imaging Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104025285A publication Critical patent/CN104025285A/zh
Application granted granted Critical
Publication of CN104025285B publication Critical patent/CN104025285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明描述了一种用于封装集成电路芯片的封装组件和方法。所公开的封装组件具有隔离件和包括IC芯片的凹陷区域。提供能够实现例如三维(3D)封装(或封装(SiP)或多芯片模块中的系统)、片上系统3D封装、以及混合3D结合的体系结构。本发明的实施例可用于例如产生逻辑到存储器、存储器到存储器、以及逻辑到逻辑接口堆叠组件。

Description

多管芯封装结构
发明背景
发明领域
本发明的实施例一般涉及一种用于半导体器件的封装、无芯封装、用于半导体封装和半导体器件的三维堆叠的方法。
背景信息
集成电路(IC)芯片性能、功率管理和尺寸改进提出对用于所得到的IC芯片的封装和组装的材料和技术越来越高的要求。一般而言，集成电路芯片也称为微芯片、硅芯片、半导体芯片、或者芯片。IC芯片存在于各种常用设备中，诸如计算机中的微处理器、汽车、电视机、CD播放器、智能电话、以及蜂窝电话。可在半导体晶片(例如，具有300mm的直径的薄硅盘)上构建多个IC芯片并且在处理后晶片被切割开以产生单个IC芯片(或管芯)。在制造后，通常以考虑IC芯片将驻留于其中的设备所提供的操作环境的方式来封装IC芯片。一般而言，用于IC芯片的封装保护芯片不受损坏并且提供连接将IC芯片连接至电源和其他电子部件(例如，执行输入/输出功能)的电子连接。随着半导体芯片倾向于更高的带宽性能和用户期望更小的形状因数，半导体芯片的封装必须满足尺寸、热量管理、功率输出、互连密度、以及集成挑战。
附图说明
图1A-B为示出了多IC芯片封装结构的截面图的示意图。
图2A－B示出了包括IC芯片的附加的封装结构的截面图。
图3A－B示出了包括IC芯片的附加的封装结构的截面图。
图4A－E示出了制造多IC芯片封装结构的方法。
图5显示包括多IC芯片封装结构的主板组件。
具体实施方式
本发明的实施例提供一种用于封装集成电路芯片的封装结构和方法。提供具有隔离件和包括IC芯片的凹陷区域的封装组件。提供能够实现例如三维(3D)封装(或封装中的系统(SiP)或多芯片模块中的系统)、片上系统3D封装、以及混合3D结合的不同体系结构。本发明的实施例可用于例如产生逻辑到存储器、存储器到存储器、以及逻辑到逻辑接口封装组件。本发明的实施例实现例如3D硅通孔(TSV)封装技术并且提供低z高度形状因数封装，同时提供高度的3D系统集成。
图1A-B为具有集成的3D堆叠的IC芯片(或管芯)的封装结构的示意图。图1B为图1A的沿1-1的视图。在图1A中，封装结构由具有凹槽107的封装衬底105组成，第一IC管芯110容纳在凹槽107中。第一IC管芯110嵌入封装衬底105内。在本发明的实施例中，衬底105为无芯衬底和/或无凸起构建层(BBUL)衬底并且包括导线(沟槽)115和通孔116。其他衬底105设计对于包括导线115和/或通孔116的封装衬底105(诸如包括芯的衬底)是可能的。导电区域117将IC管芯110电连接至封装衬底105的导线115和通孔116。例如，导电区域117为铜隆起焊盘。为了说明目的，导线115和通孔116以简化的图案显示并且也可能是用于导线115和通孔116的其他设计和图案。外部封装电连接器118提供封装的IC管芯110和120与设备之间的接口，在该设备中能够容纳图1A的封装结构。例如，外部封装电连接器118为铜隆起焊盘、焊料球栅阵列、或焊料隆起焊盘。通孔119将IC管芯110的导电区域117连接至封装衬底105。
第二IC管芯120通过结合区域125接合至封装衬底105。由于在第一IC管芯110的表面上的背面隔离件130，结合区域125具有比典型3D封装结合方案更大的面积。在本发明的实施例中，当在制造期间第二IC管芯120接合至封装结构时，结合区域125能够作为结合停止层。第二IC管芯120可以是多个IC管芯。例如，背面隔离件130为管芯背面膜(dbf)，例如，该管芯背面膜(dbf)由介电膜(诸如，聚合物/无机复合物、二氧化硅、氮化硅)、钝化层、旋涂玻璃、陶瓷薄膜和/或味之素(Ajinomoto)构建膜(ABF)(可从美国新泽西州的味之素精细技术公司(Ajinomoto Fine-Techno)买到)组成。背面隔离件130的优点包括通过提供接合点停止层的改善的结合点控制而获得的3D结构的更容易制造的优点。例如，结合区域125由粘合剂(诸如，具有或没有填料颗粒的环氧树脂膜)、薄金属区域、由提供粘合剂结合的硅、二氧化硅或氮化硅组成的薄区域、底部填充剂、不流动的底部填充剂、和/或其他粘合剂材料组成。第一IC管芯110上的IC管芯互连135通过结合区域140接合至第二IC管芯120上的IC管芯互连145并且通过结合区域140形成电连接。例如，IC管芯互连135和145通过IC管芯110和120的硅通孔(TSV)区域相关联。IC管芯互连135和145可以是导电焊盘、隆起焊盘、柱、柱状物、引脚、或其他结构。例如，结合区域140为铜－铜接合的区域、焊料、热压缩结合焊料、管芯电互连135和145彼此电接触(而不彼此接合)的区域、或回流的焊点。例如，可选的外部通孔150允许在IC管芯之间形成电连接。
可选的底部填充层155填充第一IC管芯110和第二IC管芯120之间的空间。例如，底部填充层155可包括具有或没有填料颗粒的环氧树脂、或具有或没有填料颗粒的聚合物或无机材料。参照图1B，提供可选的接入区域160以允许在第一IC管芯110接合至第二IC管芯120之后将底部填充层155(图1A)添加至封装结构。在图1B中，为了说明的清楚起见，已省略底部填充层155并且用虚线显示在接合区域125之下的背面隔离件130。根据诸如容易加工、部件之间所需的辅助的机械接合的量、IC管芯形状因数和/或结合停止层所需的z高度之类的因素，背面隔离件130可以是不同尺寸。在图1B仅看到第一IC芯片110的表面的一部分。一般而言，底部填充层可保护部件和互连区域不受周围条件影响、提供部件之间的附加的粘合、以及保护封装结构不由于热或机械的诱导应力而出故障。
例如，包括线115和/或通孔116、导电区域117、外部封装电连接器118和通孔119的电互连包括诸如铜或铝之类的导电材料，但是也可能是其他导电材料。例如，电连接焊盘135和145包括导电材料，该导电材料诸如金属(例如，铜、铝、银、金、钨、铂、或它们的混合物)。在本发明的实施例中，电互连中的一个或多个包括铜。
图2A-B提供具有集成的3D堆叠的IC芯片(或管芯)的附加的封装结构的示意图。图2B为图2A的沿2-2的视图。在图2A中，封装结构由具有凹槽207的封装衬底205组成，第一IC管芯210容纳在凹槽207中。第一IC管芯210嵌入封装衬底205内并且可完全或部分地嵌入封装衬底205中。在本发明的实施例中，衬底205为无芯衬底和或无焊构建层(BBUL)衬底并且包括导线(沟槽)215和通孔216。其他衬底205设计对包括导线215和/或通孔216的封装衬底205(例如，具有芯的衬底)是可能的。导电区域217将IC管芯210电连接至封装衬底205的导线215和通孔216。例如，导电区域217为铜隆起焊盘。为了说明目的，导线215和通孔216以简化的图案显示并且也可能是用于导线215和通孔216的其他设计和图案。外部封装电连接器218提供封装的IC管芯210和220与设备之间的接口，在该设备中能够容纳图2A的封装结构。例如，外部封装电连接器218为铜隆起焊盘。通孔219将IC管芯210的导电区域217连接至封装衬底205。
第二IC管芯220通过结合区域225接合至封装结构。由于在第一IC管芯210的表面上的背面隔离件230和凸起的隔离件232，结合区域225具有比典型的3D封装结合方案更大的面积。第二IC管芯220可以是多个IC管芯。例如，背面隔离件230为管芯背面膜(dbf)，例如，该管芯背面膜(dbf)由介电膜(诸如，聚合物/无机复合物、二氧化硅、氮化硅)、钝化层、旋涂玻璃、干膜光致抗蚀剂(DFR)、陶瓷薄膜和/或味之素构建膜(ABF)组成。例如，凸起的隔离件232由诸如氮化硅、二氧化硅、干膜光致抗蚀剂、和/或ABF组成。背面隔离件230和介电层232的优点包括通过提供接合点停止层的改善的结合点控制的3D结构的更容易制造的优点。例如，结合区域225由粘合剂(诸如，具有或没有填料颗粒的环氧树脂膜)、薄金属区域、由硅、二氧化硅或氮化硅组成的薄区域、底部填充剂、不流动的底部填充剂、和/或其他粘合剂材料组成。第一IC管芯210上的IC管芯互连235通过结合区域240接合至第二IC管芯220上的IC管芯互连245并且通过结合区域240形成电连接。例如，IC管芯互连235和245与IC管芯210和220的硅通孔(TSV)区域相关联。IC管芯互连235和245可以是导电焊盘、隆起焊盘、柱、柱状物、或其他结构。例如，结合区域240为铜－铜接合的区域、焊料、热压缩结合焊料、管芯电互连235和245彼此电接触(而不接合)的区域、或回流的焊点。例如，可选的外部通孔250允许在IC管芯之间形成电连接。
可选的底部填充层255填充第一IC管芯210和第二IC管芯220之间的空间。例如，底部填充层255可包括可流动的介电材料，诸如具有或没有填料颗粒的环氧树脂、或具有或没有填料颗粒的聚合物或无机材料。参照图2b，提供可选的接入区域260以允许在第一IC管芯210接合至第二IC管芯220之后将底部填充层255(图2A)添加至封装结构。接入区域260为凸起的隔离件232中的凹陷的区域。在图2B中，为了说明的目的，已省略底部填充层255，并且用虚线示出在凸起区域232之下的背面隔离件230。根据诸如容易加工、部件之间所需的辅助的机械接合的量、IC管芯形状因数和/或结合停止层所需的z高度之类的因素，背面隔离件230可以是不同尺寸。在图2B仅看到第一IC芯片210的表面的一部分。
例如，包括线215和/或通孔216、导电区域217、外部封装电连接器218和通孔219的电互连包括诸如铜或铝之类的导电材料，但是也可能是其他导电材料。例如，电连接焊盘235和245包括导电材料，该导电材料诸如金属(例如，铜、铝、银、金、钨、铂、或它们的混合物)。在本发明的实施例中，电互连中的一个或多个包括铜。图3A-B提供具有集成的3D堆叠的IC芯片(或管芯)的附加的封装结构的示意图。图3B为图3A的沿3-3的视图。在图3A中，封装结构由具有凹槽307的封装衬底305组成，第一IC管芯310容纳在凹槽307中。第一IC管芯310嵌入封装衬底305内并且可完全或部分地嵌入封装衬底305中。在图3A中第一IC管芯310显示为完全嵌入。在本发明的实施例中，衬底305为无芯衬底和或无焊构建层(BBUL)衬底并且包括导线(沟槽)315和通孔316。其他衬底305设计对于包括导线315和/或通孔316的封装衬底305是可能的。导电区域317在IC管芯310的一侧上并且将IC管芯310电连接至封装衬底305的导线315和通孔316。例如，导电区域317为铜隆起焊盘。为了说明目的，导线315和通孔316以简化的图案显示并且也可能是用于导线315和通孔316的其他设计和图案。外部封装电连接器318提供封装的IC管芯310和320与设备之间的接口，在该设备中能够容纳图3A的封装结构。例如，外部封装电连接器318为铜隆起焊盘、焊料球栅阵列。通孔319将IC管芯310的导电区域317连接至封装衬底305。
第二IC管芯320通过结合区域325接合至封装结构。结合区域325接触封装衬底305的表面上的凸起的图案化的介电层332。例如，凸起的隔离件332由诸如氮化硅、二氧化硅、干膜光致抗蚀剂(DFR)、和/或ABF的介电材料组成。第二IC管芯320可以是多个IC管芯。例如，结合区域325由粘合剂材料(诸如，具有或没有填料颗粒的环氧树脂膜)、薄金属区域、由硅、二氧化硅或氮化硅组成的薄区域、底部填充剂、不流动的底部填充剂、和/或其他粘合剂材料组成。例如，背面隔离件330在IC管芯310的侧面上并且由管芯背面膜(dbf)组成，该管芯背面膜(dbf)由聚合物/无机复合物、介电膜(诸如，SiO2和/或氮化硅)、钝化层、旋涂玻璃和/或陶瓷薄膜组成。一般而言，根据诸如容易加工、部件之间所需的辅助的机械接合的量、IC管芯形状因数和/或结合停止层所需的z高度之类的因素，背面隔离件330可以是不同尺寸。在替代的实施例中，背面隔离件330不存在于该结构中。第一IC管芯310上的IC管芯互连335接合至第二IC管芯320上的IC管芯互连345，并且通过结合区域340形成电连接。例如，IC管芯互连335和345通过IC管芯310和320的硅通孔(TSV)区域相关联。IC管芯互连335和345可以是导电焊盘、隆起焊盘、柱、柱状物、或其他结构。例如，IC管芯互连335和345之间的结合为铜－铜结合(例如，热压缩结合)、焊料、热压缩结合焊料、非接合的电接触区域、或回流的焊点。例如，可选的外部通孔350允许在IC管芯之间形成电连接。
封装衬底305的表面上的凸起的隔离件332产生第一IC管芯310和第二IC管芯320之间的腔355。可任选地，一个或多个器件360位于腔355中。例如，在本发明的实施例中，器件360为传感器和/或致动器，诸如memsRF开关、基于悬臂的传感器、加速度计、陀螺仪、振荡器、压电传感器、无源器件、RFID系统、天线和/或GPS系统。可任选地，腔355包括气体、惰性气体、或其它填料材料。腔355可任选地为具有惰性的、不导电的和/或受控的气氛的密封区域(具有空气密封)。有利地，提供惰性的和/工艺受控气氛的能力允许元件集成到3D封装中，该元件的最佳能力和功能依赖于受控的周围环境。
在图3B中，示出多个器件360。在本发明的实施例中，可以是零个器件、一个器件、两个器件、三个器件等等。通过封装衬底305提供用于器件360的电连接(未示出)。在图3B中仅看到第一IC芯片310的表面的一部分。在替代的实施例中，封装结构包括分别类似于图1B的可选的接入(access)区域160和260的接入区域(未示出)。例如，可选的底部填充层可通过可选的接入区域(未示出)流入腔355中。类似地，惰性气氛可被注入到腔355和被密封以包围腔355的可选的接入区域中。
例如，包括线315和/或通孔316、导电区域317、外部封装电连接器318和通孔319的电互连包括诸如铜或铝的导电材料，但是也可能是其他导电材料。例如，电连接焊盘335和345包括导电材料，该导电材料诸如金属(例如，铜、铝、银、金、钨、铂、或它们的混合物)。在本发明的实施例中，导电区域中的一个或多个包括铜。
在替代的实施例中，不存在器件360和/或不存在背面隔离件330。在附加的替代实施例中，凸起的隔离件332可位于第一IC管芯310的阴影(shadow)中和第一IC管芯310的表面上。图4E(iv)中描绘了其中凸起的隔离件332位于第一IC管芯的阴影中(和位于第一IC管芯的表面上)的实施例。在另一附加的替代实施例中，凸起的隔离件332可位于第一IC管芯310的表面和衬底305的表面两者上。图4C(v)显示其中凸起的隔离件位于第一IC管芯的表面和衬底的表面两者上的实施例。
一般而言，对于本文中的任一实施例，第一IC管芯可相对于任何尺寸的第二IC管芯更大或更小。可相应地调节背面隔离件的位置。
图4A-E描述了根据本发明的实施例制造封装结构的方法。当然，其他方法也是可能的。在图4A中，构建层工艺已用于形成结构(i)/A。结构(i)/A包括嵌入到封装衬底410中的两个第一IC管芯405。存在在封装衬底410中的线和通孔，但未描绘。两个面板(包括封装衬底410和第一IC管芯405)是间隔开的(在隔离层411处)，并且在封装衬底410上构建的构建衬底415被移除，从而产生结构(ii)/A(结构(ii)/A为结构的(i)/A的一半)。第一IC管芯405包括在表面上的介电背面隔离件420，诸如管芯背面膜。例如，背面隔离件420为管芯背面膜(dbf)，例如，该管芯背面膜(dbf)由聚合物/无机复合物、介电膜(诸如，二氧化硅和/或氮化硅)、钝化层、旋涂玻璃和/或陶瓷薄膜组成。在封装衬底410的表面上沉积光致抗蚀剂层425(或DFR)并且图案化，以产生结构(iii)/A。例如，通过等离子体除尘工艺或基于溶剂的去除工艺蚀刻在IC管芯405上的介电层420的被暴露处，以暴露IC管芯互连424产生结构(iv)/A。例如，可采用基于丙烯酸的DBF和PGMEA(2-(l-甲氧基)乙酸丙酯)或TMAH(四甲基氢氧化铵)作为溶剂来使用基于溶剂的移除过程。在足够的量被移除以暴露IC管芯互连424之后保留在IC管芯405上的介电层420的量为可选的，并且所选择的值可取决于诸如容易加工、所需的辅助的机械结合的量、和/或结合停止层所需的z高度的考量。然后，结构(iv)/A可用于通过移除光致抗蚀剂层425、选择性地沉积可选的粘合剂430、以及将第一IC管芯405和第二IC管芯440的互连接合在一起产生互连区域444，来制造3D堆叠的封装结构(v)/A。在替代的实施例中，第二IC管芯440和封装衬底410/介电层420之间的接合可以是Si-Si、SiO2-SiO2、或SiN-SiN接合。可通过熔融结合工艺形成该Si-Si、SiO2-SiO2或SiN-SiN结合，其中形成接合的材料的层存在于将被结合的两个表面上。例如，通过热压缩结合或受限的回流形成第一IC管芯405和第二管芯440之间的互连接合(在互连区域444中)。然后，可选的底部填充层可流入腔445。
在图4B中，例如，使用图4A结构(i)-(iv)的方法制造结构(i)/B，该方法中包括移除图案化的光致抗蚀剂层425。在结构中(i)/B中，封装衬底450容纳第一IC管芯455，第一IC管芯455具有介电层460，诸如在表面上的管芯背面膜。部分地移除在表面上的介电层460，从而暴露第一IC管芯互连462。在封装衬底450和介电层460的表面上形成凸起的隔离件465，从而产生结构(ii)/B。例如，可通过挑选和放置、物理或化学沉积、分配和固化技术形成凸起的隔离件465。然后，结构(iii)/B可用于通过选择性地在结构(iii)/B上沉积可选的粘合剂470并且将第一IC管芯455和第二IC管芯475的互连接合在一起产生互连区域477来制造3D堆叠的封装结构(iv)/B。在替代的实施例中，第二IC管芯475和凸起的隔离件465之间的接合可以是Si-Si、SiO2-SiO2、或SiN-SiN接合。可通过熔融结合工艺形成Si-Si、SiO2-SiO2、或SiN-SiN接合，其中形成接合的材料的层存在于将被接合的两个表面上。例如，通过热压缩结合或受限的回流形成第一IC管芯455和第二管芯475(在互连区域477中)之间的互连接合。然后，可选的底部填充层可流入腔479。
例如，可使用图4A结构(i)-(ii)的方法制造图4C结构(i)/C。在结构(i)/C中，封装衬底451容纳第一IC管芯456。第一IC管芯456包括介电层420，诸如，在表面上的管芯背面膜。例如，使用溶剂移除介电层420，产生结构(ii)/C。沉积凸起的隔离件466，产生结构(iii)/C。例如，凸起的隔离件466由诸如氮化硅、二氧化硅、干膜光致抗蚀剂(DFR)和/或味之素构建膜(ABF)(可从美国新泽西州的味之素精细技术公司(Ajinomoto Fine-Techno)买到)的材料组成。选择性地蚀刻凸起的隔离件466，产生结构(iv)/C。再次暴露IC管芯电互连463。然后，结构(iv)/C可用于通过选择性地在结构(iii)/C上沉积可选的粘合剂471并且将第一IC管芯456和第二IC管芯476的互连接合在一起产生互连区域478来制造3D堆叠的封装结构(v)/C。在替代的实施例中，第二IC管芯476和凸起的隔离件466之间的接合可以是Si-Si、SiO2-SiO2、或SiN-SiN接合。可通过熔融结合工艺形成Si-Si、SiO2-SiO2、或SiN-SiN接合，其中形成接合的材料的层存在于将被接合的两个表面上。例如，通过热压缩结合或受限的回流形成第一IC管芯456和第二IC管芯476(在互连区域478中)之间的互连接合。然后，可选的底部填充层可流入腔481。
在图4D中，例如，使用图4A结构(i)-(iv)的方法制造结构(i)/D，在该方法中包括移除图案化的光致抗蚀剂层425。在结构(i)/D中，封装衬底480容纳第一IC管芯482，第一IC管芯455具有在表面上的介电层485，诸如管芯背面膜。部分地移除在表面上的介电层485，从而暴露第一IC管芯互连487。在封装衬底480的表面上形成凸起的图案化的凸起层489，产生结构(ii)/D。例如，可通过拾取和放置工艺形成凸起的隔离件489，藉此预形成的区域通过选择性的环氧树脂沉积工艺利用环氧树脂被粘附至封装衬底480，其中凸起的隔离件489由环氧树脂、分配隔离件颗粒、或分配有机聚合物(诸如UV固化油墨)而形成。可任选地，一个或多个器件490放置在腔498中并且与封装衬底480形成电互连。例如，器件490可以为传感器和/或致动器，诸如mems RF开关、基于悬臂的传感器、加速度计、陀螺仪、振荡器，压电传感器、无源器件、RFID系统、天线和/或GPS系统。通过选择性地在凸起的隔离件489上沉积可选的粘合剂492、附连第二IC芯片495、以及将第一IC管芯480和第二IC管芯495的互连接合在一起产生互连区域497，形成结构(iii)/D。在替代的实施例中，第二IC管芯495和凸起的隔离件489之间的接合可以是Si-Si、SiO2-SiO2、或SiN-SiN接合。可通过熔融结合工艺形成Si-Si、SiO2-SiO2、或SiN-SiN接合，其中形成接合的材料的层存在于将被接合的两个表面上。例如，通过热压缩结合或受限的回流工艺形成第一IC管芯480和第二管芯495(在互连区域497中)之间的互连接合。可任选地，腔498包括气体、惰性气体、或其它填料材料。腔498可任选地为具有惰性和/或受控气氛的密封区域。在替代的实施例中，例如，底部填充层可通过形成的通往密封且3D接合的结构的微通道或通过诸如图1B和2B的各自的可选的接入区域160和260流入腔498中。
例如，可使用图4A结构(i)-(ii)的方法制造图4E结构(i)/E。在结构(i)/E中，封装衬底500容纳第一IC管芯510。第一IC管芯510包括介电层515，诸如在表面上的管芯背面膜。例如，使用溶剂或等离子体除尘工艺移除介电层515，产生结构(ii)/E。在移除介电层515之后，IC管芯互连520被暴露。沉积凸起的图案化的介电层525，产生结构(iii)/E。例如，凸起的隔离件525由诸如氮化硅、二氧化硅、干膜光致抗蚀剂(DFR)、和/或ABF的介电材料组成。例如，可通过拾取和放置工艺形成凸起的隔离件525，藉此预形成的区域通过选择性的环氧树脂沉积工艺利用环氧树脂粘附至封装衬底500，其中凸起的图案化层525为环氧树脂或通过分配隔离件颗粒、或沉积有机聚合物(诸如UV固化油墨)的工艺形成。在该实施例中，在第一IC管芯510的阴影内形成凸起的图案化的层525，第一IC管芯510嵌入封装衬底500内。在替代的实施例中，还可在封装衬底500的邻近表面上或第一IC管芯510的表面和封装衬底500的表面两者上的第一IC管芯510的阴影外部形成凸起的图案化的层525。在图4E所示的实施例中，第一IC管芯510和第二IC管芯530为相同尺寸，但在替代的实施例中，第一IC管芯510具有比第二IC管芯530更大的覆盖区域(footprint)，反之亦然。然后，例如，结构(iii)/E可用于通过选择性地在结构(iii)/E上沉积可选的粘合剂527并且将第一IC管芯510和第二IC管芯530的互连接合在一起产生互连区域532来制造3D堆叠的封装结构(iv)/E。例如，可通过熔融结合、粘结结合、直接结合或热压结合形成第二IC管芯530和凸起的图案化的层525之间的接合。在替代的实施例中，第二IC管芯495和凸起的隔离件489之间的接合可以是Si-Si、SiO2-SiO2、或SiN-SiN接合。可通过熔融结合工艺形成Si-Si、SiO2-SiO2、或SiN-SiN接合，其中形成接合的材料的层存在于将被接合的两个表面上。例如，通过热压缩结合或受限的回流形成第一IC管芯510和第二管芯530(在互连区域532中)之间的互连接合。然后，可选的底部填充层可流入腔535。例如，可选的底部填充层可通过形成的通往密封且3D接合的结构的微通道或通过诸如图1B和2B的各自的可选的接入区域160和260流入腔535中。在替代的实施例中，腔535采用气体或惰性气体填充并且被密封以将气体或惰性气体保持在腔535中。
一般而言，IC管芯互连可包括能够提供IC芯片之间的电连通的任何类型的结构和材料。根据本发明的实施例，IC管芯互连可包括回流的焊料隆起焊盘，该回流的焊料隆起焊盘在第一IC管芯的表面上的端子(例如，焊盘、隆起焊盘、柱、或柱子)和第二IC管芯的表面上的配合的端子(例如，焊盘、隆起焊盘、柱、或柱子)之间延伸。可在本发明诸实施例中使用任何合适的焊接材料。例如，焊接材料可包括锡、铜、银、金、铅、镍、铟以及这些和/或其他金属的组合。
本文中所讨论的IC管芯可以是任何类型的集成电路器件，诸如，处理器(单核或多核)、逻辑芯片、存储器芯片、模拟芯片、数字芯片、图形芯片和/或MEMS。例如，第一管芯可以是处理器以及第二管芯可以是存储器芯片、堆叠的存储器/逻辑单元、或多个堆叠的存储器芯片。其他示例性的芯片组合包括微处理器、图形处理器、信号处理器、网络处理器、具有多个功能单元的片上系统(SoC)(诸如，一个或多个处理单元、图形单元、通信单元、信号处理单元和/或安全单元)。例如，存储器芯片可以是静态随机存取存储器(SRAM)芯片、和/或动态随机存取存储器(DRAM)、和/或非易失性存储器芯片。在一个实施例中，本文所描述的封装结构为固态驱动器。本文所描绘的IC管芯的相关尺寸可以是不同的，并且IC管芯可以是相同尺寸，或第一IC管芯比第二IC管芯大，或反之亦然。例如，根据本发明的实施例的封装结构可包括任何类型的计算系统(诸如，手持式计算系统(如手机、智能手机或音乐播放器)、移动计算系统(例如，笔记本电脑、上网本或平板)、桌面计算系统或服务器)的部分。封装系统可被安装在母板组件上以集成到计算系统中。一般而言，母板可包括任何合适类型的电路板或其他衬底，该其他衬底能够提供设置在板上的计算系统的多个部件中的一个或多个之间和在板上的多个部件和计算系统的其他元件之间的电连通。
图5提供母板组件，然而其他类型的组件结构也是可能的。主板组件包括母板505，母板505具有组成计算系统的所有或部分的相关联的部件。在一个实施例中，例如，板505包括印刷电路板(PCB)，该印刷电路板(PCB)包括通过介电材料的层彼此隔开并且通过导电通孔互连的多个导线。可以所需的电路图案形成导线或通孔中的任何一个或多个以路由与母板505耦合的部件之间的信号并且向耦合至母板505的部件中的一个或多个提供输入和输出。然而，母板505可包括任何其他合适的衬底。在母板505的第一侧上设置封装结构515(诸如，针对图1-3(A-B)描述的结构)。一个或多个附加的IC装置520位于母板505的第一侧或第二侧上。例如，附加的IC装置520为处理装置、存储器装置、信号处理装置、无线通信装置、天线、图形控制器(或图形驱动器)、输入/输出控制器、音频处理器、和/或控制器、功率传输和/或管理部件(诸如，电压调节器)、电源(诸如，电池)和/或无源器件(诸如，电容器)、和/或一个或多个用户接口装置(诸如，音频输入装置、音频输出装置、键盘或其它数据输入装置(诸如，触摸屏显示器))、和/或图形显示器、以及这些和/或其他装置的任何组合。母板组件可设置在外壳和/或壳中作为计算系统的部分。计算系统可附加地包括天线、冷却系统(诸如，一个或多个风扇和/或散热片)、用户接口装置(诸如，键盘、触摸板、触摸屏、和/或音频输入和/或输出装置)、显示屏、电源(诸如，电池)、和/或关于主板组件列出的其他部件，其他部件中的部分或所有电耦合至母板组件。
本领域的技术人员理解，在整个公开内容中的修改和变型可能作为所显示和描述的多个部件的替换。在本说明书通篇中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构、材料或特性包括在本发明的至少一个实施例中，但不一定表示它们存在于每个实施例中。而且，实施例中所公开的特定特征、结构、材料、或特性可按照任何合适的方式在一个或多个实施例中组合。可包括多个附加的层和/或结构和/或可在其他实施例中省略所描述的特征。

Claims (27)

1.一种器件，包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
隔离件层，所述隔离件层设置在所述第一集成电路管芯的表面上，其中，所述隔离件层具有邻近第一集成电路管芯的第一表面和与第一表面相对的第二表面，以及
第二集成电路管芯，所述第二集成电路管芯接合至无芯封装衬底的表面和所述隔离件层的第二表面。
2.如权利要求1所述的器件，其特征在于，所述封装衬底为无芯封装衬底。
3.如权利要求1所述的器件，其特征在于，所述封装衬底由介电和导电材料的构建层组成。
4.如权利要求1所述的器件，其特征在于，所述第二集成电路管芯通过环氧树脂材料、金属的区域、硅的区域、二氧化硅的区域、或氮化硅的区域接合。
5.如权利要求1所述的器件，其特征在于，所述第一管芯通过导电区域电耦合至第二管芯，所述导电区域从所述第一管芯的表面延伸至所述第二管芯的表面。
6.如权利要求1所述的器件，其特征在于，所述隔离件层由介电材料组成，所述介电材料选自由聚合物和无机材料的复合物、二氧化硅、氮化硅、旋涂玻璃和陶瓷组成的组。
7.一种器件，包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
隔离件层，所述隔离件层设置在所述第一集成电路管芯的表面上，其中，所述隔离件层具有邻近所述第一集成电路管芯的第一表面和与所述第一表面相对的第二表面，
介电层，所述介电层设置在无芯封装衬底的表面上和所述隔离件层的第二表面上，以及
第二集成电路管芯，设置在所述介电层上。
8.如权利要求7所述的器件，其特征在于，所述封装衬底为无芯封装衬底。
9.如权利要求7所述的器件，其特征在于，所述封装衬底由介电和导电材料的构建层组成。
10.如权利要求7所述的器件，其特征在于，所述隔离件层由介电材料组成，所述介电材料选自由聚合物和无机材料的复合物、二氧化硅、氮化硅、旋涂玻璃和陶瓷组成的组。
11.一种器件，包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
凸起的图案化的层，所述凸起的图案化的层设置在无芯封装的表面上，以及
第二集成电路管芯，所述第二集成电路管芯设置在所述凸起的图案化的层上，从而产生通过所述凸起的图案化的层的内表面和第二集成电路管芯的表面限定的腔，所述第二集成电路管芯的表面正对所述第一集成电路管芯的第一表面。
12.如权利要求11所述的器件，其特征在于，所述第一集成电路管芯还包括隔离件层，所述隔离件层设置在所述第一集成电路管芯的表面上。
13.如权利要求11所述的器件，其特征在于，所述封装衬底为无芯封装衬底。
14.如权利要求11所述的器件，其特征在于，所述封装衬底由介电和导电材料的构建层组成。
15.如权利要求11所述的器件，其特征在于，所述腔为具有空气密封的区域。
16.如权利要求11所述的器件，其特征在于，所述第一管芯完全嵌入在封装衬底中。
17.如权利要求11所述的器件，其特征在于，所述腔包括电耦合至所述封装衬底的传感器或致动器。
18.如权利要求17所述的器件，其特征在于，所述传感器或致动器选自由mems RF开关、基于悬臂的传感器、加速度计、陀螺仪、振荡器、压电传感器、无源器件、RFID系统、天线和/或GPS系统组成的组。
19.一种装置，包括：
母板组件，所述母板组件具有第一侧，其中所述母板组件具有设置在其上的封装组件，并且所述封装组件包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
隔离件层，所述隔离件层设置在所述第一集成电路管芯的表面上，其中所述隔离件层具有邻近所述第一集成电路管芯的第一表面和与所述第一表面相对的第二表面，以及
第二集成电路管芯，所述第二集成电路管芯接合至无芯封装衬底的表面并且接合至所述隔离件层的第二表面。
20.如权利要求19所述的装置，其特征在于，所述封装衬底为无芯封装衬底。
21.如权利要求19所述的装置，其特征在于，所述母板组件具有第二侧，其中所述母板组件具有设置在第一或第二侧上的一个或多个附加的器件，并且其中所述一个或多个附加的器件选自由处理装置、存储器装置、信号处理装置、无线通信装置、图形控制器、输入/输出控制器、音频处理器、功率传输部件、和功率管理部件组成的组。
22.一种装置，包括：
母板组件，所述母板组件具有第一侧，其中所述母板组件具有设置在第一侧上的封装组件，并且所述封装组件包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
隔离件层，所述隔离件层设置在所述第一集成电路管芯的表面上，其中所述隔离件层具有邻近所述第一集成电路管芯的第一表面和与所述第一表面相对的第二表面，
介电层，所述介电层设置在无芯封装衬底的表面上和隔离件层的第二表面上，以及
第二集成电路管芯，设置在所述介电层上。
23.如权利要求22所述的装置，其特征在于，所述封装衬底为无芯封装衬底。
24.如权利要求22所述的装置，其特征在于，所述母板组件具有第二侧，其中所述母板组件具有设置在第一或第二侧上的一个或多个附加的器件，并且其中所述一个或多个附加的器件选自由处理装置、存储器装置、信号处理装置、无线通信装置、图形控制器、输入/输出控制器、音频处理器、功率传输部件、和功率管理部件组成的组。
25.一种装置，包括：
母板组件，所述母板组件具有第一侧，其中所述母板组件具有设置在第一侧上的封装组件，并且所述封装组件包括：
封装衬底，所述封装衬底具有表面，其中所述表面具有形成在其中的凹槽，
第一集成电路管芯，所述第一集成电路管芯设置在所述封装衬底的凹槽中，其中所述第一集成电路管芯具有表面，
凸起的图案化的层，所述凸起的图案化的层设置在无芯封装的表面上，以及
第二集成电路管芯，所述第二集成电路管芯设置在所述凸起的图案化的层上，从而产生通过所述凸起的图案化的层的内表面和第二集成电路管芯的表面限定的腔，所述第二集成电路管芯的表面正对所述第一集成电路管芯的第一表面。
26.如权利要求25所述的装置，其特征在于，所述封装衬底为无芯封装衬底。
27.如权利要求25所述的装置，其特征在于，所述母板组件具有第二侧，其中所述母板组件具有设置在第一或第二侧上的一个或多个附加的器件，并且其中所述一个或多个附加的器件选自由处理装置、存储器装置、信号处理装置、无线通信装置、图形控制器，输入/输出控制器、音频处理器、功率传输部件、和功率管理部件组成的组。
CN201180074549.XA 2011-10-31 2011-10-31 多管芯封装结构 Active CN104025285B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/058598 WO2013066294A1 (en) 2011-10-31 2011-10-31 Multi die package structures

Publications (2)

Publication Number Publication Date
CN104025285A true CN104025285A (zh) 2014-09-03
CN104025285B CN104025285B (zh) 2017-08-01

Family

ID=48192487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074549.XA Active CN104025285B (zh) 2011-10-31 2011-10-31 多管芯封装结构

Country Status (4)

Country Link
US (3) US9490196B2 (zh)
KR (1) KR101632249B1 (zh)
CN (1) CN104025285B (zh)
WO (1) WO2013066294A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057776A (zh) * 2015-04-13 2016-10-26 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN108336074A (zh) * 2018-01-17 2018-07-27 武汉新芯集成电路制造有限公司 一种多层芯片及其集成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US9082808B2 (en) * 2012-06-05 2015-07-14 Oracle International Corporation Batch process for three-dimensional integration
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
CN104166016B (zh) * 2013-05-16 2016-06-01 中国科学院地质与地球物理研究所 一种高灵敏度三轴mems加速度计及其制造工艺
US9331058B2 (en) 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory
US20150255366A1 (en) * 2014-03-06 2015-09-10 Apple Inc. Embedded system in package
WO2015198838A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
CN106463472B (zh) * 2014-06-27 2019-10-11 索尼公司 半导体器件及制造其的方法
US10257937B2 (en) 2014-07-07 2019-04-09 Infineon Technologies Austria Ag Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
US9881850B2 (en) * 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US20170084594A1 (en) * 2015-09-20 2017-03-23 Qualcomm Incorporated Embedding die technology
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US20180041003A1 (en) * 2016-08-08 2018-02-08 Intel Corporation Chip on chip (coc) package with interposer
US10943792B2 (en) 2016-09-27 2021-03-09 Intel Corporation 3D stacked-in-recess system in package
WO2018063351A1 (en) * 2016-09-30 2018-04-05 Elsherbini Adel A Semiconductor packaging with high density interconnects
US20190279935A1 (en) * 2016-12-29 2019-09-12 Intel Corporation Semiconductor package having package substrate containing non-homogeneous dielectric layer
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
US10748872B2 (en) 2017-08-22 2020-08-18 Micron Technology, Inc. Integrated semiconductor assemblies and methods of manufacturing the same
DE102018205670A1 (de) * 2018-04-13 2019-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
US11276705B2 (en) 2019-08-27 2022-03-15 Sandisk Technologies Llc Embedded bonded assembly and method for making the same
KR20210147453A (ko) 2020-05-29 2021-12-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242380A (ja) * 1997-02-27 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法
KR20010028992A (ko) * 1999-09-28 2001-04-06 마이클 디. 오브라이언 반도체 패키지 및 그의 제조 방법
CN1830084A (zh) * 2003-06-16 2006-09-06 桑迪士克股份有限公司 具有堆叠的集成电路的集成电路封装和其方法
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US7042077B2 (en) 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
TWI254390B (en) * 2005-06-08 2006-05-01 Advanced Semiconductor Eng Packaging method and structure thereof
JP2007214441A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
KR101096440B1 (ko) * 2006-08-31 2011-12-20 주식회사 하이닉스반도체 듀얼 다이 패키지
US7923830B2 (en) 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8312958B1 (en) 2008-12-04 2012-11-20 Sturman Industries, Inc. Power steering systems and methods
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US8513792B2 (en) 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US8035218B2 (en) 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
WO2011160074A1 (en) * 2010-06-18 2011-12-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For An On Behalf Of Arizona State University Method for creating and packaging three dimensional stacks of biochips containing microelectro-mechanical systems
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242380A (ja) * 1997-02-27 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法
KR20010028992A (ko) * 1999-09-28 2001-04-06 마이클 디. 오브라이언 반도체 패키지 및 그의 제조 방법
CN1830084A (zh) * 2003-06-16 2006-09-06 桑迪士克股份有限公司 具有堆叠的集成电路的集成电路封装和其方法
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057776A (zh) * 2015-04-13 2016-10-26 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN106057776B (zh) * 2015-04-13 2019-01-11 格罗方德半导体公司 包括以三维堆叠布置接合的集成电路装置的电子封装件
CN108336074A (zh) * 2018-01-17 2018-07-27 武汉新芯集成电路制造有限公司 一种多层芯片及其集成方法
US10756061B2 (en) 2018-01-17 2020-08-25 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Multi-layer chip and fabrication method thereof

Also Published As

Publication number Publication date
KR20140070618A (ko) 2014-06-10
KR101632249B1 (ko) 2016-07-01
US10083936B2 (en) 2018-09-25
US9490196B2 (en) 2016-11-08
US20130277865A1 (en) 2013-10-24
US20190006325A1 (en) 2019-01-03
US10636769B2 (en) 2020-04-28
US20170025392A1 (en) 2017-01-26
CN104025285B (zh) 2017-08-01
WO2013066294A1 (en) 2013-05-10

Similar Documents

Publication Publication Date Title
US10636769B2 (en) Semiconductor package having spacer layer
US8247269B1 (en) Wafer level embedded and stacked die power system-in-package packages
CN110491872B (zh) 半导体裸片组合件、封装和系统以及操作方法
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
EP3104409A2 (en) Semiconductor package assembly and method for forming the same
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
CN107408547A (zh) 扇出型系统级封装件及其形成方法
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN101681886A (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
CN102456663B (zh) 半导体器件及其制造方法
CN107424975B (zh) 模块基板和半导体模块
CN111223829A (zh) 半导体封装
US11355485B2 (en) Semiconductor die and semiconductor package
CN103119702A (zh) 具有聚合物填料沟槽的半导体芯片装置
TWI536523B (zh) 具有垂直互連的積體電路封裝系統及其製造方法
CN102569208A (zh) 半导体封装及其制造方法
CN103688353A (zh) 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
JP2017515314A (ja) ＰｏＰパッケージのための基板ブロック
KR20170027391A (ko) 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
CN103663351B (zh) Mems集成器件的晶片级封装及相关制造工艺
CN103227164A (zh) 半导体封装构造及其制造方法
CN103420322A (zh) 晶片封装体及其形成方法
CN111354716B (zh) 堆叠中抽取的nand逻辑部件
CN111133576A (zh) 具有多层的解聚集的堆叠的半导体管芯架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220210

Address after: Delaware

Patentee after: EXO IMAGING Inc.

Address before: California, USA

Patentee before: INTEL Corp.