CN107424975B - 模块基板和半导体模块 - Google Patents

模块基板和半导体模块 Download PDF

Info

Publication number
CN107424975B
CN107424975B CN201710260396.7A CN201710260396A CN107424975B CN 107424975 B CN107424975 B CN 107424975B CN 201710260396 A CN201710260396 A CN 201710260396A CN 107424975 B CN107424975 B CN 107424975B
Authority
CN
China
Prior art keywords
substrate
module
region
semiconductor
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710260396.7A
Other languages
English (en)
Other versions
CN107424975A (zh
Inventor
李镕官
廉根大
李种昊
宋昊建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107424975A publication Critical patent/CN107424975A/zh
Application granted granted Critical
Publication of CN107424975B publication Critical patent/CN107424975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16141—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged on opposite sides of a substrate, e.g. mirror arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

在一个实施方式中，半导体模块包括模块基板和安装在模块基板的第一表面上并且电连接到模块基板的第一表面的第一基板。第一基板具有半导体模块的一个或更多第一电连接器，并且第一基板将第一电连接器电连接到模块基板。

Description

模块基板和半导体模块
技术领域
本公开涉及半导体模块，具体地，涉及模块基板及具有模块基板的半导体模块。
背景技术
近来，对具有轻重量和小尺寸的电子设备(例如蜂窝电话和笔记本计算机)有逐渐增长的需求。为了满足这种需求，将要设置在电子设备中的半导体模块的尺寸和重量被减小。半导体模块可以被插入到电子设备的连接器中。因此，半导体模块被制造为在形状和尺寸(例如厚度或宽度)方面满足国际标准。
发明内容
本发明构思的一些实施方式提供一种模块基板和包括该模块基板的小尺寸半导体模块。
至少一个实施方式涉及一种半导体模块。
在一个实施方式中，半导体模块包括模块基板和安装在模块基板的第一表面上并且电连接到模块基板的第一表面的第一基板。第一基板具有半导体模块的一个或更多第一电连接器，第一基板将第一电连接器电连接到模块基板。
在一个实施方式中，一种半导体模块包括主基板。连接基板和至少一个芯片被安装在主基板的第一表面上。连接基板经由主基板电连接到芯片，并且连接基板包括用于将半导体模块电连接到外部设备的一个或更多分接头。
至少一个实施方式涉及一种系统。
在一个实施方式中，该系统包括具有连接区域和系统区域的模块基板。模块基板具有第一表面和第二表面，并且第二表面与第一表面相反。第一基板在连接区域中被安装在模块基板的第一表面上并且被电连接到模块基板的第一表面。第一基板具有一个或更多第一电连接器，第一基板将第一电连接器电连接到模块基板。至少一个第一系统结构在系统区域中被安装在模块基板的第一表面上。
一个实施方式涉及一种制造半导体模块的方法。
在一个实施方式中，该方法包括在模块基板的第一区域中的模块基板的第一表面上安装第一基板。第一基板在其外表面上包括用于半导体模块的至少一个第一电连接器。该方法还包括在模块基板的第二区域中的模块基板的第一表面上安装第一器件结构。模块基板将第一基板电连接到第一器件结构。该方法还包括在模块基板的第一表面上方形成第一模制层以覆盖第一基板的一部分和第一器件结构使得第一电连接器保持暴露。
附图说明
从结合附图的以下简要描述，示例实施方式将被更清楚地理解。附图表示如此处描述的非限制性示例实施方式。
图1A是示出根据本发明构思的一实施方式的半导体模块的平面图。
图1B是沿图1A的线I-I'截取的剖面图。
图1C是示出根据本发明构思的一实施方式的图1B的部分“II”的放大剖面图。
图1D是示出根据本发明构思的一实施方式的图1B的部分“II”的放大剖面图。
图2是示出根据本发明构思的一实施方式的如何将半导体模块连接到电子设备的剖面图。
图3A是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图3B是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图3C是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图3D是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图4A是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图4B是示出根据本发明构思的一实施方式的半导体模块的剖面图。
图5A、6A和7A是示出根据本发明构思的一实施方式的制造半导体模块的工艺的平面图。
图5B、6B和7B分别是沿图5A、6A和7A的线III-III'截取的剖面。
图8A、8B和8C是示出根据本发明构思的一实施方式的形成半导体模块的工艺的剖面图。
图9A和9B是示出根据本发明构思的一实施方式的形成半导体模块的工艺的剖面图。
具体实施方式
将理解，当一元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到所述另一元件，或者可以存在居间元件。
将理解，尽管术语第一、第二等可以在此被用来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另外的元件区分开。例如，第一元件能被称为第二元件，并且类似地，第二元件能被称为第一元件，而不背离示例实施方式的范围。当在此处使用时，术语“和/或”包括相关所列项目的一个或更多的任意和所有组合。
图1A是示出根据本发明构思的一实施方式的半导体模块的平面图。图1B是沿图1A的线I-I'截取的剖面图。图1C是示出图1B的部分“II”的一部分的放大剖面图。
参考图1A和1B，半导体模块1可以包括模块基板100、第一基板210、第二基板220、第一电子部件410、第二电子部件420、一个或更多第一半导体芯片510、一个或更多第二半导体芯片520、第一模制层610和第二模制层620。模块基板100可以包括第一区域R1和第二区域R2。模块基板100的第一区域R1可以与模块基板100的侧部100c相邻。模块基板100可以具有彼此背离(例如对立面对)的第一表面100a和第二表面100b。如图1B所示，模块基板100的侧部100c可以垂直于第一表面100a和第二表面100b。如图1A所示，当在平面图中被观察时，模块基板100的侧部100c可以平行于第二方向D2延伸。在本说明书中，第一方向D1和第二方向D2可以平行于模块基板100的第一表面100a，并且可以不彼此平行。模块基板100可以是设置有电路图案的印刷电路板(PCB)。模块基板100可以具有基本上均匀的厚度A2。这里，模块基板100的厚度A2可以指第一表面100a和第二表面100b之间的距离。如图1B所示，一个或更多第一连接焊盘131和一个或更多第二连接焊盘132可以被设置在模块基板100的第二区域R2上。第一连接焊盘131和第二连接焊盘132可以分别被设置在第一表面100a和第二表面100b上。
第一基板210可以被安装在模块基板100的第一表面100a的第一区域R1上。当在平面图中被观察时，第一基板210可以具有平行于第二方向D2的纵向轴。第一基板210可以是印刷电路板(PCB)。一个或更多第一连接部分250可以被提供在模块基板100和第一基板210之间。第一连接部分250可以被联接到模块基板100上的上焊盘115和第一基板210上的焊盘。第一连接部分250可以以凸块或焊球的形式被提供。第一基板210可以具有两个相反的表面(例如底表面210b和顶表面210a)。这里，第一基板210可以以底表面210b面向模块基板100的方式被设置。第一基板210的顶表面210a可以被置于比模块基板100的第二区域R2的第一表面100a的高度更高的高度处。
第一分接头(tap)310可以被设置在第一基板210的顶表面210a上。第一分接头310可以与模块基板100的侧部100c相邻。在一些实施方式中，如图1A所示，多个第一分接头310可以被设置在第一基板210的顶表面210a上。第一分接头310可以在第二方向D2上布置以形成平行于第二方向D2的列。当在平面图中被观察时，第一分接头310的每个可以具有平行于第一方向D1的纵向轴。第一分接头310可以由至少一种金属(例如铜或铝)形成或可以包括至少一种金属(例如铜或铝)。在某些实施方式中，第一分接头310的每个可以是由第一钝化层213暴露的第一基板210的电路图案的一部分。
第一电子部件410可以被安装在模块基板100的第二区域R2的第一表面100a上。第一电子部件410可以在第一方向D1上与第一基板210间隔开。第一电子部件410可以包括电容器、电阻器或电感器。第一插置物415可以被插置在模块基板100和第一电子部件410之间，并且可以被联接到第一连接焊盘131和第一电子部件410的连接焊盘。第一插置物415可以以焊料、焊球或凸块的形式被提供，但是本发明构思不限于此。
第一半导体芯片510可以被安装在模块基板100的第二区域R2的第一表面100a上，并且可以在第一方向D1上与第一基板210间隔开。在一些实施方式中，第一半导体芯片510可以包括存储器件(例如DRAM、NAND闪存、NOR闪存、OneNAND、PRAM、ReRAM或MRAM器件中的至少一种)。在某些实施方式中，第一半导体芯片510可以包括逻辑器件(例如光电器件、通信器件、数字信号处理器、控制器或芯片上系统)。在某些实施方式中，第一半导体芯片510可以包括存储器件和逻辑器件。为了简化描述的目的，单个第一半导体芯片510的连接将被描述。一个或更多第一端子515可以被插置在模块基板100和第一半导体芯片510之间，并且可以被联接到相应的第一连接焊盘131和在第一半导体芯片510处的相应的连接焊盘。第一端子515可以以焊料或凸块的形式被设置。尽管未示出，但是第一端子515可以是设置在第一半导体芯片510的顶表面上的键合线。
第一模制层610可以被设置在模块基板100的第一表面100a上以覆盖第一电子部件410和第一半导体芯片510。例如，第一模制层610可以包括绝缘聚合物(例如环氧树脂模塑料)。第一模制层610可以延伸到模块基板100和第一基板210之间的间隙中以气密地覆盖第一连接部分250。第一模制层610可以被配置为减少或防止第一连接部分250从模块基板100或第一基板210分开。这使得可能改善半导体模块1的可靠性。第一模制层610可以延伸到第一电子部件410和模块基板100之间以及第一半导体芯片510和模块基板100之间的间隙区域中以气密地覆盖第一插置物415和第一端子515。第一模制层610可以被提供为暴露第一分接头310。第一模制层610可以具有与第一钝化层213的顶表面基本共面的顶表面。
第二半导体芯片520和第二电子部件420可以安装在模块基板100的第二区域R2的第二表面100b上。第二半导体芯片520可以包括存储器件或逻辑器件中的至少一种，与第一半导体芯片510的相同或类似。第二电子部件420可以包括电容器、电阻器或电感器中的至少一种，与第一电子部件410的相同或相似。第二电子部件420可以通过在其上的连接焊盘和第二插置物425被联接到第二连接焊盘132。第二半导体芯片520可以通过在其上的连接焊盘和第二端子525联接到第二连接焊盘132。
第二基板220可以被设置在模块基板100的第一区域R1的第二表面100b上。第二基板220可以被设置为平行于第二方向D2。当在平面图中被观察时，第二基板220可以与第一基板210交叠。作为示例，印刷电路板可以用作第二基板220。一个或更多第二连接部分260可以被插置在模块基板100和第二基板220之间，并且可以被联接到下焊盘125和第二基板220的相应连接焊盘。第二连接部分260可以以凸块或焊料的形式提供。第二基板220可以具有面向模块基板100的顶表面220a和与顶表面220a相反的底表面220b。第二基板220的底表面220b可以被置于比模块基板100的第二区域R2的第二表面100b的高度更低的高度处。
第二分接头320可以被设置在第二基板220的底表面220b上。第二分接头320可以与模块基板100的侧部100c相邻。如图1A所示，第二分接头320可以在第二方向D2上布置。当在平面图中被观察时，第二分接头320的每个可以具有平行于第一方向D1的纵向轴。第二分接头320可以由至少一种金属(例如铜或铝)形成或可以包括至少一种金属(例如铜或铝)。第二分接头320的每个可以是由第二钝化层223暴露的第二基板220的电路图案的一部分。
第二模制层620可以被设置在模块基板100的第二表面100b上以覆盖第二电子部件420和第二半导体芯片520。第二模制层620可以被设置为气密地覆盖第二连接部分260、第二插置物425和第二端子525。第二模制层620可以由环氧树脂模塑料形成或可以包括环氧树脂模塑料。第二模制层620可以具有与第二钝化层223的底表面基本共面的底表面。第二模制层620可以提供与第一模制层610相同的优点。
作为示例，第一半导体芯片510和第二半导体芯片520可以包括DRAM芯片，并且半导体模块1可以用作DRAM模块。然而，半导体模块1的种类不限于此。半导体芯片510和520以及电子部件410、420的数量、布置和平面形状可以被不同地改变。在某些实施方式中，第一半导体芯片510、第二半导体芯片520、第一电子部件410和第二电子部件420中的至少一个可以被省略。
图2是示出根据本发明构思的一实施方式的如何将半导体模块连接到电子设备的剖面图。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图2，电子设备1000可以包括连接器1100。电子设备1000可以是信息设备(例如便携式计算机或智能TV)、家用电器(例如视频播放器或DVD播放器)或移动设备(例如便携式多媒体播放器(PMP)、便携式DVD播放器或蜂窝电话)。
半导体模块1的第一区域R1可以被插入到电子设备1000的连接器1100中。这里，半导体模块1的第一区域R1可以指半导体模块1的对应于模块基板100的第一区域R1的部分。连接器1100可以包括第一导电焊盘1111和第二导电焊盘1112，并且如果半导体模块1被插入到连接器1100中，则第一分接头310和第二分接头320可以分别被联接到第一导电焊盘1111和第二导电焊盘1112。也就是，半导体模块1可以通过第一分接头310和第二分接头320以及第一导电焊盘1111和第二导电焊盘1112被电连接到电子设备1000。通常，半导体模块1可以被设置为满足连接器1100的标准。例如，半导体模块1可以被提供为允许第一区域R1具有对应于连接器1100的间隙距离B的厚度A，其中厚度A1指的是第一分接头310的顶表面和第二分接头320的底表面之间的距离，以及间隙距离B指的是第一导电焊盘1111和第二导电焊盘1112之间的距离。半导体模块1的第一区域R1的厚度A1可以与模块基板100的第二区域R2的厚度A2、第一基板210的厚度A3和第二基板220的厚度A4的总和相等或比其更厚。第一基板210和第二基板220可以被安装在模块基板100的第一区域R1上以允许半导体模块1的第一区域R1的厚度A1处于满足半导体模块1的标准的范围内。
在第一分接头310和第二分接头320被直接提供在模块基板100的第一表面100a和第二表面100b上的情况下，模块基板100的第二区域R2的厚度A2可以与半导体模块1的第一区域R1的厚度相同或类似。在一些实施方式中，模块基板100的第二区域R2的厚度A2可以小于半导体模块1的第一区域R1的厚度A1。例如，模块基板100的第一表面100a可以被置于比第一基板210的顶表面210a的高度更低的高度处。模块基板100的第二表面100b可以被置于比第二基板220的底表面220b的高度更高的高度处。半导体芯片510和520以及电子部件410和420可以被安装在模块基板100的第二区域R2上。因此，半导体模块1的第二区域R2可以具有薄的厚度(例如厚度A5)，因此，可以减小半导体模块1的尺寸。
图1C是示出根据本发明构思的一实施方式的在分接头和模块基板之间的电连接的放大剖面图。图1C的剖面图可以对应于图1B的部分“II”。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
结合图1B参考图1C，第一基板210可以包括第一基础层211和第一导电图案。第一基础层211可以包括绝缘材料。第一导电图案可以是或可以包括穿透第一基础层211的第一通路212。第一导电图案也可以被提供在第一基础层211的顶表面和底表面上。第一钝化层213可以被提供为覆盖第一基板210的顶表面210a。作为示例，第一基板210可以是印刷电路板。第一基板210中(例如在顶表面210a上)的电路图案可以由第一钝化层213暴露，并且这样的电路图案可以用作第一分接头310。第一分接头310可以通过第一导电图案的第一通路212被电连接到模块基板100的一个或更多金属图案109。本公开中的通路和导电图案可以由任何公知的导电材料(例如铜或铝)形成。
第二基板220可以包括第二基础层221和第二导电图案。第二导电图案可以是或可以包括穿透第二基础层221的第二通路222。第二钝化层223可以被提供为覆盖第二基板220的底表面220b。第二基板220中(例如在底表面220b上)的电路图案可以被第二钝化层223暴露，并且这样的电路图案可以用作第二分接头320。第二分接头320可以通过第二导电图案的第二通路222被电连接到模块基板100的一个或更多金属图案109。模块基板100的绝缘层和金属图案109的一些示例在以上被描述和示出，但是本发明构思不限于此。
图1D是示出根据本发明构思的一实施方式的在分接头和模块基板之间的电连接的放大剖面图。图1D的剖面图可以对应于图1B的部分“II”。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图1D，第一基板210和第二基板220可以被安装在模块基板100的第一区域R1上。模块基板100可以被配置为具有与以上描述的相同或基本相同的特征。多个第一基础层211可以被提供为第一基板210，并且第一导电图案可以包括一个或更多第一导电层214和多个第一通路212。每个第一导电层214可以被插置在相应的堆叠的一对第一基础层211之间。第一基板210中(例如在顶表面210a上)的电路图案可以由第一钝化层213暴露，并且这样的电路图案可以用作第一分接头310。第一分接头310可以通过第一通路212、第一导电层214和第一连接部分250被电连接到模块基板100。
第二基板220可以被提供为具有与图1C的结构相同或基本相同的结构。多个第二基础层221可以被提供，并且第二导电图案可以包括一个或更多第二导电层224s和多个第二通路222。每个第二导电层224可以被插置在相应的堆叠的一对第二基础层221之间。第二基板220中的电路图案可以由第二钝化层223暴露，并且这样的电路图案可以用作第二分接头320。第二分接头320可以通过第二通路222和第二导电层224被电连接到模块基板100。
由图1C和1D将进一步理解，模块基板100可以是包括多个堆叠的层的PCB，并且使用包括通路和导电层的导电图案提供电连接。
图3A是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图3A示出沿图1A的线I-I'截取的半导体模块的垂直剖面。
结合图1A参考图3A，半导体模块2可以包括模块基板100、第一基板210、第一分接头310、第一电子部件410、一个或更多第一半导体芯片510和第一模制层610。与图1B中示出的实施方式不同，可以不提供第二基板220、第二半导体芯片520、第二电子部件420、第二模制层620和第二分接头320。
第一基板210可以被设置为允许半导体模块2的第一区域R1的厚度A1在满足半导体模块的标准的范围内。模块基板100的第二区域R2的厚度A2可以小于半导体模块2的第一区域R1的厚度A1。模块基板100的第二区域R2的第一表面100a可以被置于比第一基板210的顶表面210a的高度更低的高度处。第一电子部件410和第一半导体芯片510可以被安装在模块基板100的第二区域R2的第一表面100a上。
图3B是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图3B示出沿图1A的线I-I'截取的半导体模块的垂直剖面。
结合图1A参考图3B，半导体模块3可以包括模块基板100、第一分接头310、第二分接头320、一个或更多第一半导体芯片510、一个或更多第二半导体芯片520、第一电子部件410、第二电子部件420、第一模制层610和第二模制层620。模块基板100、第一分接头310和第二分接头320、电子部件410和420、半导体芯片510和520以及模制层610和620可以被配置为具有与参考图1A和1B描述的特征相同或基本相同的特征。
第三基板218可以被插置在模块基板100和第一基板210之间。一个或更多第三连接部分258可以被设置在模块基板100和第三基板218之间。一个或更多第一连接部分259可以被设置在第三基板218和第一基板210之间。第一分接头310可以被设置在第一基板210的顶表面210a上。第一分接头310可以通过第一基板210、第一连接部分259、第三基板218和第三连接部分258被电连接到模块基板100。第一连接部分259可以在第三方向D3上与第三连接部分258对准。第一连接部分259和第三连接部分258可以是焊料或焊球。
第四基板228可以被插置在模块基板100和第二基板220之间。第二分接头320可以被设置在第二基板220的底表面220b上。第二分接头320可以通过第二基板220、第二连接部分269、第四基板228和第四连接部分268被电连接到模块基板100。第二连接部分269可以不在第三方向D3上与第四连接部分268对准。例如，第二连接部分269可以相对于第四连接部分268在第一方向D1上偏移，并且可以通过提供在第四基板228中的通路和电路图案被电联接到第四连接部分268。第一至第四连接部分259、269、258和268之间的垂直对准以及第一至第四基板210、220、218和228中的电路和通路图案的布置可以被不同地改变。第二连接部分269和第四连接部分268可以是焊料或焊球。
第一至第四基板210、220、218和228可以被设置在模块基板100的第一区域R1上以允许半导体模块3的第一区域R1的厚度A1在满足半导体模块的标准的范围内。堆叠在模块基板100上的第一至第四基板210、220、218和228的数量可以不限于图3B所示的数量。模块基板100的第二区域R2的厚度A2可以小于半导体模块3的第一区域R1的厚度A1。此外，模块基板100、第一基板210、第二基板220、第三基板218和/或第四基板228的厚度可以是相同的。
图3C是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图3C示出沿图1A的线I-I'截取的半导体模块的垂直剖面。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图3C，半导体模块4可以包括模块基板100、第一基板210、第二基板220、第一电子部件410、第二电子部件420、第一半导体芯片510、第二半导体芯片520、第一模制层610和第二模制层620。半导体模块4的第一区域R1的厚度A1可以在满足半导体模块的标准的范围内。第一焊盘215可以被提供在第一基板210的底表面210b上。第二焊盘225可以被提供在第二基板220的顶表面220a上。
第一连接部分251可以被插置在模块基板100和第一基板210之间。各向异性导电膜可以用作第一连接部分251。例如，第一连接部分251可以包括第一绝缘聚合物251i和第一导电颗粒251c，并且第一导电颗粒251c可以被设置在绝缘聚合物251i中。第一导电颗粒251c可以被联接到第一焊盘215和上焊盘115。模块基板100可以通过第一导电颗粒251c被电连接到第一分接头310。
第二连接部分261可以被插置在模块基板100和第二基板220之间。第二连接部分261可以包括各向异性导电膜。例如，第二连接部分261可以包括第二绝缘聚合物261i和第二导电颗粒261c。第二导电颗粒261c可以被联接到第二焊盘225和下焊盘125，因此，第二分接头320可以被电连接到模块基板100。
图3D是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图3D示出沿图1A的线I-I'截取的半导体模块的垂直剖面。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图3D，半导体模块5可以包括模块基板100、第一基板210、第二基板220、第一电子部件410、第二电子部件420、第一半导体芯片510、第二半导体芯片520、第一模制层610和第二模制层620。
第一连接部分252可以是或可以包括键合线。第一焊盘215可以被设置在第一基板210的顶表面210a上。第一分接头310可以通过第一基板210被联接到第一焊盘215，如虚线所示。第一连接部分252可以被设置在第一基板210的顶表面210a上，并且可以被电联接到第一焊盘215和上焊盘115。第一模制层610可以从模制基板100的第二区域R2的第一表面100a延伸以覆盖第一基板210的顶表面210a的至少一部分。第一模制层610可以被提供为气密地覆盖或密封第一焊盘215和第一连接部分252，并且暴露第一分接头310。
第二连接部分262可以是或可以包括键合线。第二焊盘225可以被设置在第二基板220的底表面220b上。第二分接头320可以通过第二基板220被联接到第二焊盘225，如虚线所示。第二连接部分262可以被提供在第二基板220的底表面220b上，并且可以被电联接到第二焊盘225和下焊盘125。第二模制层620可以延伸以覆盖第二基板220的底表面220b的一部分，并且气密地覆盖或密封第二焊盘225和第二连接部分262。第二分接头320可以被第二模制层620暴露。
图4A是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图4A示出沿图1A的线I-I'截取的半导体模块的垂直剖面。为了简洁，先前描述的元件可以通过类似或相同的附图标记标识，而不重复其重复的描述。
参考图4A，除模块基板100、第一基板210、第一分接头310、第二分接头320、第二基板220、第一电子部件410、第二电子部件420、第一半导体芯片510、第二半导体芯片520、第一模制层610和第二模制层620之外，半导体模块6可以包括第三半导体芯片530和存储器芯片540。模块基板100、基板210和220、分接头310和320、电子部件410和420、半导体芯片510和520以及模制层610和620可以被配置为具有与参考图1A和1B描述的那些相同或基本相同的特征。
半导体模块6可以是固态驱动器(SSD)模块。例如，半导体模块6可以被配置为响应于来自外部电子设备(例如图2的1000)的读/写请求而从存储器芯片540读取数据或向存储器芯片540写入数据。第一分接头310和第二分接头320可以用作将半导体模块6电连接到电子设备1000的信号路径。
存储器芯片540可以被堆叠在模块基板100的第二区域R2的第一表面100a上。如示出地，存储器芯片540可以被偏移地堆叠使得键合线可以电连接存储器芯片540。存储器芯片540可以是非易失性存储器芯片。例如，存储器芯片540可以包括NAND闪存存储器件。或者，存储器芯片540可以包括PRAM、MRAM、ReRAM、FRAM或NOR闪存存储器件。存储器芯片540的数量和布置可以不限于图4A所示的数量和布置。
第一半导体芯片510、第二半导体芯片520和第三半导体芯片530中的一个可以用作接口，另一个可以用作控制器，并且其余的可以用作缓冲存储器芯片。为了简单，下面的描述将参考其中第一半导体芯片510、第二半导体芯片520和第三半导体芯片530分别被用作接口、控制器和缓冲存储器芯片的示例；但是本发明构思不限于此。
第一半导体芯片510可以包括输入/输出接口电路。例如，第一半导体芯片510可以被配置为根据主机的总线格式执行电子设备1000和半导体模块6之间的接口操作。
第二半导体芯片520可以被配置为控制通过第一半导体芯片510将存储器芯片540连接到外部设备(例如电子设备1000)的操作。第二半导体芯片520可以响应于来自电子设备1000的命令从存储器芯片540读取数据或将数据写入到存储器芯片540。第三半导体芯片530可用作缓冲存储器芯片。例如，第三半导体芯片530可以暂时存储要在第二半导体芯片520和存储器芯片540之间和/或在第二半导体芯片520和电子设备1000之间传输的数据。第三半导体芯片530可以由至少一个随机存取存储器设备(例如DRAM或SRAM)组成，或可以包括至少一个随机存取存储器设备(例如DRAM或SRAM)。
作为另一示例，第一至第三半导体芯片510、520和530中的至少一个可以被省略。例如，第二半导体芯片520可以被省略。在这种情况下，第一半导体芯片510或第三半导体芯片530可以被配置为用作控制器。在某些实施方式中，第二半导体芯片520和第三半导体芯片530可以被省略，并且第一半导体芯片510可以被配置为用作接口、控制器和缓冲存储器芯片。
图4B是示出根据本发明构思的一实施方式的半导体模块的剖面图。例如，图4B示出沿图1A的线I-I'截取的半导体模块的垂直剖面。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图4B，除了模块基板100、第一基板210、第二基板220、第一分接头310、第二分接头320、第一电子部件410、第二电子部件420、第一模制层610和第二模制层620之外，半导体模块7还可以包括第一封装550、第二封装560和第三封装570。
第一封装550可以被提供在模块基板100的第二区域R2的第一表面100a上。第一封装550可以包括第一封装基板551、第一芯片552和第一模制图案553。第一封装550可以通过第一连接端子555电连接到模块基板100。更具体地，第一芯片552可以经由第一封装基板551电连接到模块基板100。第二封装560可以被提供在模块基板100的第二区域R2的第一表面100a上。第二封装560可以包括第二封装基板561、第二芯片562和第二模制图案563。多个第二芯片562可以被堆叠在第二封装基板561上。第二封装560可以通过第二连接端子565联接到模块基板100。更具体地，第二芯片562可以彼此电连接，并且经由第二封装基板561电连接到模块基板100。
第一底填充层611可以被插置在模块基板100和第一基板210之间以气密地覆盖或密封第一连接部分250。第一器件底填充层612可以被插置在模块基板100和第一电子部件410之间。第一封装底填充层613和第二封装底填充层614可以分别被插置在模块基板100与第一封装550和第二封装560之间。第一模制层610可以被提供在模块基板100的第一表面100a上以覆盖第一电子部件410、第一封装550和第二封装560。虽然未示出，但是第一底填充层611、第一器件底填充层612、第一封装底填充层613和第二封装底填充层614可以被省略，并且第一模制层610可以被设置以气密地覆盖或密封第一连接部分250、第一插置物415、第一连接端子555和第二连接端子565。在某些实施方式中，第一模制层610可以被省略。
第三封装570可以被安装在模块基板100的第二区域R2的第一表面100a上。第三封装570可以包括下封装571和在其上的上封装575。下封装571可以包括下基板572、下芯片573和下模制图案574。上封装575可以包括上基板576、上芯片577和上模制图案578。连接凸块579可以被设置在下基板572和上基板576之间并且可以被联接到下基板572和上基板576。第三封装570可以通过第三连接端子585被联接到模块基板100。下基板572和上基板576将上芯片577电连接到模块基板100，下基板572将下芯片573电连接到模块基板100。
第二底填充层621可以被插置在模块基板100和第二基板220之间以气密地覆盖或密封第二连接部分260。第二器件底填充层622可以被设置在模块基板100和第二电子部件420之间。第三封装下填充层623可以被设置在模块基板100和第三封装570之间。第二模制层620可以被提供在模块基板100的第二表面100b上以覆盖第二电子部件420和第三封装570。作为示例，第二底填充层621、第二器件底填充层622、第三封装下填充层623可以被省略，并且第二模制层620可以被设置为气密地覆盖或密封第一连接部分250、第二插置物425和第三连接端子585。在某些实施方式中，第二模制层620可以被省略。
在以上实施方式中，第一封装550可以是存储控制器，第二封装560可以是非易失性存储器件，并且第三封装570可以是应用处理器。
在下文中，制造半导体模块的工艺将被描述。
图5A、6A和7A是示出根据本发明构思的一实施方式的制造半导体模块的工艺的平面图。图5B、6B和7B分别是沿图5A、6A和7A的线III-III'截取的剖面。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图5A和5B，包括多个模块区域102的模块带101可以被提供。如图5A所示，当在平面图中被观察时，模块区域102可以在第一方向D1和第二方向D2上被布置。模块区域102可以由划片线151和152限定。如图5B所示，划片线151和152可以是形成在模块带101的第一表面100a和第二表面100b上的凹陷区域。模块区域102的每个可以包括第一区域R1和第二区域R2。在一些实施方式中，模块带101可以被配置为包括多个第一区域R1。第一区域R1可以被提供为与模块带101的侧部101c相邻。
第一连接焊盘131和第二连接焊盘132可以被提供在模块带101的第二区域R2上。第一连接焊盘131和第二连接焊盘132可以分别被提供在模块带101的第一表面100a和第二表面100b上。模块带101可以具有均匀的厚度。例如，模块带101的第二区域R2的厚度A2可以与第一区域R1的厚度相同或基本相同。
参考图6A和6B，第一基板210和第二基板220可以被安装在模块带101上。在一些实施方式中，设置有第一分接头310的第一基板210可以被提供。例如，印刷电路板可以用作第一基板210，并且第一分接头310可以是提供在第一基板210中的电路图案中的一些。第一基板210可以被设置在模块带101的第一表面100a上。第一基板210可以被设置在模块基板100的第一表面100a上并且可以被提供为在第二方向D2上延伸并且交叉多个模块区域102。当在平面图中被观察时，第一基板210可以与多个第一区域R1交叠。第一基板210可以不覆盖第二区域R2。
设置有第二分接头320的第二基板220可以被提供。第二基板220可以被设置在模块带101的第二表面100b上。如图6A所示，第二基板220可以被提供为在第二方向D2上延伸并且交叉多个模块区域102。当在平面图中被观察时，第二基板220可以与第一区域R1交叠。
模块带101的第一区域R1可以具有厚度A1，厚度A1被定义为第一分接头310的顶表面与第二分接头320的底表面之间的距离。模块带101的第一区域R1的厚度A1可以与模块区域102的第二区域R2的厚度A2、第一基板210的厚度A3和第二基板220的厚度A4的总和基本相等或比其大。第一基板210和第二基板220可以被提供为允许模块带101的第一区域R1的厚度A1在满足半导体模块的标准的范围内。模块带101的第二区域R2的厚度A2可以小于模块带101的第一区域R1的厚度A1。
参考图7A和7B，第一半导体芯片510、第一电子部件410和第一模制层610可以被安装在模块带101的第一表面100a上。第二半导体芯片520、第二电子部件420和第二模制层620可以被安装在模块带101的第二表面100b上。结合图1A和1B参考图7A和7B，可以沿着划片线151和152对模块带101执行锯切工艺，因此模块带101可以被划分为模块区域102。在锯切工艺之后，模块带101的模块区域102的每个可以被用作图1A和1B的模块基板100。在某些实施方式中，第一基板210、第二基板220和模制层610和620连同模块带101一起可以通过锯切工艺分开。所得结构可以具有与参考图1A和1B描述的半导体模块1相同的结构。
图8A、8B和8C是示出根据本发明构思的一实施方式的形成半导体模块的工艺的剖面图。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图8A，第一基板210和模块基板100可以被提供。例如，第一基板210和模块基板100可以由半导体材料(例如硅)形成或可以包括半导体材料(例如硅)。第一基板210可以以第一基板210的第一焊盘215与模块基板100的上焊盘115对准的方式被设置在模块基板100的第一区域R1上。在第一基板210的设置之前，在第一基板210的底表面210b和模块基板100的第一表面100a的第一区域R1上可以执行等离子体蚀刻工艺和使用化学溶液的处理工艺。等离子体蚀刻工艺可以使用氧、氩、氮、CF4或NH3中的至少一种执行。处理工艺可以使用氢氧化铵、NH4F或HF作为化学溶液执行。等离子体蚀刻工艺和处理工艺可以被执行以在第一基板210的底表面210b和模块基板100的第一区域R1的第一表面100a上形成活性官能团。活性官能团可以是Si-NH2或Si-F。
参考图8B，第一基板210可以被直接接合在模块基板100上。例如，在第一基板210的底表面210b上的活性官能团可以与模块基板100的第一表面100a上的活性官能团反应，结果，第一基板210可以被附接到模块基板100。第一焊盘215可以被联接到上焊盘115，因此，第一基板210可以被电连接到模块基板100。第一基板210的直接接合可以在室温(例如约25℃)执行。作为另一示例，在将第一基板210附接到模块基板100的工艺期间，可以对第一基板210进一步执行退火工艺。退火工艺可以在200℃或更低的温度执行。
参考图8C，第二基板220可以被直接接合在模块基板100的第二表面100b上。第二基板220可以由半导体材料(例如硅)形成或可以包括半导体材料(例如硅)。第二基板220的直接接合可以使用与用于图8A和8B的第一基板210的方法相同的方法被执行。第一电子部件410、第一半导体芯片510和第一模制层610、第二电子部件420、第二半导体芯片520和第二模制层620可以被安装在模块基板100上。作为上述工艺的结果，半导体模块8可以被制造。
图9A和9B是示出根据本发明构思的一实施方式的形成半导体模块的工艺的剖面图。例如，图9A和9B的每个示出沿图1A的线I-I'截取的半导体模块的垂直剖面。为了简洁，先前描述的元件可以由相同的附图标记标识，而不重复其重复的描述。
参考图9A，包括第一基板210和第二基板220的模块基板100可以被制造。例如，具有第一分接头310和第二分接头320的模块基板100可以被提供。这里，模块基板100可以是印刷电路板。此后，模块基板100的多个部分可以被去除(例如通过蚀刻、研磨等)以分别在模块基板100的顶表面和底表面上形成第一凹陷区域121和第二凹陷区域122，如虚线所示。第一凹陷区域121可以被形成以限定第一基板210。模块基板100的第二区域R2的第一表面100a可以对应于第一凹陷区域121的底表面，并且可以被置于比第一基板210的顶表面210a的高度更低的高度处。第二凹陷区域122可以被形成以限定第二基板220。模块基板100的第二区域R2的第二表面100b可以对应于第二凹陷区域122的底表面，并且可以被置于比第二基板220的底表面220b的高度更低的高度处。结合图1C和1D参考图9A，第一基板210和第二基板220与模块基板100之间的电连接可以以与参考图1C和1D描述的方式类似的方式建立。在某些实施方式中，图1C和1D的连接部分250和260可以被省略，并且第一和第二基板210和220的第一和第二导电图案可以被直接联接到模块基板100的金属图案109。
参考图9B，第一电子部件410、第一半导体芯片510和第一模制层610可以被安装在第一凹陷区域121中，并且第二电子部件420、第二半导体芯片520和第二模制层620可以被安装在第二凹陷区域122中。半导体模块9的第一区域R1的厚度A1可以大于模块基板100的第二区域R2的厚度A2。结果，半导体模块9可以被制造。
根据本发明构思的一些实施方式，半导体模块的第一区域可以被插入到电子设备中。第一基板和第二基板可以被安装在模块基板的第一区域上。第一基板和第二基板可以被提供为允许半导体模块的第一区域的厚度在满足半导体模块的厚度的标准的范围内。模块基板的第二区域的厚度可以小于半导体模块的第一区域的厚度。半导体芯片可以被安装在模块基板的第二区域上。因此，可以减小半导体封装的尺寸。
尽管本发明构思的示例实施方式已经被具体示出和描述，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化而不背离所附权利要求的精神和范围。
本申请要求享有2016年4月20日在韩国知识产权局提交的韩国专利申请第10-2016-0048377号的优先权，其全文内容通过引用在此合并。

Claims (21)

1.一种半导体模块，包括：
模块基板，所述模块基板具有第一区域和第二区域；以及
第一基板，其被安装在所述模块基板的第一表面上且在所述模块基板的所述第一区域中并且被电连接到所述模块基板的所述第一表面，所述第一基板具有所述半导体模块的一个或更多第一电连接器，所述第一基板将所述第一电连接器电连接到所述模块基板，
其中所述半导体模块在所述第一区域处的厚度满足作为插座的标准连接器的厚度要求。
2.根据权利要求1所述的半导体模块，其中所述第一基板的边缘与所述模块基板的边缘对准。
3.根据权利要求2所述的半导体模块，其中所述第一电连接器是在所述第一基板的外表面上垂直地从所述第一基板的所述边缘延伸的分接头。
4.根据权利要求3所述的半导体模块，其中所述第一基板包括沿所述第一基板的所述边缘布置为列的多个分接头。
5.根据权利要求4所述的半导体模块，还包括：
模制层，其在所述模块基板的所述第一表面上方并且部分地覆盖所述第一基板使得所述多个分接头保持暴露。
6.根据权利要求1所述的半导体模块，其中所述第一基板的外表面处于与所述第二区域中的所述模块基板的所述第一表面不同的高度处。
7.根据权利要求1所述的半导体模块，还包括：
在所述第二区域中安装到所述模块基板的至少一个芯片。
8.根据权利要求1所述的半导体模块，还包括：
在所述第二区域中安装到所述模块基板的至少一个封装。
9.根据权利要求1所述的半导体模块，其中至少一个焊球将所述第一基板电连接到所述模块基板。
10.根据权利要求1所述的半导体模块，还包括：
第二基板，其被安装在所述模块基板的第二表面上且在所述模块基板的所述第一区域中并与所述模块基板的所述第二表面电连接，所述第二表面与所述第一表面相反，所述第二基板具有用于所述半导体模块的一个或更多第二电连接器，所述第二基板将所述第二电连接器电连接到所述模块基板。
11.根据权利要求10所述的半导体模块，其中所述第一基板的边缘与所述模块基板的边缘对准，并且所述第二基板的边缘与所述模块基板的所述边缘对准。
12.一种半导体模块，包括：
主基板，所述主基板具有第一区域和第二区域；以及
安装在所述主基板的第一表面上的连接基板和至少一个芯片，所述连接基板安装在所述主基板的所述第一区域中，所述至少一个芯片安装在所述主基板的所述第二区域中，所述连接基板经由所述主基板电连接到所述芯片，并且所述连接基板包括用于将所述半导体模块电连接到外部设备的一个或更多分接头，
其中所述半导体模块在所述第一区域处的厚度满足作为插座的标准连接器的厚度要求。
13.一种电子系统，包括：
具有连接区域和系统区域的模块基板，所述模块基板具有第一表面和第二表面，所述第二表面与所述第一表面相反；
第一基板，其在所述连接区域中被安装在所述模块基板的所述第一表面上并且电连接到所述模块基板的所述第一表面，所述第一基板具有一个或更多第一电连接器，所述第一基板将所述第一电连接器电连接到所述模块基板；以及
在所述系统区域中安装在所述模块基板的所述第一表面上的至少一个第一系统结构，
其中所述电子系统在所述连接区域处的厚度满足作为插座的标准连接器的厚度要求。
14.根据权利要求13所述的电子系统，其中所述第一系统结构是芯片。
15.根据权利要求13所述的电子系统，其中所述第一系统结构是封装。
16.根据权利要求13所述的电子系统，还包括：
第二基板，其在所述连接区域中被安装在所述模块基板的所述第二表面上并且被电连接到所述模块基板的所述第二表面，所述第二基板具有一个或更多第二电连接器，所述第二基板将所述第二电连接器电连接到所述模块基板；
在所述系统区域中安装在所述模块基板的所述第二表面上的至少一个第二系统结构。
17.根据权利要求16所述的电子系统，其中所述第一系统结构是芯片和封装中的一个，并且所述第二系统结构是芯片和封装中的一个。
18.根据权利要求16所述的电子系统，其中所述电子系统是固态驱动器。
19.根据权利要求16所述的电子系统，其中所述第一基板的外表面处于与所述系统区域中的所述模块基板的所述第一表面不同的高度处，并且所述第二基板的外表面处于与所述系统区域中的所述模块基板的所述第二表面的另一不同高度处。
20.一种制造半导体模块的方法，包括：
在模块基板的第一区域中的所述模块基板的第一表面上安装第一基板，所述第一基板在其外表面上包括用于所述半导体模块的至少一个第一电连接器；
在所述模块基板的第二区域中的所述模块基板的所述第一表面上安装第一器件结构，所述模块基板将所述第一基板电连接到所述第一器件结构；以及
在所述模块基板的所述第一表面上方形成第一模制层以覆盖所述第一基板的一部分以及所述第一器件结构使得所述第一电连接器保持暴露，
其中所述半导体模块在所述第一区域处的厚度满足作为插座的标准连接器的厚度要求。
21.根据权利要求20所述的方法，还包括：
在所述模块基板的所述第一区域中的所述模块基板的第二表面上安装第二基板，所述第二基板在其外表面上包括至少一个第二电连接器，所述第二表面与所述第一表面相反；
在所述模块基板的所述第二区域中的所述模块基板的所述第二表面上安装第二器件结构，所述模块基板将所述第二基板电连接到所述第一器件结构和所述第二器件结构中的至少一个；
在所述模块基板的所述第二表面上方形成第二模制层以覆盖所述第二基板的一部分以及所述第二器件结构使得所述第二电连接器保持暴露。
CN201710260396.7A 2016-04-20 2017-04-20 模块基板和半导体模块 Active CN107424975B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0048377 2016-04-20
KR1020160048377A KR102556327B1 (ko) 2016-04-20 2016-04-20 패키지 모듈 기판 및 반도체 모듈
US15/489,031 2017-04-17
US15/489,031 US10008488B2 (en) 2016-04-20 2017-04-17 Semiconductor module adapted to be inserted into connector of external device

Publications (2)

Publication Number Publication Date
CN107424975A CN107424975A (zh) 2017-12-01
CN107424975B true CN107424975B (zh) 2023-02-03

Family

ID=60088545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710260396.7A Active CN107424975B (zh) 2016-04-20 2017-04-20 模块基板和半导体模块

Country Status (3)

Country Link
US (1) US10008488B2 (zh)
KR (1) KR102556327B1 (zh)
CN (1) CN107424975B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119963A (ko) * 2017-04-26 2018-11-05 에스케이하이닉스 주식회사 전원 관리 집적 회로를 포함하는 메모리 장치 및 메모리 모듈
KR101990509B1 (ko) 2017-11-28 2019-06-18 (주)우주일렉트로닉스 기판 연결 장치
KR101990507B1 (ko) 2018-01-03 2019-06-18 (주)우주일렉트로닉스 픽업안내부를 구비하는 기판 연결 장치
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module
KR102030990B1 (ko) 2018-05-02 2019-10-11 (주)우주일렉트로닉스 지지안내부를 구비하는 기판 연결 장치
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN112216672A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种混合载板及其制作方法、组件和光模块
CN112216665A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种光模块
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same
US11978729B2 (en) * 2021-07-08 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301121B1 (en) 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6589802B1 (en) * 1999-12-24 2003-07-08 Hitachi, Ltd. Packaging structure and method of packaging electronic parts
TW571606B (en) 2002-06-27 2004-01-11 High Tech Comp Corp Printed circuit board
JP2004140018A (ja) 2002-10-15 2004-05-13 Denso Corp 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
US6835580B1 (en) 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US7326857B2 (en) 2004-11-18 2008-02-05 International Business Machines Corporation Method and structure for creating printed circuit boards with stepped thickness
WO2006085466A1 (ja) * 2005-02-14 2006-08-17 Matsushita Electric Industrial Co., Ltd. アンテナ内蔵半導体メモリモジュール
JP4788581B2 (ja) * 2006-12-06 2011-10-05 株式会社村田製作所 複合基板
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
KR101623880B1 (ko) * 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US7999197B1 (en) 2009-04-20 2011-08-16 Rf Micro Devices, Inc. Dual sided electronic module
KR101450067B1 (ko) 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 Ｕｓｂ 메모리 장치 및 이를 포함하는 ｕｓｂ 시스템
KR101735474B1 (ko) * 2010-08-23 2017-05-16 삼성전자주식회사 인쇄회로기판 조립체의 몰딩방법
KR101709635B1 (ko) * 2010-10-14 2017-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101690487B1 (ko) * 2010-11-08 2016-12-28 삼성전자주식회사 반도체 장치 및 제조 방법
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8970046B2 (en) * 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
KR20130082344A (ko) 2012-01-11 2013-07-19 에스케이하이닉스 주식회사 반도체 메모리 장치, 메모리 칩, 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 제조방법
KR20130088911A (ko) 2012-01-31 2013-08-09 삼성전자주식회사 메모리 모듈 어셈블리
KR101320929B1 (ko) 2012-02-20 2013-10-23 주식회사 휘닉스소재 메모리모듈용 히트싱크
KR20130097481A (ko) 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
US9033716B2 (en) * 2013-07-29 2015-05-19 Apple Inc. Printed circuit board connectors
JP6596927B2 (ja) * 2015-05-27 2019-10-30 富士通株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
KR102556327B1 (ko) 2023-07-18
KR20170120257A (ko) 2017-10-31
CN107424975A (zh) 2017-12-01
US10008488B2 (en) 2018-06-26
US20170309606A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
CN107424975B (zh) 模块基板和半导体模块
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
US9324657B2 (en) Semiconductor package and method of fabricating the same
US11257801B2 (en) Stacked semiconductor package having mold vias and method for manufacturing the same
US8698317B2 (en) Methods of fabricating package stack structure and method of mounting package stack structure on system board
US20130277831A1 (en) Semiconductor package and method of fabricating the same
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US11355485B2 (en) Semiconductor die and semiconductor package
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
KR20130000319A (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
TWI692850B (zh) 具有凸塊接合結構的半導體封裝
US11139277B2 (en) Semiconductor device including contact fingers on opposed surfaces
US9402315B2 (en) Semiconductor package having magnetic connection member
US8169066B2 (en) Semiconductor package
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
US8466558B2 (en) Semiconductor package and semiconductor system including the same
US20160118371A1 (en) Semiconductor package
US20130292833A1 (en) Semiconductor device and method of fabricating the same
US20160013161A1 (en) Semiconductor package
TWI753898B (zh) 半導體模組以及製造其的方法
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
US20220352110A1 (en) Semiconductor package structure having interposer substrate, and stacked semiconductor package structure including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant