TWI692850B - 具有凸塊接合結構的半導體封裝 - Google Patents

具有凸塊接合結構的半導體封裝 Download PDF

Info

Publication number
TWI692850B
TWI692850B TW105112794A TW105112794A TWI692850B TW I692850 B TWI692850 B TW I692850B TW 105112794 A TW105112794 A TW 105112794A TW 105112794 A TW105112794 A TW 105112794A TW I692850 B TWI692850 B TW I692850B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
layer
semiconductor wafer
item
Prior art date
Application number
TW105112794A
Other languages
English (en)
Other versions
TW201725685A (zh
Inventor
金基永
黃仁哲
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201725685A publication Critical patent/TW201725685A/zh
Application granted granted Critical
Publication of TWI692850B publication Critical patent/TWI692850B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

可以提供一種半導體封裝。該半導體封裝可以包括基板，所述基板具有佈置有接合指的第一表面、背對所述第一表面並且佈置有球座的另一表面、以及分別形成在所述接合指上方的端子。該半導體封裝可以包括半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有接合焊盤的主動表面。該半導體封裝可以包括凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱和層，所述層形成在所述柱的第一側表面上並且與所述基板的所述端子連接。

Description

具有凸塊接合結構的半導體封裝
相關申請案之交互參考
本申請於35 U.S.C.§119(e)的規範下要求於2016年1月11日在韓國智慧財產權局提交的韓國專利申請No.10-2016-0003180的優先權，該韓國專利申請通過引用全部被併入到本文中。
各個實施方式總體上涉及半導體封裝，並且更具體地，涉及一種具有凸塊接合結構的半導體封裝。
隨著高度功能化的電子產品逐漸小型化，需要更高容量的半導體晶片以滿足電子產品的期望的功能。另外，隨著電子產品逐漸小型化，需要將數目增加的半導體晶片安裝在更小尺寸的電子產品上。
在這方面，存在與用於製造具有更高容量的半導體晶片以及用於在有限的空間中安裝數目增加的半導體封裝的技術有關的限制。然而，最近的技術發展正趨向於將數目增加的半導體晶片嵌入在單個封裝中。
這樣，可以將凸塊用作基板與半導體晶片之間的電子連接裝置。凸塊可以提供短的電路徑，因此使得半導體晶片能夠高速操作。
在一個實施方式中，可以提供一種半導體封裝。該半導體封裝可以包括基板，所述基板具有佈置有多個接合指(bond finger)的第一表面、背對所述第一表面並且佈置有多個球座(ball land)的另一表面、以及分別形成在所述接合指上的端子。該半導體封裝可以包括半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面(active surface)。該半導體封裝可以包括凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱和層，所述層形成在所述柱的第一側表面上並且與所述基板的所述端子連接。
在一個實施方式中，可以提供一種半導體封裝。該半導體封裝可以包括基板，所述基板形成有多個凹槽，並且具有第一表面和另一表面，在所述第一表面上方在所述凹槽的表面上形成有U形接合指，所述另一表面背對所述第一表面並且佈置有多個球座。該半導體封裝可以包括半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面。該半導體封裝可以包括凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱以及形成在所述柱的第一側表面上的層，所述柱和所述層的部分高度被插入到所述凹槽中，並且所述層的所插入的部分與所述接合指的在所述凹槽的側壁上的部分連接。
在一個實施方式中，可以提供一種電子系統。應用有半導體封裝的電子系統可以包括通過匯流排連接的控制器、介面、輸入/輸出單元以及記憶體裝置，並且所述控制器和所述記憶體裝置可以包括半導體封 裝。該半導體封裝可以包括基板，所述基板具有佈置有多個接合指的第一表面、背對所述第一表面並且佈置有多個球座的另一表面、以及分別形成在所述接合指上的端子。該半導體封裝可以包括半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面。該半導體封裝可以包括凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱和層，所述層形成在所述柱的第一側表面上並且與所述基板的所述端子連接。
在一個實施方式中，可以提供一種記憶卡。該記憶卡可以包括半導體封裝。該半導體封裝可以包括包含半導體封裝的記憶體以及控制該記憶體的記憶體控制器。該半導體封裝可以包括基板，所述基板具有佈置有多個接合指的第一表面、背對所述第一表面並且佈置有多個球座的另一表面、以及分別形成在所述接合指上的端子。該半導體封裝可以包括半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面。該半導體封裝可以包括凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱和層，所述層形成在所述柱的第一側表面上並且與所述基板的所述端子連接。
10‧‧‧基板
10a‧‧‧第一表面
10b‧‧‧另一表面
12a‧‧‧接合指
12b‧‧‧球座
14‧‧‧內部佈線線路
16‧‧‧阻焊劑
18‧‧‧端子
19‧‧‧附加層
20‧‧‧半導體晶片
20a‧‧‧主動表面
20b‧‧‧背表面
22‧‧‧接合焊盤
30‧‧‧凸塊
32‧‧‧柱
34‧‧‧層
40A‧‧‧囊封構件
40B‧‧‧底部填充構件
50‧‧‧外部連接構件
100‧‧‧半導體封裝
200‧‧‧半導體封裝
300‧‧‧半導體封裝
400‧‧‧半導體封裝
500‧‧‧半導體封裝
600‧‧‧半導體封裝
700‧‧‧電子系統
710‧‧‧控制器
720‧‧‧輸入/輸出單元
730‧‧‧記憶體裝置
740‧‧‧介面
750‧‧‧匯流排
800‧‧‧記憶卡
810‧‧‧記憶體
820‧‧‧記憶體控制器
830‧‧‧主機
圖1是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖2是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖3是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖4是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖5是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖6是例示了根據一個實施方式的半導體封裝的示例的展現的截面圖。
圖7是例示了可以被應用有根據各個實施方式中的每一個的半導體封裝的電子系統的示例的展現的方塊圖。
圖8是例示了可以被應用有根據各個實施方式中的每一個的半導體封裝的記憶卡的示例的展現的方塊圖。
各個實施方式可以針對一種能夠基本上防止精細凸塊間距結構中的焊接裂化(solder crack)和非濕缺陷(non-wet defect)的半導體封裝。
在下文中，可以通過實施方式的各種示例，參照附圖來描述具有橫向凸塊接合結構的半導體封裝。
參照圖1，根據一個實施方式的半導體封裝100可以包括基板10、半導體晶片20和凸塊30。根據一個實施方式的半導體封裝100可以包括囊封構件40A和外部連接構件50。
基板10可以是例如印刷電路板，或者基板10可以是例如矽 基板或者玻璃基板。基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有與頂表面對應的第一表面10a以及背對第一表面10a並且與底表面對應的另一表面10b。基板10可以包括佈置在第一表面10a上的多個接合指12a。基板10可以包括佈置在另一表面10b上的多個球座12b。基板10可以包括形成在其中的內部佈線線路14。雖然未例示，但是內部佈線線路14可以包括通孔和水平佈線線路。佈置在基板10的第一表面10a上的接合指12a與佈置在基板10的另一表面10b上的球座12b可以通過內部佈線線路14電連接。
雖然未例示，但是基板10可以包括被形成為將內部佈線線路14與接合指12a和球座12b連接的連接佈線線路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。基板10可以包括分別形成在接合指12a上的端子18。端子18可以被形成為從基板10的第一表面10a或者從佈置在基板10的第一表面10a上的接合指12a伸出。例如，端子18可以具有條形狀，並且可以形成在接合指12a的一部分上以從基板10的第一表面10a伸出。
半導體晶片20可以是例如但不限於記憶體晶片或者邏輯晶片。半導體晶片20可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以設置在基板10的第一表面10a上方，使得半導體晶片20的主動表面20a面對基板10的第一表面10a。半導體晶片20可以包括佈置在主動表面20a上的多個接合焊盤22。半導體晶片20可以設置在基板10 上方，使得接合焊盤22基本上位於基板10的接合指12a上方。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32中的每一個可以基本上具有多角棱柱(polyprism)的形狀，例如，基本上正方形、棱柱或者正方棱柱的形狀。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出，或者從佈置在主動表面20a上的接合焊盤22伸出。層34可以形成在柱32的第一側表面上。例如，層34可以在半導體晶片20的接合焊盤22上形成在柱32的面對基板10的端子18的第一側表面上。層34可以被形成為使得層34的第一側表面與柱32接觸並且層34的頂表面與接合焊盤22接觸。
在一個實施方式中，凸塊30和基板10的端子18可以通過層34彼此連接。例如，層34可以具有與柱32接觸的第一側表面以及背對該第一側表面並且與基板10的端子18接觸的另一側表面。因此，根據一個實施方式的半導體封裝100可以具有橫向凸塊接合結構。
囊封構件40A可以被形成為保護半導體晶片20免受外部影響。囊封構件40A可以按照覆蓋半導體晶片20的方式形成在基板10的包括阻焊劑16的第一表面10a上。例如，囊封構件40A可以由環氧樹脂模制化合物形成。
外部連接構件50可以被形成為用於將半導體封裝100安裝 到外部電路的手段。外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在一個實施方式中，外部連接構件50可以包括導電接腳或者導電膏。
在根據上述實施方式中的半導體封裝100中，能夠防止在焊料與基板10之間發生很可能以其它方式在精細間距凸塊中發生的焊接裂化和非濕缺陷。
在常規技術中，為了實現精細間距凸塊，使用在銅柱上設置有焊料層的銅柱凸塊。在銅柱凸塊中，可以通過使用銅柱結構來確保凸塊高度，並且焊料層可以與其它凸塊或者其它電極連接。在僅利用焊料來構成凸塊的情況下，凸塊很可能在回流處理(reflow process)中變形。因此，為了確保凸塊即使在回流之後也具有至少預定高度，需要大量的焊料，並且需要大的間距以防止凸塊與焊料短路。然而，在一個實施方式中，由於銅柱凸塊使用銅作為具有高熔點的金屬來構成柱，因此銅柱凸塊不會變形，並因此能夠實現小的間距。
由於銅柱凸塊使用焊料來連接，因此為了減小凸塊間距，應該減小焊料的體積以防止凸塊因焊料短路。如果在基板和/或半導體晶片中由於回流處理中的熱量而發生翹曲，則基板與半導體晶片之間的間隙改變。然後，向將基板與半導體晶片連接的焊料施加壓縮力或拉伸力。焊料由於拉伸力的變形導致焊料伸長。結果，由於焊料的厚度減小並且焊料變得易受外力傷害，因此可能發生焊接裂化。當基板與半導體晶片之間的間隙增加時，可能發生沒有形成接合的非濕缺陷。
在根據一個實施方式的橫向凸塊接合結構中，由於基板10 的端子18和柱32通過形成在柱32的側表面上的層34彼此接合，因此當與常規銅柱凸塊的接合區域相比時，柱32與基板10的端子18之間的接合區域可以增加。另外，由於高熔點金屬柱32能夠被用於支承低熔點金屬層34以使得層34能夠保持垂直設置的形狀，因此不需要形成大體積的層34以保持必要的凸塊高度。因此，在一個實施方式中，凸塊30可以被設置有精細間距。
參照圖2，根據一個實施方式的半導體封裝200可以包括基板10、半導體晶片20和凸塊30。根據一個實施方式的半導體封裝200可以包括底部填充構件40B和外部連接構件50。
基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有第一表面10a以及背對第一表面10a的另一表面10b。基板10可以包括佈置在第一表面10a上的多個接合指12a以及佈置在另一表面10b上的多個球座12b。基板10可以包括形成在基板10中的內部佈線線路14，以將佈置在第一表面10a上的接合指12a與佈置在另一表面10b上的球座12b連接。內部佈線線路14可以包括通孔和水平佈線線路。雖然未例示，但是基板10還可以包括被形成為將內部佈線線路14與接合指12a和球座12b連接的連接佈線線路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。基板10可以包括分別形成在接合指12a上的端子18。端子18可以具有條形狀，並且可以形成在接合指12a的一部分上，以從基板10的第一表面10a或者從佈置在基板10的第一表面10a上的接合指12a伸出。
半導體晶片20可以是記憶體晶片或者邏輯晶片。半導體晶片20可以是具有基本上四邊形形狀、板形狀或者四邊形板形狀的記憶體晶片。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以設置在基板10的第一表面10a上方，使得主動表面20a面對基板10的第一表面10a。半導體晶片20可以包括佈置在主動表面20a上的多個接合焊盤22。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出，或者從佈置在主動表面20a上的接合焊盤22伸出。層34可以在半導體晶片20的接合焊盤22上形成在柱32的面對基板10的端子18的側表面中的一個或更多個上。層34可以被形成為使得層34的側表面中的一個或更多個與柱32接觸並且層34的一個或更多個頂表面與接合焊盤22接觸。
在一個實施方式中，凸塊30和基板10的端子18可以通過層34連接。例如，低的層34可以具有與柱32接觸的一個或更多個側表面以及背對第一側表面並且與基板10的端子18接觸的另一側表面。因此，半導體封裝200可以具有橫向凸塊接合結構。
底部填充構件40B可以填充在基板10與半導體晶片20之間的空間中。底部填充構件40B可以被形成為保護半導體晶片20免受外部影 響。底部填充構件40B可以由各種絕緣材料形成。
外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在一個實施方式中，外部連接構件50可以包括導電接腳或者導電膏。[與圖2有關的這些實施方式也防止焊接裂化？如果是這樣的話，則或許應該在原始段落38之後在這裡輸入像最初的段落27一樣的新段落]
參照圖3，根據一個實施方式的半導體封裝300可以包括基板10、半導體晶片20和凸塊30。根據實施方式的半導體封裝300可以包括囊封構件40A和外部連接構件50。
基板10可以是印刷電路板、矽基板或者玻璃基板。基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有第一表面10a和背對第一表面10a的另一表面10b。基板10可以包括佈置在第一表面10a上的多個接合指12a以及佈置在另一表面10b上的多個球座12b。基板10可以包括形成在基板10中的內部佈線線路14，以將佈置在第一表面10a上的接合指12a與佈置在另一表面10b上的球座12b連接。內部佈線線路14可以包括通孔和水平佈線線路。雖然未例示，但是基板10還可以包括被形成為使內部佈線線路14與接合指12a和球座12b連接的連接佈線線路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。基板10可以包括分別形成在接合指12a上的端子18。端子18可以具有條形狀，並且可以形成在接合指12a的一部分上以從基板10的第一表面10a或者從佈置在基板10的 第一表面10a上的接合指12a伸出。基板10可以包括分別形成在端子18的側表面上的附加層19。在一個實施方式中，附加層19可以利用金屬來實現。在一個實施方式中，附加層19可以具有比柱32低的熔點。在一個實施方式中，附加層19可以具有與層34基本上相同的熔點。附加層19可以包括例如焊料。在一個實施方式中，附加層19可以形成在端子18的面對將在下面描述的凸塊30的側表面上。
半導體晶片20可以是記憶體晶片或者邏輯晶片。半導體晶片20可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以設置在基板10的第一表面10a上方，使得主動表面20a面對基板10的第一表面10a。半導體晶片20可以包括佈置在主動表面20a上的多個接合焊盤22。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出，或者從佈置在主動表面20a上的接合焊盤22伸出。層34可以在半導體晶片20的接合焊盤22上形成在柱32的面對基板10的端子18的一個或更多個側表面上。
層34可以分別與形成在端子18的側表面上的附加層19連 接。即，附加層19的第一側表面與端子18接觸。層34的第一側表面與柱32接觸。附加層19的背對所述第一側表面的另一側表面與低熔點金屬層34的背對所述第一側表面的另一側表面接觸。因此，凸塊30的柱32和基板10的端子18可以通過附加層19和層34彼此電連接。根據一個實施方式的半導體封裝300可以具有橫向凸塊接合結構。
囊封構件40A可以被形成為保護半導體晶片20免受外部影響。囊封構件40A可以按照覆蓋半導體晶片20的方式形成在基板10的包括阻焊劑16的第一表面10a上。例如，囊封構件40A可以由環氧樹脂模制化合物形成。
外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在一個實施方式中，外部連接構件50可以包括導電接腳或者導電膏。
參照圖4，根據一個實施方式的半導體封裝400可以包括基板10、半導體晶片20和凸塊30。根據實施方式的半導體封裝400可以包括底部填充構件40B和外部連接構件50。
基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有第一表面10a以及背對第一表面10a的另一表面10b。基板10可以包括佈置在第一表面10a上的多個接合指12a以及佈置在另一表面10b上的多個球座12b。基板10可以包括形成在基板10中的內部佈線線路14，以將佈置在第一表面10a上的接合指12a與佈置在另一表面10b上的球座12b連接。基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。
基板10可以包括分別形成在接合指12a上的端子18。端子18可以具有條形狀，並且可以形成在接合指12a的一部分上，以從基板10的第一表面10a或者從佈置在基板10的第一表面10a上的接合指12a伸出。基板10可以包括分別形成在端子18的側表面上的附加層19。在一個實施方式中，附加層19可以包括焊料。附加層19可以形成在端子18的面對半導體晶片20的凸塊30的側表面上。
半導體晶片20可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以設置在基板10的第一表面10a上方，使得主動表面20a面對基板10的第一表面10a。半導體晶片20可以包括佈置在主動表面20a上的多個接合焊盤22。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出，或者從佈置在主動表面20a上的接合焊盤22伸出。層34可以在半導體晶片20的接合焊盤22上形成在高熔點金屬柱32的面對基板10的端子18的第一側表面上。
層34可以分別與形成在端子18的側表面上的附加層19連接。因此，根據一個實施方式的半導體封裝40可以具有基板10的端子18 的側表面和柱32的另一側表面通過附加層19和層34彼此電接合的結構。結果，根據實施方式的半導體封裝400可以具有橫向凸塊接合結構。
底部填充構件40B可以填充在基板10與半導體晶片20之間的空間中。底部填充構件40B可以被形成為保護半導體晶片20免受外部影響。底部填充構件40B可以由各種絕緣材料形成。
外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在一個實施方式中，外部連接構件50可以包括導電接腳或者導電膏。
參照圖5，根據一個實施方式的半導體封裝500可以包括基板10、半導體晶片20和凸塊30。根據實施方式的半導體封裝500可以包括囊封構件40A和外部連接構件50。
基板10可以是印刷電路板、矽基板或者玻璃基板。基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有第一表面10a以及背對第一表面10a的另一表面10b。基板10可以包括形成在第一表面10a上的多個凹槽G。基板10可以包括形成在各自的凹槽G的表面上的多個接合指12a。接合指12a可以具有U形狀。接合指12a可以通過例如鍍銅來形成。U形接合指12a可以起到前述實施方式中的端子的作用。包含接合指12a的各自的凹槽G可以具有能夠被插入有將在下面描述的凸塊30的尺寸。凹槽G可以與各自的凸塊30對應地按照點類型以複數數目形成在基板10的第一表面10a上。雖然未例示，但是凹槽G可以按照線類型以複數數目形成在基板10的第一表面10a上。
基板10可以包括佈置在另一表面10b上的多個球座12b。基 板10可以包括形成在其中的內部佈線線路14。內部佈線線路14可以包括通孔和水平佈線線路。內部佈線線路14可以被形成為將接合指12a與球座12b互連。雖然未例示，但是基板10還可以包括被形成為使內部佈線線路14與接合指12a和球座12b連接的連接佈線線路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。
半導體晶片20可以是記憶體晶片或者邏輯晶片。半導體晶片20可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以包括佈置在主動表面20a上的多個接合焊盤22。半導體晶片20可以設置在基板10的第一表面10a上方，使得主動表面20a面對基板10的第一表面10a。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出，或者從佈置在主動表面20a上的接合焊盤22伸出。層34可以在接合焊盤22上形成在高熔點金屬柱32的第一側表面上。
根據一個實施方式，在包括凸塊30的半導體晶片20中，凸塊30的部分高度被分別插入到基板10的第一表面10a上的基板10的凹槽 G中。層34可以與接合指12a的形成在凹槽G的第一側壁上的部分接觸。接合指12a的形成在凹槽G的第一側壁上的部分可以起到前述實施方式中的端子的作用。因此，凸塊30的柱32和接合指12a的設置在凹槽G的第一側壁上的部分可以通過層34彼此電連接。結果，根據實施方式的半導體封裝500可以具有橫向凸塊接合結構。
囊封構件40A可以按照覆蓋半導體晶片20的方式形成在基板10的包括阻焊劑16的第一表面10a上。囊封構件40A可以由環氧樹脂模制化合物形成。
外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在實施方式中，外部連接構件50可以包括導電接腳或者導電膏。
參照圖6，根據一個實施方式的半導體封裝600可以包括基板10、半導體晶片20和凸塊30。根據實施方式的半導體封裝600可以包括底部填充構件40B和外部連接構件50。
基板10可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。基板10可以具有第一表面10a以及背對第一表面10a的另一表面10b。基板10可以包括形成在第一表面10a上的多個凹槽G。基板10可以包括形成在各自的凹槽G的表面上的多個接合指12a。接合指12a可以具有U形狀。接合指12a可以通過鍍銅來形成。U形接合指12a可以起到前述實施方式中的端子的作用。
基板10可以包括佈置在另一表面10b上的多個球座12b。基板10可以包括形成在其中的內部佈線線路14，以將接合指12a和球座12b 連接。內部佈線線路14可以包括通孔和水平佈線線路。雖然未例示，但是基板10還可以包括被形成為將內部佈線線路14與接合指12a和球座12b連接的連接佈線線路。
基板10可以包括按照使接合指12a和球座12b暴露的方式形成在第一表面10a和另一表面10b上的阻焊劑16。
半導體晶片20可以具有基本上四邊形形狀、板形狀或者四邊形板形狀。半導體晶片20可以具有主動表面20a和背對主動表面20a的背表面20b。半導體晶片20可以包括佈置在其主動表面20a上的多個接合焊盤22。
凸塊30可以分別形成在半導體晶片20的接合焊盤22上。凸塊30中的每一個可以包括柱32和層34。在一個實施方式中，柱32可以包含金屬。在一個實施方式中，層34可以包含金屬。在一個實施方式中，柱32可以具有比層34高的熔點，或者層34可以具有比柱32低的熔點。例如，高熔點金屬柱32可以包含銅，並且低熔點金屬層34可以包含焊料。柱32可以被形成為從半導體晶片20的主動表面20a朝向基板10的第一表面10a伸出。層34可以在接合焊盤22上形成在高熔點金屬柱32的第一側表面上。
包括凸塊30的半導體晶片20可以按照凸塊30的部分高度被分別插入到基板10的凹槽G中的方式設置在基板10的第一表面10a上，並且層34與接合指12a的形成在凹槽G的第一側壁上的部分接觸。因此，在根據實施方式的半導體封裝600中，凸塊30的柱32和接合指12a的設置在凹槽G的第一側壁上的部分可以通過層34彼此連接。
底部填充構件40B可以填充在基板10與半導體晶片20之間的空間中。底部填充構件40B可以被形成為保護半導體晶片20免受外部影響。在一個實施方式中，底部填充構件40B可以被形成為與囊封構件類似地保護半導體晶片20免受外部影響。底部填充構件40B可以由各種絕緣材料形成。
外部連接構件50可以分別形成在佈置在基板10的另一表面10b上的球座12b上。外部連接構件50可以包括焊球。在一個實施方式中，外部連接構件50可以包括導電接腳或者導電膏。
根據上述各個實施方式的半導體封裝可以被應用到各種類型的半導體裝置和具有該半導體裝置的半導體模組。
參照圖7，可應用有根據各個實施方式的半導體裝置的電子系統700可以包括控制器710、輸入/輸出單元720和記憶體裝置730。控制器710、輸入/輸出單元720和記憶體裝置730可以通過提供資料移動路徑的匯流排750彼此連接。
例如，控制器710可以包括微處理器、數位訊號處理器、微控制器、以及能夠執行與這些元件類似的功能的邏輯器件中的至少任何一種。控制器710和記憶體裝置730可以包括根據各個實施方式的半導體封裝。輸入/輸出單元720可以包括在鍵盤、小鍵盤、顯示裝置等中選擇的至少一種。
記憶體裝置730可以存儲將要由控制器710執行的資料和/或命令。記憶體裝置730可以包括諸如DRAM這樣的揮發性記憶體裝置和/或諸如快閃記憶體這樣的非揮發性記憶體裝置。例如，快閃記憶體可以被 安裝到諸如移動終端和桌上型電腦這樣的資訊處理系統上。這種快閃記憶體可以由SSD(固態驅動器(solid state drive))配置。在該情況下，電子系統700可以將大量的資料穩定地存儲在快閃記憶體系統中。
這種電子系統700還可以包括介面740，該介面740用於向通信網路發送資料或者從通信網路接收資料。介面740可以是有線類型的或者無線類型的。例如，介面740可以包括天線或者有線收發器/無線收發器。
雖然未例示，但是電子系統700還可以包括應用晶片集、相機影像處理器(CIP)等。
電子系統700可以被實現為移動系統、個人電腦、工業用途的電腦、或者執行多種功能的邏輯系統。例如，移動系統可以是下面的項當中的任何一個：個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統以及資訊發送/接收系統。
在電子系統700是能夠執行無線通訊的設備的情況下，電子系統700可以被用在諸如分碼多重存取(CDMA)、全球移動通信系統(GSM)、北美數位行動電話(NADC)、強化分時多重存取(E-TDMA)、寬頻分碼多重存取(WCDMA)、CDMA2000、長期演進技術(LTE)和無線寬頻網際網路(Wibro)這樣的通信系統中。
參照圖8，記憶卡800可以包括根據相應的實施方式的堆疊封裝類型半導體裝置。記憶卡800包括記憶體810和記憶體控制器820。例如，在沒有限制意義的情況下，記憶體810和記憶體控制器820可以包括非 揮發性記憶體裝置。記憶體810和記憶體控制器820可以存儲資料或者讀取存儲的資料。
記憶體810可以包括應用有根據所述實施方式的半導體封裝的非揮發性記憶體裝置當中的至少任意一種。記憶體控制器820可以回應於來自主機830的讀取/寫入請求來控制記憶體810以讀取存儲的資料或者存儲資料。
雖然已經以上描述了各個實施方式，但是本領域技術人員將理解的是，僅通過示例的方式描述了所述實施方式。因此，本文中描述的具有橫向凸塊接合結構的半導體封裝不應該被限制基於所描述的實施方式。
10‧‧‧基板
10a‧‧‧第一表面
10b‧‧‧另一表面
12a‧‧‧接合指
12b‧‧‧球座
14‧‧‧內部佈線線路
16‧‧‧阻焊劑
18‧‧‧端子
20‧‧‧半導體晶片
20a‧‧‧主動表面
20b‧‧‧背表面
22‧‧‧接合焊盤
30‧‧‧凸塊
32‧‧‧柱
34‧‧‧層
40A‧‧‧囊封構件
50‧‧‧外部連接構件
100‧‧‧半導體封裝

Claims (18)

  1. 一種半導體封裝，該半導體封裝包括：基板，所述基板具有佈置有多個接合指的第一表面、背對所述第一表面並且佈置有多個球座的另一表面以及分別形成在所述接合指上的端子；半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面；以及凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱和層，所述層形成在所述柱的第一側表面上並且與所述基板的所述端子連接，其中，所述半導體晶片設置在所述基板的所述第一表面上方，使得所述半導體晶片的所述主動表面面對所述基板的所述第一表面，並且所述凸塊的所述層與所述基板的所述端子接觸，其中，所述層具有與所述柱的所述第一側表面接觸的第一側表面以及背對所述第一側表面並且與所述基板的所述端子接觸的另一側表面。
  2. 如申請專利範圍第1項所述的半導體封裝，其中，所述端子被形成為從所述基板的所述第一表面伸出。
  3. 如申請專利範圍第2項所述的半導體封裝，其中，所述端子具有條形狀。
  4. 如申請專利範圍第1項所述的半導體封裝，其中，所述基板包括：內部佈線線路，所述內部佈線線路形成在所述基板中，以將形成在所述第一表面上的所述接合指與形成在所述另一表面上的所述球座連接；以及 阻焊劑，所述阻焊劑分別形成在所述第一表面和所述另一表面上，以使所述接合指和所述球座暴露。
  5. 如申請專利範圍第1項所述的半導體封裝，其中，所述柱具有比所述層高的熔點。
  6. 如申請專利範圍第5項所述的半導體封裝，其中，所述柱包含銅，並且所述層包含焊料。
  7. 如申請專利範圍第6項所述的半導體封裝，其中，所述柱中的每一個具有多角棱柱(polyprism)的形狀，所述多角棱柱具有形成有所述層的第一側表面。
  8. 如申請專利範圍第1項所述的半導體封裝，其中，所述基板還包括：附加層，所述附加層形成在所述端子的面對所述凸塊的所述層的側表面上。
  9. 如申請專利範圍第8項所述的半導體封裝，其中，所述附加層包含焊料。
  10. 如申請專利範圍第1項所述的半導體封裝，該半導體封裝還包括：囊封構件，所述囊封構件形成在所述基板的所述第一表面上，以基本上覆蓋所述半導體晶片；以及外部連接構件，所述外部連接構件分別形成在所述基板的所述球座上。
  11. 如申請專利範圍第1項所述的半導體封裝，該半導體封裝還包括：底部填充構件，所述底部填充構件填充在所述基板與所述半導體晶片之間的空間中；以及外部連接構件，所述外部連接構件分別形成在所述基板的所述球座上。
  12. 一種半導體封裝，該半導體封裝包括：基板，所述基板形成有多個凹槽，並且具有第一表面和另一表面，在所述第一表面上方在所述凹槽的表面上形成有U形接合指，所述另一表面背對所述第一表面並且佈置有多個球座；半導體晶片，所述半導體晶片設置在所述基板的所述第一表面上方，並且具有面對所述第一表面並且佈置有多個接合焊盤的主動表面；以及凸塊，所述凸塊分別形成在所述半導體晶片的所述接合焊盤上，並且包括柱以及形成在所述柱的第一側表面上的層，所述柱和所述層的部分高度被插入到所述凹槽中，並且所述層的所插入的部分與所述接合指的在所述凹槽的側壁上的部分連接。
  13. 如申請專利範圍第12項所述的半導體封裝，其中，所述基板包括：內部佈線線路，所述內部佈線線路形成在所述基板中，以將形成在所述第一表面上的所述接合指與形成在所述另一表面上的所述球座連接；以及阻焊劑，所述阻焊劑分別形成在所述第一表面和所述另一表面上，以使所述接合指和所述球座暴露。
  14. 如申請專利範圍第12項所述的半導體封裝，其中，所述柱具有比所述層高的熔點。
  15. 如申請專利範圍第14項所述的半導體封裝，其中，所述柱包含銅，並且所述層包含焊料。
  16. 如申請專利範圍第15項所述的半導體封裝，其中，所述柱中的每一個具有多角棱柱的形狀，所述多角棱柱具有形成有所述層的第一側表面。
  17. 如申請專利範圍第12項所述的半導體封裝，該半導體封裝還包括：囊封構件，所述囊封構件形成在所述基板的所述第一表面上，以基本上覆蓋所述半導體晶片；以及外部連接構件，所述外部連接構件分別形成在所述基板的所述球座上。
  18. 如申請專利範圍第12項所述的半導體封裝，該半導體封裝還包括：底部填充構件，所述底部填充構件填充在所述基板與所述半導體晶片之間的空間中；以及外部連接構件，所述外部連接構件分別形成在所述基板的所述球座上。
TW105112794A 2016-01-11 2016-04-25 具有凸塊接合結構的半導體封裝 TWI692850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0003180 2016-01-11
KR1020160003180A KR20170083823A (ko) 2016-01-11 2016-01-11 측면 범프 결합 구조를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
TW201725685A TW201725685A (zh) 2017-07-16
TWI692850B true TWI692850B (zh) 2020-05-01

Family

ID=59275882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112794A TWI692850B (zh) 2016-01-11 2016-04-25 具有凸塊接合結構的半導體封裝

Country Status (4)

Country Link
US (1) US9793235B2 (zh)
KR (1) KR20170083823A (zh)
CN (1) CN106960833B (zh)
TW (1) TWI692850B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP6906228B2 (ja) 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
US11699651B2 (en) 2017-10-23 2023-07-11 Applied Materials, Inc. Fan-out interconnect integration processes and structures
KR20210107380A (ko) 2020-02-24 2021-09-01 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지 및 그 제조 방법
JP2022078697A (ja) * 2020-11-13 2022-05-25 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350336A (zh) * 2007-07-19 2009-01-21 宏茂微电子(上海)有限公司 芯片封装结构
US20120205797A1 (en) * 2011-02-15 2012-08-16 Hynix Semiconductor Inc. Bump and semiconductor device having the same
US20140312512A1 (en) * 2011-04-30 2014-10-23 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205548B2 (ja) * 1999-10-01 2001-09-04 ソニーケミカル株式会社 多層フレキシブル配線板
TW517370B (en) * 2001-06-26 2003-01-11 Taiwan Semiconductor Mfg Solder bump structure and flip chip package process
CN2849967Y (zh) * 2005-09-08 2006-12-20 威盛电子股份有限公司 凸块接合结构
JP5105042B2 (ja) * 2006-03-23 2012-12-19 イビデン株式会社 多層プリント配線板
KR100908648B1 (ko) * 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
TWI455264B (zh) * 2012-02-04 2014-10-01 Lextar Electronics Corp 晶片接合結構及晶片接合的方法
US9165796B2 (en) * 2012-04-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bump-on-trace chip packaging
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
CN104604341B (zh) * 2012-09-07 2017-12-22 日本特殊陶业株式会社 布线基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350336A (zh) * 2007-07-19 2009-01-21 宏茂微电子(上海)有限公司 芯片封装结构
US20120205797A1 (en) * 2011-02-15 2012-08-16 Hynix Semiconductor Inc. Bump and semiconductor device having the same
US20140312512A1 (en) * 2011-04-30 2014-10-23 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer

Also Published As

Publication number Publication date
US9793235B2 (en) 2017-10-17
US20170200688A1 (en) 2017-07-13
KR20170083823A (ko) 2017-07-19
CN106960833A (zh) 2017-07-18
CN106960833B (zh) 2019-09-06
TW201725685A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
TWI692850B (zh) 具有凸塊接合結構的半導體封裝
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US9029998B2 (en) Semiconductor package device
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US9793217B2 (en) Package-on-package type semiconductor device which is realized through applying not a TSV technology but a fan-out wafer level package technology
TW202029423A (zh) 包括橋接晶粒的半導體封裝
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
KR20160031121A (ko) 반도체 패키지 및 그 제조방법
US20170033081A1 (en) Stack package and method for manufacturing the stack package
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
TWI768119B (zh) 包含晶片堆疊的半導體封裝
KR20160049616A (ko) 반도체 패키지
KR20130016755A (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
TWI713184B (zh) 包含直通模製球連接體的半導體封裝以及其製造方法
US8466558B2 (en) Semiconductor package and semiconductor system including the same
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
US9397020B2 (en) Semiconductor package
US20160013161A1 (en) Semiconductor package
US9966359B2 (en) Semiconductor package embedded with a plurality of chips
KR102188644B1 (ko) 확장된 대역폭을 갖는 반도체 패키지
TWI753898B (zh) 半導體模組以及製造其的方法
CN111799234A (zh) 包括热传导网络结构的半导体封装件
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩